CN107078085B - 转移打印方法 - Google Patents

转移打印方法 Download PDF

Info

Publication number
CN107078085B
CN107078085B CN201580058384.5A CN201580058384A CN107078085B CN 107078085 B CN107078085 B CN 107078085B CN 201580058384 A CN201580058384 A CN 201580058384A CN 107078085 B CN107078085 B CN 107078085B
Authority
CN
China
Prior art keywords
die
wafer
moving member
receiving surface
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580058384.5A
Other languages
English (en)
Other versions
CN107078085A (zh
Inventor
J·菲奥里扎
F·J·斯坦格沃德
E·F·格里森
S·L·费恩特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107078085A publication Critical patent/CN107078085A/zh
Application granted granted Critical
Publication of CN107078085B publication Critical patent/CN107078085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Abstract

转移打印方法提供具有接收表面的第一晶片，并且使用管芯移动构件从第二晶片移除第二管芯。接下来，该方法将第二管芯定位在第一晶片的接收表面上。具体地，为了将第二管芯定位在接收表面上，第一晶片具有用于至少部分地控制管芯移动构件的移动的对准结构。

Description

转移打印方法
优先权
本专利申请要求2014年10月28日提交的题为“TRANSFER PROCESSING OFINTEGRATED CIRCUITS”的临时美国专利申请号62/069,650的优先权，并将James Fiorenza命名为发明人，其全部内容并入本文，作为参考。
技术领域
本公开一般涉及制造集成电路，更具体地说，本公开涉及转移印刷集成电路。
背景技术
多个独立形成的集成电路芯片通常机械和电耦合以形成组合电子产品。为此，一些工艺分别制造两个或多个集成电路芯片(dice)，然后使用常规工艺(诸如转移打印工艺)组合这些集成电路芯片。在转移过程中，集成电路管芯(die)典型地从第一晶片(wafer)去除并且定位成靠近第二集成电路管芯。在此之后，该过程将两个集成电路芯片电连接以产生组合电子产品。
发明内容
根据本发明的一个实施例，转移打印技术提供具有接收表面的第一晶片，并且使用管芯移动构件从第二晶片移除第二管芯。接下来，该方法将第二管芯定位在第一晶片的接收表面上。具体地，为了将第二管芯定位在接收表面上，第一晶片具有用于至少部分地控制管芯移动构件的移动的对准结构。
接收表面可以形成接收平面，并且对准结构可以具有从接收表面延伸的至少一个壁。至少一个壁的至少一部分优选地相对于接收平面非正交定向。因此，该方法可以沿着至少一个壁(与接收平面的法线成一定角度)滑动第二管芯，直到第二管芯接触接收表面。此外，至少一个壁可以包括至少部分地限定接收表面的多个壁。在这种情况下，该方法还可以沿着多个壁中的一个或多个滑动第二管芯，直到管芯接触接收表面。
管芯移动构件的一些实施例被配置为向下移动以将第二管芯定位在接收表面上。在这种情况下，管芯移动构件可以包括细长部分，其构造成使A)垂直于向下方向，并且B)沿向下方向移动。为了促进这种移动，管芯移动构件可以包括至少部分地由具有小于约1MPa的杨氏模量的柔性材料形成的印模。
对准结构可以以许多其它配置来实现。例如，对准结构可以包括构造成至少部分地控制管芯移动构件的移动的磁性结构。作为另一示例，对准结构可以包括被配置为至少部分地控制管芯移动构件的移动的静电结构。
各种过程可以整合两个芯片。为此，该方法可以钝化第二管芯，并且将第二管芯电连接到作为第一晶片的一部分的第一管芯。一些实施例可以钝化第一管芯和第二管芯。
根据另一个实施例，转移打印技术提供具有多个接收表面的第一晶片，然后使用至少一个管芯移动部件从第二晶片去除多个第二管芯。接下来，该方法在至少一个移动构件的单一动作中，将多个第二芯片位于多个接收表面上。每个接收表面优选地具有第二芯片中的至少一个。第一晶片具有对准结构，其被配置为至少部分地控制管芯移动构件的移动以将第二芯片定位在多个接收表面上。
根据其他实施例，转移打印技术提供具有接收表面的第一晶片和具有第二管芯的第二晶片。该方法还使得控制装置将第二管芯从第二晶片移动到第一晶片，并且使用控制装置将第二管芯定位在第一晶片的接收表面上。第一晶片具有至少部分地控制管芯移动装置的移动以将第二管芯定位在接收表面上的装置。
附图说明
参考下面总结的附图讨论的，本领域技术人员应该从下面的“示例性实施例的描述”中更充分地理解本发明的各种实施例的优点。
图1示意性地示出了可以根据本发明的示例性实施例制造的集成电路。
图2示出了根据本发明的说明性实施例形成图1的集成电路的过程。
图3示意性地示出了具有可以组合以形成图1的集成电路的芯片的两个晶片。
图4示意性地示出了根据本发明的说明性实施例配置的施主晶片的管芯的横截面图。该图对应于图2中的过程的步骤200。
图5和图6示意性地示出了图4在被处理移动时的管芯的横截面视图。这些图对应于图2的过程的步骤200。
图7和8示意性地示出了在接收晶片18上分别在接收接收管芯的处理之前和之后的管芯的截面图。这些图对应于图2的过程的步骤202。
图9A和9B概括地和示意性地示出了根据本发明的一个实施例的从施主晶片去除芯片的方法。这些图对应于图2的过程的步骤204。
图10A和10B一般和示意性地示出了从接收晶片18上的施主晶片定位芯片的高级方法。这些图对应于图2的过程的步骤206。
图11和12示意性地示出了来自接收晶片上的施主晶片的芯片移动构件定位芯片的横截面视图。这些图对应于图2的过程的步骤206。
图13示出了根据本发明的说明性实施例的将来自施主晶片的芯片与芯片集成在接收晶片上的过程。该过程对应于图2的过程的步骤208。
图14示意性地示出了在供体管芯上添加钝化的接收晶片的横截面视图。该图对应于图13的过程的步骤1300。
图15示意性地示出了具有蚀刻到供体管芯上的通孔的接收晶片的横截面视图。该图对应于图13的过程的步骤1302。
图16示意性地示出了具有金属沉积的接收晶片的横截面图，以将供体管芯与接收管芯电互连。该图对应于图13的过程的步骤1304。
图17示意性地示出了在两个芯片上添加附加钝化的接收晶片的横截面视图。该图对应于图13的过程的步骤1306。
具体实施方式
说明性的实施例更精确地将在单独的晶片上形成的两个芯片集成到单个单片集成电路中。为此，管芯移动构件可以将施主晶片从供体晶片转移到接收晶片上的预定位置。为了确保供体管芯的精确放置，接收晶片具有对准结构，其控制管芯移动构件的移动。因此，该对准结构与管芯移动构件配合以更精确地将供体管芯定位在接收晶片上。在一些实施例中，该精度可以在单个微米内(例如，在约2或3微米内)。下面讨论各种实施例的细节。
图1示意性地示出了根据本发明的说明性实施例制造的单片集成电路10。更具体地，集成电路10优选地由至少两个单独的芯片形成，每个芯片分别形成在单独的晶片上。在说明性实施例中，芯片中的一个可以以第一种方式形成，以具有第一类型的电路，而芯片中的第二种可以以独立的第二过程形成以具有不同的电路。换句话说，第一管芯的制造与第二管芯的制造分离。
这种去耦能够实现各种各样的潜在的芯片组合，例如III-V半导体器件/CMOS器件组合，如果尝试用相同或耦合的工艺形成它们，这些组合通常存在困难。具体来说，由于硅和III-V材料之间的晶格失配，III-V半导体器件的生长更加困难。此外，用于制造III-V器件(例如金金属化)的工艺通常与CMOS器件不兼容。如下所示，示例性实施例优选采用单片方式将两个不同的芯片组合，例如芯片与III-V装置和管芯与CMOS器件。除了其他优点之外，最终集成电路10优选地具有：
1)减少寄生效应，
2)占地面积更小，
3)并行/快速处理的能力，和/或
4)使用小芯片的层转移处理形成的能力。
除其他之外，第一管芯可以具有常规电路20A，而第二管芯可以具有高性能电路20B。例如，第一管芯可以具有常规的硅CMOS电路，而第二管芯可以包括III-V半导体电路。除此之外，该III-V电路可以包括以下类型的电路中的至少一种：
·砷化镓(“GaAs”)器件，
·高电子迁移率晶体管(“HEMT”)，
·金属半导体场效应晶体管(“MESFET”)，
·异质结双极晶体管(“HBT”，见下文)
·磷化铟HBT或HEMT(“InP-HEMT”)，和
·氮化镓HEMT。
因此，图1的集成电路10可以实现广泛各种应用。例如，集成电路10可以用在硅显示器背板，砷化镓太阳能电池，砷化镓MESFET阵列和砷化镓红外成像器中。当然，上述不同类型的电路和芯片及其应用仅仅是示例，而不是限制本发明的各种实施例。显然，第一和第二芯片可以被实现为其他电路和设备。
具体地，只有一个或两个芯片可以被实现为CMOS电路或III-V半导体器件。例如，一个或两个可以实现为微机电系统装置(即，“MEMS装置”)或相同装置。作为另一示例，如果被实现为III-V半导体器件，则第二管芯可以形成有不在上述器件列表中的电路20B。此外，集成电路10可以具有由相同或不同的处理形成的多于两个的芯片。例如，集成电路10可以具有3个芯片，4个芯片或5个芯片，并且那些芯片可以具有不同的电路，或者在组合和功能上具有一些重叠(例如，2个芯片是相同类型的装置，其余的/是不同类型的设备)。
与许多其它这样的设备一样，图1的集成电路10具有外部封装12，其保护两个或更多个注明的管芯(图1中未示出)。封装12的一个(或多个)表面还具有多个电接口14，用于与封装12内的管芯互连。例如，电接口14可以包括常规的金属焊盘，其可以用接合线或其它电互连(例如，倒装芯片连接)以允许芯片和其他电子设备之间的电通信。集成电路10可以安装在较大系统(例如，计算机系统，智能电话等)内的印刷电路板(未示出)上。因此，使用其外表面上的接口14，集成电路10可以与其电路板上和之外的其它电路通信。
图2示出了根据本发明的说明性实施例的形成图1的集成电路10的转移打印过程。一般而言，这种方法使用转移印刷从供体晶片16去除“供体芯片16A”，将供体芯片16A移动到接收晶片18上的规定位置，并将供体芯片16A与接收晶片18进行整合。图3示意性地示出了施主晶片16和接收晶片18的一个实施例。每个晶片具有由划线条17分隔的芯片(16A或18A)的二维阵列。实际上，作为仅仅示意图，本领域技术人员应当理解两个晶片可以具有不同数量的芯片，不同尺寸，不同尺寸的芯片等。
应当注意，图2的过程从通常用于形成集成电路10的较长工艺基本简化。因此，形成集成电路10的过程可以具有许多其它步骤，例如测试步骤，额外的蚀刻步骤，或本领域技术人员可能使用的附加的钝化步骤。此外，一些步骤可以以与所示步骤不同的顺序执行，或者同时执行。因此，本领域技术人员可以适当地修改该方法。此外，如上下文所指出的，许多材料和结构仅仅是可以使用的各种不同材料和结构的实例。本领域技术人员可以根据应用和其他约束来选择合适的材料和结构。因此，具体材料和结构的讨论并不旨在限制所有实施例。
图2的过程优选地使用批量/多个制造技术，其同时在同一接收晶片18上形成多个集成电路10。虽然效率低得多，但是本领域技术人员可以将这些原理应用于仅形成一个集成电路10的过程。图2的过程开始于步骤200，其释放施主晶片16上的管芯。为了突出该过程，图4示意性地示出了施主晶片16的单个供体管芯16A的横截面图。供体管芯16A在具有剥离层24的多层基板22上具有电路20B。
例如，衬底22可以是常规的绝缘体上硅晶片(“SOI晶片”)，如本领域技术人员已知的那样，其具有所谓的“处理晶片26”，其与大致平行的这样耦合通过中间氧化层(形成释放层24)来调节“器件晶片28”。形成在器件晶片28上的电路20B在该示例中包括用于与其他器件连接的高性能电路和电触点32。
为了从施主晶片16释放供体管芯16A，示例性实施例首先移除施主晶片16(图5)上的供体管芯16A之间的材料以分离管芯。除其他之外，常规的锯切或类似的工艺可以沿着先前提到的划线条17分离芯片。接下来，该步骤的步骤蚀刻SOI晶片的两个晶片之间的氧化物(图6)。例如，施主晶片16可以以访问和去除大部分或全部氧化物层的方式经受氢氟酸(“HF”)。虽然未示出，但是供体管芯16A优选地仍然以某种方式与诸如具有易碎微连接臂的方式与手柄晶片26弱连接。该连接确保了供体芯片16A在释放过程中保持其当前位置。
在释放供体晶片16之后，该过程开始准备接收晶片18以接收每个供体芯片16A(步骤202)。为此，图7示意性地示出了接收晶片18在准备接收供体管芯16A之前的单个接收管芯(“接收管芯18A”)的横截面图。实际上，图7仅示意性地示出了可以与本发明的说明性实施例一起使用的接收管芯18A的各种实施方式之一。因此，仅示出了接收管芯18A的具体特征，以帮助说明本发明的各种实施例。
在该示例中，接收管芯18A具有多个层，包括支撑电路35(例如，CMOS电路)的衬底34。像许多其它这样的器件一样，接收管芯18A可以具有一个或多个阱36和填充的通孔38，掺杂区域40等。此外，多个钝化层44覆盖顶表面。一些实施例可以使用单个钝化层44，而在其他实施例中，多个相邻钝化层44可以被认为形成单一的整体钝化层44。
说明性实施例不仅简单地将供体管芯16A定位在接收管芯18A的顶表面上。相反，各种实施例移除接收管芯18A的一个或多个层以形成限定接收表面/区域(“接收表面48”)的接收孔46。该接收表面48最终支撑供体管芯16A。具体而言，常规工艺将接收晶片18上的接收管芯18A图案化，以形成具有接收表面48的多个接收孔46。图8示意性地示出了一个接收管芯18A部分的特写横截面图。特别地，该图更清楚地示出了接收孔46及其接收表面48.如图所示，步骤202通过至少一个层(例如，钝化层44和非钝化层)蚀刻以形成一个或多个预加工层限定所述接收表面48的配置壁50。
根据本发明的说明性实施例，这些壁50被配置为有助于将供体管芯16A更精确地定位在接收表面48上的对准结构(也使用附图标记“50”来标识)。例如，图8形成壁50，使得它们不与接收表面48的平面垂直。相反，壁50通常从图8的角度向下锥形，如下所述，其更精确地对准供体管芯16A。壁50的侧面可以具有便于管芯放置的任何期望的纹理或特征(例如，突起，凹陷，凸起或凹槽)。例如，壁50可以非常光滑，而其他实施例可以具有足够的粗糙度以基本上减轻潜在的静电问题。
尽管该横截面视图示出了至少一个壁50(例如，圆锥形状可能足够)，但是各种实施例可以具有被配置为适当地对准供体管芯16A的多个壁50。例如，接收孔46可以具有多个大体上平坦的壁50，具有变化角度的壁50和/或具有半径/曲率的壁50就足够了。壁50还可以被定向和构造成形成狭窄的引导结构，其将供体管芯16A引导到其在接收表面48上的精确位置。
其他实施例可以仅形成作为对准结构50的单个壁50，而壁50的其余部分可以以另一种方式形成。例如，图8的左侧壁50可以如图所示基本上是平面的和成角度的，而图8的直角壁50可以与接收表面48正交。当然，如上所述，左右两侧图8的壁50可以是单个壁50的一部分。因此，这样的单个壁50的仅部分可以具有适当的取向和构型。
在一些实施例中，只有一个或多个相关壁50的一部分可具有适当的取向。例如，图8的直角壁50具有基本上垂直于接收表面48的平面的部分，以及不与接收表面48的平面正交的另一部分。本领域技术人员可以选择壁50或壁50的适当取向，角度和构型，以确保对准结构50执行所需的对准功能。
在准备接收晶片18之前，期间或之后，该方法可以继续到步骤204，其从施主晶片16去除供体管芯16A。为此，该方法控制管芯移动构件52以基本上同时与在供体晶片16上的多个供体芯片16A(图9A)，然后向上移动以将芯片从它们的系绳分离到施主晶片16(图9B)。如果管芯移动构件52向上移动的速率太慢，则供体管芯16A的一些可能不会与施主晶片16脱离。因此，本领域技术人员应该选择足够干净的速度并有效地将供体芯片16A从它们的系绳上移除。
例如，图9A和9B总体地和示意性地示出了使用模移动构件52从施主晶片16去除芯片的技术。在该示例中，模移动构件52同时与供体芯片16A的二维阵列耦合在该耦合可以包括施主晶片16上的一些或全部芯片。在示例性实施例中，所选芯片16A中的每一个都位于与特定接收表面48对应的位置处的施主晶片16上在接收晶片18上。
如图所示，管芯移动构件52由接触后的材料自然地与芯片结合的材料形成。下面关于步骤206更详细地讨论的图11和12示出了管芯移动构件52的一个实施例的横截面图。在该实施例中，管芯移动构件52包括顶部支撑区域54，顶部支撑区域54支撑多个向下延伸的细长的管芯抓握部分56.因此，管芯移动构件52具有多个管芯抓握部分56，用于与适当数量的供体管芯16A连接。例如，如果要移动的供体管芯16A的二维阵列被配置为4×5阵列，则移动部件的管芯优选地具有相应的4×5的管芯抓握部56阵列。
然而，管芯抓握部分56的图案可以根据要移动到接收晶片18的供体管芯16A的图案而变化。例如，不是与上述4×5阵列的所有二十个供体管芯16A耦合，管芯移动构件52可以仅具有10个管芯抓握部分56，其位于对应于接收晶片18上的10个预期接收表面48的位置处。因此，本领域技术人员可以选择用于管芯抓握部分56的适当图案作为接收表面48的布局的功能。
如下面关于图11和12更详细地讨论的，至少管芯抓握部分56由具有相对低的杨氏模量的柔性材料形成。例如，至少管芯抓握部56的杨氏模量可以小于约1MPa。然而，其它实施方案可具有较高的杨氏模量。例如，管芯移动构件52的一部分或全部可以被实施为由聚二甲基硅氧烷(“PDMS”)形成的聚合物印模。实际上，本领域技术人员可以使用其他材料来实现相同的功能。
印模/管芯移动构件52可以采用各种各样的构造来实现其功能。例如，每个管芯抓握部56可以形成为多个单独的细长构件。管芯抓握部分56优选地足够长(在图11中被标识为长度“L”)，使得其有效地形成可自由移动的杠杆臂。在示例性实施例中，该杠杆臂使得管芯抓握部分56在受到横向力(下面将讨论)时更容易移动。此外，管芯抓握部分56还优选地足够长，使得在定位阶段期间，顶部支撑区域54的底面不接触接收晶片18。
在从供体晶片16去除供体管芯16A之后，该处理将供体管芯16A放置在接收晶片18上(步骤206)。图10A和10B一般地和示意性地示出了在供体芯片16A阵列上的高水平处的这个步骤。然而，图11和12更具体地示出了一个供体管芯16A在其接收晶片18上的定位。具体地，如图11所示，管芯移动构件52将供体管芯16下降到接收孔46中直到其接触侧壁50/对准结构50。该接触件有效地对供体管芯16A施加大体上横向的力-大体上平行于接收表面48的平面的力。该向下运动优选地相对较慢，以将管芯更精确地定位它们各自的接收表面48.本领域技术人员可以使用来自先前实验的测试数据来达到适当的降低速度。在图11的示例中，管芯移动构件52朝向图的左侧偏移大约“错误”箭头的长度的距离。换句话说，管芯移动构件52具有大约等于误差箭头的误差。
在响应于与壁50接触的横向力的接收时，如图12所示，管芯抓握部分56弯曲或弯曲，因为供体管芯16A继续朝向管芯接收表面48缓慢降低。因此，在此期间管芯有效地基本上相同地向下和横向地移动，直到其接触接收表面48.当这样做时，供体管芯16A沿壁50滑动，直到物理接触接收表面48。
管芯移动构件52可以被配置为响应于指示接收表面48上的接触的反馈而停止向下移动。为了确保管芯的适当定位，管芯移动构件52可以被配置为明确地将管芯降低到其中的位置将这样接触壁50.这样，如果管芯移动构件52不需要精确地将管芯放置在接收表面48中(即，图11的误差是由该工艺预期和容忍的)。然而，其他实施例可以配置管芯移动构件52以将施主管芯16A定位在接收表面48上的精确位置。在这种情况下，可以形成一个或多个壁50以确定接收表面48的精度。因此，即使管芯移动构件52错误地尝试将管芯降低超过该过程的公差，则壁50优选地将管芯引导到适当的位置。
供体管芯16A优选地粘附或以其它方式耦合到接收表面48，而不需要粘合剂或其它结构。在示例性实施例中，范德华力优选足够足以将供体管芯16A保持在接收表面48上。为此，接收表面48可以被抛光或具有适当表面能的表面，其使能供体芯片16A在管芯移动构件52向上移动时保持在表面上的适当位置。
该过程通过将供体管芯16A与接收管芯18A(步骤208，图13和17，下面两个讨论)进行集成，并且将接收晶片18分离以产生图1的集成电路10。本领域技术人员知道可以执行附加的后处理步骤，例如封装管芯(例如，使用由铜和塑料形成的后成型引线框封装12)和测试集成电路10。
图13示出了根据本发明的说明性实施例的将供体管芯16A与接收晶片18进行集成的过程。具体地，该过程描述了图2的步骤208.以类似于图2的过程的方式，该过程基本上从通常用于形成集成电路10的更长的过程简化。因此，芯片具有许多步骤，例如测试步骤或附加的钝化步骤，本领域技术人员可能会使用这些步骤。此外，一些步骤可以以与所示步骤不同的顺序执行，或者同时执行。因此，本领域技术人员可以适当地修改该方法。此外，如上所述和下文所指出的，许多材料和结构仅仅是可以使用的各种不同的材料和结构之一。本领域技术人员可以根据应用和其他约束来选择合适的材料和结构。因此，具体材料和结构的讨论并不旨在限制所有实施例。
图13的过程从步骤1300开始，其使接收管芯18A及其联接的供体管芯16A钝化。图14示意性地示出了在该过程的该阶段的供体管芯16A和接收管芯18A的一个实施例。为此，该方法可以将电介质/钝化层58沉积在接收管芯18A的一些或全部的顶部上。例如，该方法可以使用低温化学气相沉积工艺沉积二氧化硅。为了确保供体管芯16A和接收管芯18A的完整性，该工艺在低于约400摄氏度的低温下沉积该层。因此，在步骤1300结束时，供体管芯16A基本上与接收管芯18A物理地集成。然而，在该过程的这一点处，两个管芯16A和18A不是电连接的。
为了提供电连接，该过程继续到步骤1302，其创建对供体管芯16A和接收管芯18A的相应电触点32的访问。图15示意性地示出了在该过程的这个阶段的供体管芯16A和接收管芯18A的一个实施例。在该实施例中，常规工艺通过通过步骤1300沉积的电介质钝化层58蚀刻通孔60，以及在供体管芯16A的顶部部分中的其它钝化。为此，该方法可以通过用已知的光刻技术沉积光致抗蚀剂来形成钝化的接收晶片18以形成通孔60。
在两个集成管芯16A和18A的金属触点32露出的情况下，该过程现在移动到步骤1304，该步骤在供体管芯16A的接触件32和接收管芯18A之间形成电互连62。图16示意性地示出了在该过程的这个阶段的供体管芯16A和接收管芯18A。为此，该方法可以使用常规金属沉积，光致抗蚀剂沉积和光刻工艺形成电互连62。该步骤还可以蚀刻沉积的金属以确保精确的电互连。
该过程在步骤1306得出结论，其在步骤1304(图17)中将沉积的金属互连件62施加进一步的钝化64。尽管未示出，但是该步骤还选择性地打开该附加钝化层64，以将适当的焊盘/互连62暴露于该新形成的整体式管芯的外表面。
如上所述，上述实施例的具体结构是一些实施例的说明。例如，尽管图3的对准结构50和其它附图形成为预配置的壁50，但是一些实施例可以形成对准结构50作为许多其它模态中的任一种(对准结构50的替代结构示意性地示出在图中作为墙壁50，尽管它们可能不一定涉及墙壁)。例如，在另一个实施例中，接收晶片18上的对准结构50可以采用在其接收表面48处或附近沉积和图案化的第一薄磁膜的形式。在这种情况下，该第一磁性膜与第二薄膜在供体管芯16A的底侧上沉积和图案化的磁性膜。除了其他方式之后，在施主晶片16上(即，在步骤204之后)移除施主管芯16A之后，示例性实施例可以在它们的底侧上形成所述的磁性膜。
在步骤202期间，示例性实施例可以在接收晶片18的接收表面48处或附近形成所述薄磁膜。因此，当管芯移动构件52向下朝向接收表面48移动管芯时，薄磁膜应当导致供体管芯16A移动到适当的位置。
替代实施例可以使用用于实现对准结构50的其它模式。例如，替代实施例可以使用静电力而不是使用磁性膜来使供体管芯16A与接收表面48对准。本领域技术人员可以进行适当的修改到接收晶片18以产生适当的静电力。其他实施例可以将接收管芯18A和/或接收孔46的一部分图案具有亲水或疏水的外表面。在这种情况下，供体管芯16A和接收孔46的表面相互作用以在施加水性流体时将供体管芯16A精确地对准接纳表面48。
实际上，为了这些目的，一些实施例可以组合多个比对结构50和模态。例如，一些实施例可以将对准结构50配置成具有壁50和磁膜两者。本领域技术人员可以选择合适的模式。
因此，各种实施例更精确地将由单独的，通常不相容的过程形成的两个芯片集成到单个单片电路中。因此，说明性实施例不需要高精度的设备来相对于彼此适当地定位两个芯片。此外，图1的单片集成器件可以与其它类似器件并行地快速地产生，以在施主管芯16A和接收管芯18A之间具有减小的寄生效应。
虽然上述讨论公开了本发明的各种示例性实施例，但是应当显而易见的是，本领域技术人员可以进行各种修改，以实现本发明的一些优点而不脱离本发明的真实范围。

Claims (17)

1.一种转移打印方法，用于可操纵地对准来自不同晶片的管芯，所述方法包括：
提供具有第一管芯和对准结构的第一晶片，所述第一管芯具有接收表面，所述对准结构包括与所述接收表面不正交的至少一个壁；
使用管芯移动构件从第二晶片去除第二管芯，来自所述第二晶片的第二管芯与所述管芯移动构件的柔性突起接触；和
通过沿着所述至少一个壁向下和横向滑动所述第二管芯直到所述第二管芯被横向地平移阈值距离以及在不使所述第二管芯变形的情况下接触所述接收表面，将所述第二管芯定位在所述第一管芯的所述接收表面上。
2.根据权利要求1所述的方法，其中，所述至少一个壁包括至少部分地限定所述接收表面的多个壁，所述方法还包括沿着所述多个壁中的一个或多个壁滑动所述第二管芯直到所述第二管芯接触所述接收表面。
3.根据权利要求1所述的方法，其中，所述管芯移动构件被配置为向下移动以将所述第二管芯定位在所述接收表面上，所述管芯移动构件包括细长部分，所述细长部分被配置为既A)响应于所述对准结构垂直于向下方向移动，又B)在向下方向上移动。
4.根据权利要求1所述的方法，其中，所述管芯移动构件包括至少部分地由具有小于1MPa的杨氏模量的柔性材料形成的压块。
5.根据权利要求1所述的方法，其中，所述对准结构包括磁性结构，所述磁性结构被配置为至少部分地控制所述管芯移动构件的运动。
6.根据权利要求1所述的方法，其中，所述对准结构包括静电结构，所述静电结构被配置为至少部分地控制所述管芯移动构件的运动。
7.根据权利要求1所述的方法，其中，所述第一晶片具有第一管芯，所述方法还包括钝化所述第二管芯以及将所述第二管芯电连接到所述第一管芯。
8.一种转移打印方法，用于可操纵地对准来自不同晶片的管芯，所述方法包括：
提供具有第一管芯和对准结构的第一晶片，所述第一管芯具有多个接收表面，所述对准结构被配置为至少部分地控制管芯移动构件的运动以将多个第二管芯定位在多个接收表面上，所述对准结构包括与所述接收表面不正交的至少一个壁；
使用至少一个管芯移动构件从第二晶片去除多个第二管芯，来自所述第二晶片的多个第二管芯与所述管芯移动构件的柔性突起接触；以及
在至少一个移动构件的单一动作中，通过沿着所述至少一个壁向下和横向滑动多个第二管芯中的至少一个第二管芯直到所述至少一个第二管芯被横向地平移阈值距离以及在不使多个第二管芯变形的情况下接触所述接收表面，将多个第二管芯定位在所述多个接收表面上，每个接收表面具有多个第二管芯中的至少一个第二管芯。
9.根据权利要求8所述的方法，所述第一晶片包括以第一过程形成的多个第一管芯，多个第二管芯以第二过程形成，所述第一过程和第二过程是不同的过程。
10.根据权利要求8所述的方法，其中所述多个接收表面形成接收平面，所述对准结构包括从所述接收表面中的至少一个接收表面延伸的至少一个壁，所述至少一个壁的至少一部分相对于所述接收平面是不正交的。
11.根据权利要求8所述的方法，其中，所述管芯移动构件被配置为向下移动以将所述多个第二管芯定位在所述多个接收表面上，所述至少一个管芯移动构件中的每个管芯移动构件包括细长部分，所述细长部分被配置为既A)响应于所述对准结构垂直于向下方向移动，又B)在向下方向上移动。
12.根据权利要求8所述的方法，其中，所述对准结构包括磁性结构，所述磁性结构被配置为至少部分地控制所述至少一个管芯移动构件的运动。
13.根据权利要求8所述的方法，其中，所述对准结构包括静电结构，所述静电结构被配置为至少部分地控制所述至少一个管芯移动构件的运动。
14.一种转移打印方法，用于可操纵地对准来自不同晶片的管芯，所述方法包括：
提供具有第一管芯的第一晶片，所述第一管芯包括接收表面和至少一个壁；
提供具有第二管芯的第二晶片；
控制用于将第二管芯从第二晶片移动到第一晶片的控制装置；和
使用所述控制装置，通过沿着所述至少一个壁向下和横向滑动所述第二管芯直到所述第二管芯被横向地平移阈值距离以及接触所述接收表面，将所述第二管芯定位在所述第一管芯的所述接收表面上。
15.根据权利要求14所述的转移打印方法，其中，所述控制装置包括对准结构，所述对准结构为所述第一晶片的一部分。
16.根据权利要求14所述的转移打印方法，其中，所述控制装置包括用于与所述第二管芯或移动装置磁性地或静电地相互作用的装置。
17.根据权利要求16所述的转移打印方法，其中，所述移动装置包括柔性管芯移动构件。
CN201580058384.5A 2014-10-28 2015-10-27 转移打印方法 Active CN107078085B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462069650P 2014-10-28 2014-10-28
US62/069,650 2014-10-28
PCT/US2015/057495 WO2016069546A1 (en) 2014-10-28 2015-10-27 Transfer printing method

Publications (2)

Publication Number Publication Date
CN107078085A CN107078085A (zh) 2017-08-18
CN107078085B true CN107078085B (zh) 2020-12-08

Family

ID=55792561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580058384.5A Active CN107078085B (zh) 2014-10-28 2015-10-27 转移打印方法

Country Status (5)

Country Link
US (1) US10522389B2 (zh)
JP (1) JP6626504B2 (zh)
CN (1) CN107078085B (zh)
DE (1) DE112015004894B4 (zh)
WO (1) WO2016069546A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522389B2 (en) 2014-10-28 2019-12-31 Analog Devices, Inc. Transfer printing method
US11230471B2 (en) * 2016-02-05 2022-01-25 X-Celeprint Limited Micro-transfer-printed compound sensor device
EP3766105A4 (en) 2018-03-14 2023-08-02 Boe Technology Group Co., Ltd. METHOD FOR TRANSFERRING A PLURALITY OF LIGHT EMITTING MICRO-DIODES TO A TARGET SUBSTRATE, MATRIX SUBSTRATE AND ASSOCIATED DISPLAY APPARATUS

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446960A (en) * 1994-02-15 1995-09-05 International Business Machines Corporation Alignment apparatus and method for placing modules on a circuit board
JP2007027693A (ja) * 2005-06-02 2007-02-01 Board Of Trustees Of The Univ Of Illinois エラストマースタンプへの接着の動的コントロールによるパターン転送印刷
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0784542B1 (en) 1995-08-04 2001-11-28 International Business Machines Corporation Stamp for a lithographic process
US7235464B2 (en) 2002-05-30 2007-06-26 International Business Machines Corporation Patterning method
EP1526411A1 (en) 2003-10-24 2005-04-27 Obducat AB Apparatus and method for aligning surface
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
JP5700750B2 (ja) * 2007-01-17 2015-04-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷ベースの組立により製作される光学システム
KR101736722B1 (ko) 2008-11-19 2017-05-17 셈프리어스 아이엔씨. 전단-보조 탄성 스탬프 전사에 의한 프린팅 반도체 소자
US9875974B2 (en) 2013-03-08 2018-01-23 The Board Of Trustees Of The University Of Illinois Processing techniques for silicon-based transient devices
US10522389B2 (en) 2014-10-28 2019-12-31 Analog Devices, Inc. Transfer printing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446960A (en) * 1994-02-15 1995-09-05 International Business Machines Corporation Alignment apparatus and method for placing modules on a circuit board
JP2007027693A (ja) * 2005-06-02 2007-02-01 Board Of Trustees Of The Univ Of Illinois エラストマースタンプへの接着の動的コントロールによるパターン転送印刷
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法

Also Published As

Publication number Publication date
WO2016069546A1 (en) 2016-05-06
DE112015004894T5 (de) 2017-07-20
JP6626504B2 (ja) 2019-12-25
US10522389B2 (en) 2019-12-31
JP2018501636A (ja) 2018-01-18
US20160118281A1 (en) 2016-04-28
CN107078085A (zh) 2017-08-18
DE112015004894B4 (de) 2022-11-03

Similar Documents

Publication Publication Date Title
TWI651776B (zh) 半導體封裝及其形成方法
JP5656825B2 (ja) 基板によるチップの自己組立
KR101276625B1 (ko) 삼차원 집적 회로의 제조 방법 및 장치
US7135780B2 (en) Semiconductor substrate for build-up packages
US20020096760A1 (en) Side access layer for semiconductor chip or stack thereof
US20150145144A1 (en) Use of a conformal coating elastic cushion to reduce through silicon vias (tsv) stress in 3-dimensional integration
US8969200B2 (en) Apparatus and method for integration of through substrate vias
US10978416B2 (en) Dual bond pad structure for photonics
CN107078085B (zh) 转移打印方法
TW202220152A (zh) 半導體架構及其製造方法
US10262922B2 (en) Semiconductor device having through-silicon-via and methods of forming the same
CN102544101B (zh) 晶片封装体及其制作方法
US9324671B2 (en) Metal pillar bump packaging strctures and fabrication methods thereof
KR20190043991A (ko) 다이 기반의 이종 집적를 위한 방법 및 집적된 다이를 포함하는 장치
US9337173B2 (en) Three-dimensional inter-chip contact through vertical displacement MEMS
US8951833B2 (en) Defect free deep trench method for semiconductor chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant