CN107070444A - 具有细粒度功率门控的非易失性铁电逻辑 - Google Patents

具有细粒度功率门控的非易失性铁电逻辑 Download PDF

Info

Publication number
CN107070444A
CN107070444A CN201611034789.8A CN201611034789A CN107070444A CN 107070444 A CN107070444 A CN 107070444A CN 201611034789 A CN201611034789 A CN 201611034789A CN 107070444 A CN107070444 A CN 107070444A
Authority
CN
China
Prior art keywords
type
fet
coupled
mosfet
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611034789.8A
Other languages
English (en)
Other versions
CN107070444B (zh
Inventor
D·H·莫里斯
U·E·阿维奇
I·A·扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107070444A publication Critical patent/CN107070444A/zh
Application granted granted Critical
Publication of CN107070444B publication Critical patent/CN107070444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

介绍了一种装置，所述装置包括：第一功率域，其具有将由第一可切换正电源和第一可切换负电源供电的第一倒相器；以及第二功率域，其具有包括p型和n型FE‑FET的第二倒相器，所述第二倒相器具有耦合到所述第一倒相器的输出的输入。

Description

具有细粒度功率门控的非易失性铁电逻辑
背景技术
功率门控减少了待机泄露功率，其改善了用于移动设备的电池寿命。但是，常规的功率门控具有限制。例如，利用金属氧化物半导体场效应晶体管(MOSFET)，逻辑状态被存储在总是供电的存储器或锁存器中以避免功率门控期间的数据丢失。这消耗了功率并且增加了复杂性。此外，从功率门控的域到另一个功率域的信号交叉(crossing)需要隔离门(防火墙)以保护正确的电路功能。这产生了功率、面积和延迟开销。另外地，当为了最小化泄露功率所需而以更加细粒度(granular)水平施加功率门控时，上述限制最为严重。因此，以当前的晶体管和电路技术不可能实现高细粒度的功率门控。
附图说明
从以下给出的具体说明并且从本公开内容的各个实施例的附图中将更加全面地理解本公开内容的实施例，但是所述具体说明和附图不应当被视为将公开内容限制为具体实施例，而仅仅是出于说明和理解的目的。
图1A-C示出根据本公开内容的一些实施例的显示了铁电(FE)晶体管的存储器原理的图。
图1D示出FE晶体管来描述图1A-C。
图2示出根据本公开内容的一些实施例的具有可切换源极和漏极电压的FE倒相器。
图3示出根据本公开内容的一些实施例的具有可切换源极和漏极电压的、用于进行精细功率门控的FE倒相器的链。
图4示出根据本公开内容的一些实施例的显示了用于生成可切换源极和漏极电压的时钟相位的图。
图5A-B示出根据本公开内容的一些实施例的显示了利用FE状态保持器件的功率域交叉的电路。
图6示出根据本公开内容的一些实施例的具有减少的动态功率的FE逻辑门的链。
图7示出根据本公开内容的一些实施例的具有用于粗糙功率门控的FE器件的集成电路(IC)的一部分。
图8示出根据一些实施例的具有用于功率门控的FE器件的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
一些实施例介绍了用于低开销功率门控状态保持和隔离的铁电场效应晶体管(FE-FET)。在一些实施例中，功率门控状态保持和隔离的功能本征地提供给晶体管和逻辑门，并且不需要附加的电路。在一些实施例中，二进制电压信号概念适应于低于FE-FET门的磁滞跳变点的第三中间电压，使得该门保持之前的编程状态。根据一些实施例，这用于既提供非易失性存储器并且提供用于功率域交叉的隔离。利用各个实施例的电路和器件，局域化的功率门控信号可以仅仅对当前操作所需的逻辑单元供电。
在以下的描述中，讨论了各种细节以提供本公开内容的实施例的更加彻底的说明。但是，对于本领域技术人员显而易见的是本公开内容的实施例可以在没有这些具体细节的情况下来实施。在其他实例中，以方框图形式而非具体地示出了公知的结构和设备，以避免使本公开内容的实施例模糊不清。
注意在实施例相应的附图中，用线条来表示信号。一些线条可能较粗，以指示更多组成的信号路径，并且/或者在一端或多端具有箭头，以指示主要的信息流动方向。这种指示并不旨在进行限制。相反，线条是与一个或多个示例性实施例结合起来使用的，以助于更加容易理解电路或逻辑单元。任何表示的信号，如设计需要或偏好所规定的，可能实际上包括一个或多个信号，其可以在任一方向上行进并且可以利用任何适当类型的信号方案来实施。
在整个说明书当中并且在权利要求书中，术语“连接”指的是连接的事物之间的直接电连接或者磁性连接，而没有中间设备。术语“耦合”指的是连接的事物之间的直接电连接或者磁性连接，或者是通过一个或多个无源或有源中间设备的间接连接。术语“电路”指的是被设置为彼此合作以提供期望的功能的一个或多个无源和/或有源部件。“一”和“该”的含义包括多个指代。“中”的含义包括“中”和“上”。
术语“缩放”通常指将设计(示意和布图)从一个工艺技术转换到另一个工艺技术并且随之减小布图面积。术语“缩放”还通常指在同一技术节点内缩小布图和器件的尺寸。术语“缩放”还可以指相对于另一参数(例如电源电平)来调节信号频率(例如，减慢或者加速，即相应地缩小或增大)。术语“基本上”、“接近”、“大致”、“靠近”、以及“大约”通常指在目标值的+/-20％内。
除非其它说明，使用顺序的形容词“第一”、“第二”和“第三”等来描述普通的对象，仅仅指的是被指代的类似对象的不同实例，并且并不旨在暗示如此描述的这些对象必须处于给定的顺序，无论是在时间上、空间上、在排列上或者在任何其他方式上。
出于本公开内容的目的，短语“A和/或B”和“A或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B、和C)。
出于实施例的目的，这里介绍的各个电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还包括三栅和FinFET晶体管、全环栅圆柱晶体管、隧穿FET(TFET)、方形丝、或矩形带状晶体管或执行晶体管功能的其他设备，如碳纳米管或者自旋电子或铁磁FET设备。MOSFET对称源极和漏极端子，即，是相同的端子并且在这里可以互换使用。另一方面，TFET器件具有非对称的源极和漏极端子。本领域技术人员将意识到可以使用其他晶体管，例如双极结型晶体管-BJT PNP/NPN、BiCMOS、CMOS、eFET等，而不背离本公开内容的范围。术语“MN”指的是n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”指的是p型晶体管(例如，PMOS、PNP BJT等)。
图1A-C示出了图100、120和130，其示出了根据本公开内容的一些实施例的FE晶体管的存储器原理。参考图1D的n型FE-FET M_FEGAIN140来介绍这些图。这里，x轴是n型FE-FET M_FEGAIN 140的Vgs(即，栅极到源极电压)，而y轴是n型FE-FET M_FEGAIN 140的有效阈值电压(Vt)。
在一些实施例中，n型FE-FET M_FEGAIN 140(例如，铁电增益晶体管)具有示为具有交叉的矩形的栅极端子，该栅极端子耦合到铁电电容器(Fe-cap)。铁电电容器也被称为铁电材料或者铁电元件。任何已知适当的铁磁材料可以用于形成铁电电容器。在一些实施例中，经由驱动栅极端子的驱动器能够对铁电电容器进行编程。在一些实施例中，铁电电容器集成在n型FE-FET M_FEGAIN 140的栅极端子内。
例如，n型FE-FET M_FEGAIN 140的栅极端子是提供铁电电容器的功能的铁电栅极叠置体。在一些实施例中，逻辑状态作为铁电栅极叠置体的极化被存储在n型FE-FET M_FEGAIN 140中，允许更长的保持时间(与eDRAM相比)，其对亚阈值泄露不敏感。在一些实施例中，n型FE-FET M_FEGAIN 140的铁电材料的再极化可以通过存储节点SN上的动态电压或电荷而发生。这里，存储节点是具有铁电材料的n型FE-FET M_FEGAIN140的节点。图1A的图100示出了n型FE-FET M_FEGAIN 140，显示当施加Vgs达到等于或超过阈值持续时间的持续时间时相对于Vt而言Vgs的滞后。
这里，术语“阈值持续时间”通常指的是铁电极化对施加的电场的最小时间响应。例如，铁电极化可以被认为具有对施加的电场的延迟的响应，并且可以被认为在阈值持续时间之后切换。阈值持续时间通常与铁电组分、膜厚和施加的场成比例。
在两个阈值之间穿过的灰点线是在铁电材料解极化时n型FE-FET M_FEGAIN 140在长时间段(例如，无限时间响应)上的特性。在一些实施例中，当Vgs施加到n型FE-FET M_FEGAIN 140超过阈值持续时间(例如，100ns)时，铁磁材料被极化使得其存储根据所施加的Vgs的电荷。阈值持续时间可以是取决于铁电材料叠置体和其厚度的预定阈值。这里各个实施例以阈值持续时间为100ns来进行描述，但是这一参数不应当被理解为是限制性的，因为根据专用的要求，阈值持续时间可以被设计为显著短于或长于100ns。大体上，较长的阈值时间可以使得能够进行较低电压操作，更高的读取信号，以及更长的铁电保持。
如此，根据Vgs，当Vgs被施加超过或者等于阈值持续时间时，逻辑1或者逻辑0状态被存储作为铁磁材料中的电荷。这一电荷可以是基本上非易失性的(例如，与存储时间相比其在非常长的时间段上消逝)。在一些情况下，非易失性可以与较低的电压操作进行交换。例如，潜在地铁电材料可以被设计成在较低的电压下更快地切换但是还解极化更快，并且在需要刷新之前提供较短的非易失性的持续时间(例如，1小时的非易失性存储)。
表格1总结了n型FE-FET M_FEGAIN 140的三电平逻辑信号。
表格1
逻辑状态 对应的电压电平
1(高) +0.5*VDD
保持状态 0
0(低) -0.5*VDD
逻辑状态1和0足以对铁电FET再极化。具有充分的滞后窗口和铁电效应，FE-FET140的Vt(阈值)偏移即使在中间电压保持状态施加给栅极时也可以继续驱动容性负载。
Vt的两个阈值电平是高Vt和低Vt。这两个阈值电平指示两个可编程存储状态-逻辑1和逻辑0状态。当n型FE-FET M_FEGAIN 140被编程或者FE材料被极化时，存储一个状态。例如，当n型FE-FET M_FEGAIN 140被编程(例如，通过施加Vgs)到高Vt时存储逻辑状态1，并且当n型FE-FET M_FEGAIN 140被编程(例如，通过施加Vgs)到低Vt时存储逻辑状态0。
当通过编程的高Vt在n型FE-FET M_FEGAIN 140中存储状态时，随后向n型FE-FETM_FEGAIN 140施加中间Vgs可能使得n型FE-FET M_FEGAIN 140保持关闭(例如，因为高Vt高于中间Vgs)。当通过编程的低Vt而存储状态时，随后向晶体管M_FEGAIN 140施加中间Vgs可能使得M_FEGAIN 140开启(例如，因为低Vt低于正常Vgs)。
这里，术语“中间Vgs”通常指比用于编程逻辑1状态的Vgs值低但是比用于编程逻辑0状态的Vgs值高的Vgs值。在一些实施例中，高逻辑状态和低逻辑状态之间的绝对值电压差可能不等于低逻辑状态和保持状态之间的电压差。实际上，FE元件可以利用非对称场来切换。在一些实施例中，保持状态可以是非零电压。
图1B的图120示出了当Vgs施加到n型FE-FET M_FEGAIN 140少于阈值持续时间(例如，少于100ns)时n型FE-FET M_FEGAIN 140的特性。在这一情况下，Vgs可能不会使FE材料被编程或者被极化来存储逻辑状态，因为Vgs施加的持续时间不够长(例如，不等于或者不超过阈值持续时间)。由此，通过存储节点SN上的电容(包括n型FE-FET M_FEGAIN 140的栅极电容)使逻辑状态存储在存储节点SN上。n型FE-FET M_FEGAIN 140的栅极端子上叠置的铁电材料提供了足够大的栅极电容，用于当FE材料未被编程或者极化时暂时存储逻辑状态。
当(例如，通过晶体管M_FEGAIN 140的铁电材料提供的栅极电容)在存储节点SN上存储状态时，晶体管M_FEGAIN 140行为类似于普通n型晶体管。在这一操作阶段，M_FEGAIN的阈值电压具有历史(例如，相比于这一历史效应，读取电流更多受到施加的SN电压的影响)。在这种情况下(例如，当施加Vgs少于阈值持续时间时)，n型FE-FET M_FEGAIN 140存储的状态取决于存储节点SN上存储的状态，因为铁电材料未被极化。
在一些实施例中，当存储节点SN上的电压或电荷小于Vt时n型FE-FET M_FEGAIN140关闭。在一些实施例中，当存储节点SN上的电压或电荷超过Vt时n型FE-FET M_FEGAIN140开启。
图1C的图130示出了当经过长的持续时间时n型FE-FET M_FEGAIN140的特性(即，无限时间响应)。在这一情况下，n型FE-FET M_FEGAIN140的铁电材料解极化并且因此高Vt和低Vt之间的差别变模糊。例如，图130示出Vt变得处于高Vt和低Vt中间，这使得其难以在铁电材料中存储的逻辑1和逻辑0状态之间进行区分。n型FE-FET M_FEGAIN 140中的数据可以丢失以解极化FE元件，这在长的时间段上发生。附加地，通过施加Vgs来对n型FE-FET M_FEGAIN 140进行编程可以对数据进行重写。施加幅值或者持续时间不足的Vgs信号可能导致对于那些被限定为逻辑0或逻辑1的电平而言居间的Vt电平的编程。
图2示出了根据本公开内容的一些实施例具有切换源极和漏极电压的FE倒相器200。指出的是图2的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以描述的元件类似的方式进行操作或者功能，但是也不限于此。
在一些实施例中，FE倒相器200包括与p型FE晶体管FeMP1串联耦合的n型FE晶体管FeMN1。这里，存储节点(SN)是FeMP1和FeMN1的FE栅极。在一些实施例中，晶体管FeMP1和FeMN1的栅极端子耦合到输入“In”，而晶体管FeMP1和FeMN1的漏极端子耦合到输出“Out”。在一些实施例中，晶体管FeMP1的源极端子耦合到正开关电源。
在一些实施例中，正可开关电源是+0.5*VDD*□，其中VDD是普通电源，并且□1是切换波形。在一些实施例中，当□为逻辑高时，则FeMP1的源极端子由VDD的一半供电，并且当□为逻辑低时，则FeMP1的源极端子断电。在一些实施例中，电源模式信号(例如，睡眠信号)控制□。但是，在其他实施例中，可以使用正可开关电源的其他变形。例如，正可开关电源为+0.6*VDD*□，而非0.5*VDD。
在一些实施例中，晶体管FeMN1的源极端子耦合到负可开关电源。在一些实施例中，负可开关电源是-0.5*VDD*□，其中VDD是普通电源，并且□是切换波形。但是，在其他实施例中，可以使用负可开关电源的其他变形。例如，负可开关电源为-0.4*VDD*□，而非-0.5*VDD。
表格2示出了FE倒相器200的真值表。
表格2
在一些实施例中，FE倒相器200用作功率域上的接收器级。例如，来自第一功率域的信号可以由在第二功率域上供电的FE倒相器200接收。当第一功率域掉电时，由第一功率域驱动的最后的0/1逻辑状态被FE倒相器200的FE门保持。在一些实施例中，当最后的0/1逻辑状态被驱动的时间大于FE材料的阈值持续时间时，被驱动的最后的逻辑状态被FE材料存储。在一些实施例中，通过从FE倒相器200去除电源而引起保持输出状态。
即使当第二功率域掉电时该状态也由FE倒相器200的FE门保持。在一些实施例中，当第二功率域加电时，接收器端的FE倒相器200基于FE门处存储的状态输出状态。由此，FE倒相器200可以提供细粒度功率门控，否则其需要总是导通的触发器和锁存器。
图3示出了根据本公开内容的一些实施例的具有切换源极和漏极电压的、用于精细功率门控的FE倒相器的链300。指出的是图3的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以描述的元件类似的方式进行操作或者功能，但是也不限于此。
在一些实施例中，链300包括FE逻辑门的级。在这个例子中，三个FE倒相器(例如，逻辑门)示出为串联耦合。第一倒相器包括与n型FeMN1晶体管串联耦合的p型FeMP1晶体管。第二倒相器包括与n型FeMN2晶体管串联耦合的p型FeMP2晶体管。第三倒相器包括与n型FeMN3晶体管串联耦合的p型FeMP3晶体管。第一倒相器接收输入“In”并且提供输出“Out1”，其被第二倒相器用作输入。第二倒相器输出“Out2”，其被第三倒相器接收作为输入。第三倒相器输出“Out3”。这里，信号和节点的标记能够交换使用。例如，根据句子的上下文，“Out2”可以指信号“Out2”或节点“Out2”。
在一些实施例中，每个FE逻辑门可以是不同功率域的一部分。这种配置可以允许细粒度功率门控，其中几个功率域可以上电和掉电而不丢失数据。根据一些实施例，在FE晶体管的源极节点处具有可开关电源的基于FE的逻辑门允许细粒度功率门控。例如，第一倒相器由□1控制，第二倒相器由□2控制，并且第三倒相器由□3控制。由此，第一倒相器可以实施第一功率门，第二倒相器可以实施第二功率门，并且第三倒相器可以实施第三功率门。根据一些实施例，对独立逻辑门进行功率门控的能力允许精细或细粒度的功率门控。
根据本公开内容的一些实施例，图4示出了图400，其示出用于切换源极和漏极电压的时钟相位□1-3。在这个例子中，每个时钟相位可以代表功率域有源和/或无源状态。例如，当□1为高时电源开启并且当□1为低时电源关闭。时钟相位□1-3开启/关闭的顺序仅仅是一个例子，并且根据省电架构是可以改变的。
返回参考图3，在一些实施例中，当逻辑门被供电时，其将根据FE输入的状态驱动扇出。在一些实施例中，扇出逻辑门不需要被供电来接收其输入信号。例如，当□1为零(例如，第一FE倒相器掉电)，输出“Out1”没有被丢失而是被保存在晶体管FeMP2和FeMN2的FE门材料中。在一些实施例中，第二倒相器使用其FE门处的保存的状态来驱动“Out2”，就如第一倒相器被加电那样。由此，各个逻辑级可以被分成可以被独立控制的功率域，而不丢失功率域的接口处的数据。根据一些实施例，这允许以最低的逻辑和面积成本进行细粒度功率门控。
根据本公开内容的一些实施例，图5A-B分别示出电路500和520，其示出利用FE状态保持器件的功率域交叉。指出的是图5A-B的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以描述的元件类似的方式进行操作或者功能，但是也不限于此。
电路500示出了两个功率域-501和502。在一些实施例中，第一功率域具有MOSFET倒相器形式的基于MOSFET的接口驱动器，该MOSFET倒相器在其源极端子具有可切换的电源。这里，MOSFET倒相器包括如图所示耦合在一起的晶体管MP1和MN1。这个倒相器的输出是由另一个功率域502接收的“接口”。在一些实施例中，功率域502接收的接口信号由基于FE的逻辑(例如，FE倒相器)接收。由此，当驱动器失去它们的电力时，接口信号的状态在功率域502的FE门处被保存。
图5A示出了其中第一功率域502被使能(例如，被供电)而第二功率域502被功率门控(例如，没有电力)的情况。在第一功率域502的第一逻辑簇中执行操作之后，输出值(即，“接口”节点上的状态)被写入第二功率域502的隔离门(例如，FeMP1和FeMN1的门)。在一些实施例中，隔离门可以不被上电。
图5B示出了其中第一功率域501被功率门控(例如，断电)而第二功率域502被电力使能(例如，具有电力)的情况。在第一功率域501的第一逻辑簇被功率门控以节省电力之后，第二功率域502的第二逻辑簇中的隔离门(例如，FeMP1和FeMN1的门)的逻辑状态被保存，因为其输入为0伏(即，保持信号状态)。根据一些实施例，这使得能够以仅仅有源逻辑区被供电来实现逻辑操作的连续序列，通过对芯片的大部分进行功率门控节省了显著的电力。
图6示出了根据本公开内容的一些实施例具有减小的动态功率的FE逻辑门的链600。指出的是图6的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以描述的元件类似的方式进行操作或者功能，但是也不限于此。
图6的实施例提供了一种方案，其中与图3的实施例相比铁电逻辑门以减少动态功率开销的方式来使用。在一些实施例中，Fe-FET用作具有低面积和功率开销的隔离或防火墙门。在一些实施例中，功率门控使得信号能够被提供，其高度细粒度的并且对于相关的逻辑自动本地计算。
在一些实施例中，链600包括处于功率门控倒相器拓扑的FE-MOS逻辑门。在这个例子中，示出了三个FE-MOS逻辑门。第一FE-MOS逻辑门包括如图所示耦合在一起的p型MOS晶体管MP11，n型MOS晶体管MN11，n型FE晶体管FeMN11，以及p型FE晶体管FeMP11。在一些实施例中，第一FE-MOS逻辑门由功率门控使能信号Enable和Enable_b控制，其中Enable_b是Enable信号的反相(或者Enable信号的互补信号)。代替向FeMN1和FeMP1的源极端子提供开关电源，这里，MOS晶体管MP11和MN11模拟具有低动态功率的电源切换特性。例如，给逻辑簇供电使得与输出相关联的电源使能信号断言(assert)并且开启由输出所驱动的其他逻辑簇。
晶体管FeMN11和FeMP11接收输入信号“In1”并且生成输出信号“Out1”，其由逻辑6011的本地簇接收。在一些实施例中，逻辑6011的本地簇可以执行任何功能并且可以利用任何类型的晶体管(例如，MOSFET、FeFET等)来实施。在一些实施例中，逻辑6011的本地簇由节点n11和n21提供的电源来供电。在一些实施例中，当Enable信号为逻辑高，节点n21提供-VDD给逻辑6011的本地簇，而节点n11提供+VDD给逻辑6011的本地簇。在一些实施例中，逻辑6011的本地簇生成一个或多个输出。在这个例子中，在掉电模式期间需要保存其状态的输出作为In2提供给下一Fe-MOS逻辑门。
在一些实施例中，第二FE-MOS逻辑门包括如图所示耦合在一起的p型MOS晶体管MP12，n型MOS晶体管MN12，n型FE晶体管FeMN12，以及p型FE晶体管FeMP12。在一些实施例中，第二FE-MOS逻辑门接收Enable和Enable_b信号的衍生版本。在一些实施例中，第二FE-MOS逻辑门直接接收Enable和Enable_b信号。在一些实施例中，晶体管MP12由n21控制，而晶体管MN12由n11控制。在一些实施例中，所导出的功率门控信号(例如，n11)并不放电到源极电压(例如，VSS)。在一些实施例中，n11节点上的电压变得足够低以减小泄露，同时状态由FE-MOS保持以防止冲击(rush though)电流。在一些实施例中，当泄露相对于动态功率而言非常低(例如，随着时间，泄露变得甚至更低)时，n1、n2和n3节点上的电压稳定。
在一些实施例中，逻辑6012的本地簇生成一个或多个输出。在这个例子中，在掉电模式期间需要保存其状态的输出作为In3提供给下一Fe-MOS逻辑门。晶体管FeMN12和FeMP12接收输入信号“In2”并且生成输出信号“Out2”，其由逻辑6012的本地簇接收。在一些实施例中，逻辑6012的本地簇可以执行任何功能并且可以利用任何类型的晶体管(例如，MOSFET、FeFET等)来实施。在一些实施例中，逻辑6012的本地簇由节点n12和n22提供的电源来供电。
在一些实施例中，当n11大于-VDD+VTN时，晶体管MN12提供-VDD给n22，其提供该电源给逻辑6012的本地簇。在一些实施例中，当n21小于VDD-VTP，晶体管MP12提供VDD给n12，其提供该电源给逻辑6012的本地簇(其中，VTN是n型晶体管的阈值电压，而VTP是p型晶体管的阈值电压)。
在一些实施例中，第三FE-MOS逻辑门包括如图所示耦合在一起的p型MOS晶体管MP13，n型MOS晶体管MN13，n型FE晶体管FeMN13，以及p型FE晶体管FeMP13。在一些实施例中，第三FE-MOS逻辑门接收Enable和Enable_b信号的衍生版本。在一些实施例中，晶体管MP13由n22控制，而晶体管MN13由n12控制。
在一些实施例中，晶体管FeMN13和FeMP13接收输入信号“In3”并且生成输出信号“Out3”，其由逻辑6013的本地簇接收。在一些实施例中，逻辑6013的本地簇可以执行任何功能并且可以利用任何类型的晶体管(例如，MOSFET、FeFET等)来实施。在一些实施例中，逻辑6013的本地簇由节点n13和n23提供的电源来供电。
在一些实施例中，当n12大于-VDD+VTN时，晶体管MN13提供-VDD给n23，其提供该电源给逻辑6013的本地簇。在一些实施例中，当节点n22上的电压小于VDD-VTP，晶体管MP13提供VDD给n13，其提供该电源给逻辑6013的本地簇。
在一些实施例中，Enable信号沿着逻辑锥(logic cone)从每个供电的主输入向输出传播。根据一些实施例，对于变化的输出，仅仅输入锥的变化的子组需要被供电。由此，动态和泄露能量降低。在一些实施例中，由于逻辑门的切换是高度相关的，单个Fe-FET和功率门可以在逻辑的小簇内被共享。根据一些实施例，簇中的逻辑可以由Fe-FET或者常规的MOSFET来实施。在一些实施例中，簇的大小可以小于仅有MOSFET技术中的簇，而由于功率门控开销不会有效率上的过量损失。
图7示出了根据本公开内容的一些实施例具有用于粗糙功率门控的FE器件的集成电路700的一部分。指出的是图7的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以描述的元件类似的方式进行操作或者功能，但是也不限于此。
在一些实施例中，集成电路700包括功率域1 701和功率域2 702。在一些实施例中，在功率域的接收端口，使用基于Fe-FET的逻辑门。由此，利用较少的晶体管和简单的逻辑，大功率域之间的功率门控成为可能。这里，基于Fe-FET的逻辑门2001和2002被置于接收信号的接口，在那里每一个所述基于Fe-FET的逻辑门类似于参照图2所描述的逻辑门200。
图7的实施例示出了应用FE器件用于粗糙功率门控，如在常规数字集成电路中那样。这里，术语“粗糙功率门控”大体上指大逻辑块(例如，高速缓存、执行单元、输入-输出接口电路等)之间的功率门控，而术语“精细或细粒度功率门控”大体上指小电路和小逻辑簇(例如执行单元内的电路)之间的功率门控。这里，防火墙或隔离逻辑门(例如，基于Fe-FET的逻辑门2001和2002)被置于输入信号上，因为它们跨越功率域。
在一些实施例中，可以在不同的电源时钟相位上对逻辑级进行时钟控制以使得能够实现低开销流水线。例如，数据可以由FE元件锁存并且由电源时钟同步。这一类型的流水线可以增加逻辑块的吞吐量，因为由铁电锁存器隔离的逻辑可以并行操作并且以比其他方式可能的速率更高的速率来时钟控制。常规的流水线CMOS逻辑需要附加的锁存器和时钟信号。但是，这里铁电元件和时钟控制的电源使能信号使得实现逻辑流水线而不需要附加的开销。在一些实施例中，铁电门不一定对于所有应用都需要是完全非易失性的(例如，长保持)。例如，保持时间对于具有功率门控状态的频率切换的实施例而言可以是短的。在一些实施例中，保持时间仅仅需要长于功率门控状态的切换周期，因为当电路被供电时逻辑将刷新。
图8示出了根据一些实施例具有用于功率门控的FE器件的智能设备或计算机系统或SoC(片上系统)。指出的是图8的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以描述的元件类似的方式进行操作或者功能，但是也不限于此。
图8示出了其中可以使用平的表面接口连接器的移动设备的实施例的方框图。在一些实施例中，计算设备2100代表移动计算设备，诸如计算平板、移动电话或者智能电话、带无线的电子阅读器或者其他的无线移动设备。应当理解的是大体上示出了某些部件，并且在计算设备2100中并非示出了这一设备的所有组件。
在一些实施例中，计算设备2100根据一些实施例包括具有非易失性铁电逻辑的第一处理器2100，所述非易失性铁电逻辑具有细粒度功率门控。计算设备2100的其他模块也可以包括一些实施例的具有细粒度功率门控的非易失性铁电逻辑。本公开内容的各个实施例也可以包括2170内的网络接口，诸如无线接口，从而系统实施例可以包括在无线设备中，例如蜂窝电话或者个人数字助理。
在一个实施例中，处理器2110(和/或处理器2190)可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备或者其他处理单元。处理器2110执行的处理操作包括执行操作平台或者操作系统，其上执行应用和/或设备功能。处理操作包括涉及与人类用户或者其他设备的I/O(输入/输出)的操作、涉及电源管理的操作、和/或涉及将计算设备2100连接到另一设备的操作。处理操作还可以包括涉及音频I/O和/或显示I/O的操作。
在一个实施例中，计算设备2100包括音频子系统2120，其代表与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这种功能的设备可以被集成到计算设备2100中，或者连接到计算设备2100。在一个实施例中，用户通过提供音频命令与计算设备2100交互，所述音频命令由处理器2110接收并处理。
显示子系统2130代表为用户提供视觉和/或触觉显示的硬件(例如，显示设备)和软件(例如，驱动器)组件以便与计算设备2100交互。显示子系统2130包括显示接口2132，其包括用于向用户提供显示的特定屏幕或者硬件设备。在一个实施例中，显示接口2132包括与处理器2110分立的逻辑以执行涉及显示的至少一些处理。在一个实施例中，显示子系统2130包括向用户提供输出和输入二者的触摸屏(或触摸板)设备。
I/O控制器2140代表涉及与用户交互的硬件设备和软件组件。I/O控制器2140可操作用于管理作为音频子系统2120和/或显示子系统2130的一部分的硬件。附加地，I/O控制器2140示出了用于连接到计算设备2100的附加的设备的连接点，用户通过其可以与该系统交互。例如，可以被附着到计算设备2100的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或按键设备、或其他I/O设备，用于与特定应用一起使用，诸如读卡器或其他设备。
如上所述，I/O控制器2140可以与音频子系统2120和/或显示子系统2130交互。例如，通过麦克风或其他音频设备的输入可以为计算设备2100的一个或多个应用或功能提供输入或命令。附加地，替代或者除了显示输出可以提供音频输出。在另一个例子中，如果显示子系统2130包括触摸屏，显示设备还用作输入设备，其可以至少部分地由I/O控制器2140管理。在计算设备2100上还可以存在附加的按钮或开关以提供I/O控制器2140管理的I/O功能。
在一个实施例中，I/O控制器2140管理设备，诸如加速度计、照相机、光传感器或其他环境传感器，或者可以包括在计算设备2100中的其他硬件。输入可以是直接用户交互的一部分，以及提供环境输入给系统以影响其操作(诸如过滤噪声、调节亮度检测的显示，为照相机应用闪光灯或者其他特征)。
在一个实施例中，计算设备2100包括功率管理2150，其管理电池功率使用、电池的充电、以及涉及省电操作的特征。存储器子系统2160包括用于在计算设备2100中存储信息的存储器设备。存储器可以包括非易失性(如果对存储器设备的电力中断而状态不会改变)和/或易失性(如果对存储器设备的电力中断而状态是不确定的)存储器设备。存储器子系统2160可以存储应用数据、用户数据、音乐、照片、文档或其他数据以及涉及计算设备2100的应用和功能的执行的系统数据(无论是长期的或者是暂时的)。
实施例的元件也提供作为机器可读介质(例如，存储器2160)用于存储计算机可执行的指令(例如，用于执行本文讨论的任何其他处理的指令)。机器可读介质(例如，存储器2160)可以包括，但是不限于，闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或者适合于存储电子或计算机可执行的指令的其他类型的机器可读介质。例如，本公开内容的实施例可以被下载作为计算机程序(例如，BIOS)，其可以经由通信链路(例如，调制解调器或网络连接)通过数据信号从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。
连接性2170包括硬件设备(例如，无线和/或有线连接器和通信硬件)以及软件组件(例如，驱动器、协议栈)以使得计算设备2100能够与外部设备通信。计算设备2100可以是单独的设备，诸如其他计算设备、无线接入点或基站，以及外围设备，诸如耳机、打印机或其他设备。
连接性2170可以包括多个不同类型的连接性。为了概括，计算设备2100被示出为具有蜂窝连接性2172和无线连接性2174。蜂窝连接性2172大体指的是无线载体提供的蜂窝网络连接性，诸如经由GSM(全球移动通信系统)或变型或衍生版、CDMA(码分多址)或变型或衍生版、TDM(时分复用)或变型或衍生版、或者其他蜂窝服务标准提供的。无线连接性(或者无线接口)2174指的是并非是蜂窝的无线连接性，并且可以包括个人区域网络(诸如蓝牙、近场等)、局域网络(诸如Wi-Fi)和/或广域网络(诸如WiMax)或其他无线通信。
外围连接2180包括硬件接口和连接器，以及软件组件(例如，驱动器，协议栈)以进行外围连接。应当理解的是计算设备2100既可以是到其他计算设备的外围设备(“到”2182)，也可以具有连接到其的外围设备(“从”2184)。计算设备2100通常具有“扩展坞”连接器以连接到其他计算设备，目的是诸如管理(例如，下载和/或上载、改变、同步)计算设备2100上的内容。附加地，扩展坞连接器可以允许计算设备2100连接到某些外围，其允许计算设备2100控制例如到音频、视频或其他系统的内容输出。
除了专用扩展坞连接器或其他专用连接硬件，计算设备2100可以经由普通的或者基于标准的连接器进行外围连接2180。普通类型可以包括通用串行总线(USB)连接器(其可以包括许多不同硬件接口中的任一些)、包括迷你显示端口(MDP)的显示端口、高分辨率多媒体接口(HDMI)、火线或其他类型。
在说明书中提及“实施例”、“一个实施例”、“一些实施例”或“其他实施例”指的是结合实施例所描述的特定特征、结构或特性包括在至少一个实施例中，但是不一定是在所有实施例中。出现的各种“实施例”、“一个实施例”或“一些实施例”不一定都指相同的实施例。如果说明书声明了组件、特征、结构或特性“可以”、“可”或“可能”被包括，则该特定组件、特征、结构或特性并不需要被包括。如果说明书或权利要求指“一”元件，其并不意味着仅仅存在一个所述元件。如果说明书或权利要求指“附加的”元件，其并不排除存在一个以上的所述附加元件。
此外，在一个或多个实施例中该特定特征、结构、功能或特性可以以任意适当的方式进行组合。例如，第一实施例可以与第二实施例结合，只要与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥。
尽管已经结合公开内容的具体实施例对本公开内容进行了介绍，但是根据前面的介绍，这些实施例的许多替换、修改和变化对于本领域技术人员将是显而易见的。本公开内容的实施例旨在包括落入所附权利要求的宽范围内的所有这些替换、修改和变化。
此外，对集成电路(IC)芯片和其他组件的公知的电源/地连接可以或可以不示于所呈现的附图中，为了说明和讨论的简洁性并且以便不使公开内容变得模糊。此外，可以以方框图形式示出装置以避免使公开内容变得模糊，并且也考虑到这一事实，即关于实施这种方框图装置的细节高度取决于其中将要实施本公开内容的平台(即，这种细节对于本领域技术人员的范围内应当是充分知晓的)。当阐述了具体细节(例如，电路)以便描述本公开内容的示例实施例，对于本领域技术人员显而易见的是可以在没有这些具体细节或者是对这些具体细节进行变化的情况下来实践本公开内容。因此，说明书应该被视为说明性的而非限制性的。
以下例子关于进一步的实施例。例子中的细节可以用于一个或多个实施例中的任何地方。本文描述的装置的所有可选特征也可以针对方法或处理来实施。
例如，提供一种装置，包括：第一功率域，其具有将由第一可切换正电源和第一可切换负电源供电的第一倒相器；以及第二功率域，其具有包括p型和n型铁电场效应晶体管(FE-FET)的第二倒相器，所述第二倒相器具有耦合到所述第一倒相器的输出的输入。在一些实施例中，所述第二倒相器在所述第一功率域通过关闭所述第一可切换正电源和所述第一可切换负电源而断电时保持p型和n型FE-FET的栅极端子处的逻辑状态。在一些实施例中，所述第二倒相器在所述第一可切换正电源和所述第一可切换负电源分别被设置为零电源时保持p型和n型FE-FET的栅极端子处的逻辑状态。
在一些实施例中，所述第一倒相器包括分别耦合到所述p型和n型FE-FET的p型和n型MOSFET。在一些实施例中，所述第一可切换正电源在正电源和零电源之间切换。在一些实施例中，所述第一可切换负电源在负电源和零电源之间切换。在一些实施例中，所述第二倒相器将由第二可切换正电源和第二可切换负电源供电，使得第二可切换正电源将被提供给第二倒相器的p型FE-FET，并且其中所述第二可切换负电源将被提供给第二倒相器的n型FE-FET。在一些实施例中，所述第一功率域与所述第二功率域分离。
在另一个例子中，提供一种装置，所述装置包括：将要耦合到正电源并且能够由控制信号控制的第一p型金属氧化物半导体场效应晶体管(MOSFET)；与所述第一p型MOSFET串联耦合的第一p型铁电场效应晶体管(FE-FET)，所述第一p型FE-FET耦合到第一输入节点；与所述第一p型FE-FET串联耦合的第一n型FE-FET，所述第一p型FE-FET耦合到所述第一输入节点，其中所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点；以及与所述第一n型FE-FET串联耦合的第一n型MOSFET，所述第一n型MOSFET将要耦合到负电源并且能够由所述控制信号的互补信号控制。
在一些实施例中，所述装置包括耦合到所述第一输出节点、所述第一p型FE-FET的源极端子和所述第一n型FE-FET的源极端子的逻辑簇，其中所述逻辑簇具有第二输出节点。在一些实施例中，所述装置包括将要耦合到正电源和所述第一n型MOSFET的源极端子的第二p型MOSFET。在一些实施例中，所述装置包括与所述第一p型MOSFET串联耦合的第二p型FE-FET，所述第一p型FE-FET耦合到所述第二输出节点。
在一些实施例中，所述装置包括与所述第一p型FE-FET串联耦合的第二n型FE-FET，所述第一p型FE-FET耦合到所述第二输出节点，其中所述第一p型FE-FET和所述第一n型FE-FET耦合到第三输出节点。在一些实施例中，所述装置包括与所述第一n型FE-FET串联耦合的第二n型MOSFET，所述第一n型MOSFET将要耦合到负电源并且耦合到所述第一p型FE-FET的源极端子。在一些实施例中，当所述逻辑簇将要掉电时所述第二n型FE-FET和所述第二p型FE-FET用于保持所述第二输出节点的逻辑状态。
在另一个例子中，提供一种系统，所述系统包括：存储器；耦合到所述存储器的处理器，所述处理器包括：第一功率域，其具有将由第一可切换正电源和第一可切换负电源供电的第一倒相器；以及第二功率域，其具有包括p型和n型铁电场效应晶体管(FE-FET)的第二倒相器，所述第二倒相器具有耦合到所述第一倒相器的输出的输入；以及无线接口，用于允许所述处理器与另一设备通信。在一些实施例中，
权利要求16的系统，其中在所述第一功率域掉电时所述第二倒相器用于保持p型和n型FE-FET的栅极端子处的逻辑状态。在一些实施例中，在第一切换正电源和第一切换负电源将分别被设置为零电源时所述第二倒相器保持p型和n型FE-FET的栅极端子处的逻辑状态。在一些实施例中，所述第一倒相器包括分别耦合到所述p型和n型FE-FET的p型和n型MOSFET。在一些实施例中，所述第一切换正电源将在正电源和零电源之间切换。
在另一个例子中，提供一种系统，所述系统包括：存储器；耦合到所述存储器的处理器，所述处理器包括：将要耦合到正电源并且能够由控制信号控制的第一p型金属氧化物半导体场效应晶体管(MOSFET)；与所述第一p型MOSFET串联耦合的第一p型铁电场效应晶体管(FE-FET)，所述第一p型FE-FET耦合到第一输入节点；与所述第一p型FE-FET串联耦合的第一n型FE-FET，所述第一p型FE-FET耦合到所述第一输入节点，其中所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点；以及与所述第一n型FE-FET串联耦合的第一n型MOSFET，所述第一n型MOSFET将要耦合到负电源并且能够由所述控制信号的互补信号控制；以及无线接口，用于允许所述处理器与另一设备通信。
在一些实施例中，所述处理器包括耦合到所述第一输出节点、所述第一p型FE-FET的源极端子和所述第一n型FE-FET的源极端子的逻辑簇，其中所述逻辑簇具有第二输出节点。在一些实施例中，所述处理器包括将要耦合到正电源和所述第一n型MOSFET的源极端子的第二p型MOSFET。在一些实施例中，所述处理器包括与所述第一p型MOSFET串联耦合的第二p型FE-FET，所述第一p型FE-FET耦合到所述第二输出节点。在一些实施例中，所述处理器包括与所述第一p型FE-FET串联耦合的第二n型FE-FET，所述第一p型FE-FET耦合到所述第二输出节点，其中所述第一p型FE-FET和所述第一n型FE-FET耦合到第三输出节点。
在一些实施例中，所述处理器包括与所述第一n型FE-FET串联耦合的第二n型MOSFET，所述第一n型MOSFET将要耦合到负电源并且耦合到所述第一p型FE-FET的源极端子。在一些实施例中，当所述逻辑簇将要掉电时所述第二n型FE-FET和所述第二p型FE-FET将要保持所述第二输出节点的逻辑状态。
在另一个例子中，提供一种方法，所述方法包括：将第一p型金属氧化物半导体场效应晶体管(MOSFET)耦合到正电源，其中所述第一p型MOSFET能够由控制信号控制；将第一p型铁电场效应晶体管(FE-FET)与所述第一p型MOSFET串联耦合；将所述第一p型FE-FET耦合到第一输入节点；将第一n型FE-FET与所述第一p型FE-FET串联耦合；将所述第一p型FE-FET耦合到所述第一输入节点；将所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点；将第一n型MOSFET与所述第一n型FE-FET串联耦合；并且将所述第一n型MOSFET耦合到负电源，其中所述第一n型MOSFET能够由所述控制信号的互补信号控制。
在另一个例子中，提供一种装置，所述装置包括：用于将第一p型金属氧化物半导体场效应晶体管(MOSFET)耦合到正电源的模块，其中所述第一p型MOSFET能够由控制信号控制；用于将第一p型铁电场效应晶体管(FE-FET)与所述第一p型MOSFET串联耦合的模块；用于将所述第一p型FE-FET耦合到第一输入节点的模块；用于将第一n型FE-FET与所述第一p型FE-FET串联耦合的模块；用于将所述第一p型FE-FET耦合到所述第一输入节点的模块；用于将所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点的模块；用于将第一n型MOSFET与所述第一n型FE-FET串联耦合的模块；以及用于将所述第一n型MOSFET耦合到负电源的模块，其中所述第一n型MOSFET能够由所述控制信号的互补信号控制。
提供摘要，其允许读者确定本技术公开内容的性质和要点。依据以下理解而提交摘要：其不用于限制或解释权利要求的范围或含义。以下权利要求书由此并入具体实施方式部分中，其中每个权利要求独立作为单独的实施例。

Claims (19)

1.一种能够进行功率门控的装置，所述装置包括：
第一功率域，其具有将由第一可切换正电源和第一可切换负电源供电的第一倒相器；以及
第二功率域，其具有包括p型和n型铁电场效应晶体管(FE-FET)的第二倒相器，所述第二倒相器具有耦合到所述第一倒相器的输出的输入。
2.根据权利要求1所述的装置，其中所述第二倒相器用于在所述第一功率域通过关闭所述第一可切换正电源和所述第一可切换负电源而断电时保持所述p型和n型FE-FET的栅极端子处的逻辑状态。
3.根据权利要求1所述的装置，其中所述第二倒相器用于在所述第一可切换正电源和所述第一可切换负电源分别被设置为零电源时保持所述p型和n型FE-FET的栅极端子处的逻辑状态。
4.根据权利要求1所述的装置，其中所述第一倒相器包括分别耦合到所述p型和n型FE-FET的p型和n型MOSFET。
5.根据权利要求1所述的装置，其中所述第一可切换正电源在正电源和零电源之间切换。
6.根据权利要求1所述的装置，其中所述第一可切换负电源在负电源和零电源之间切换。
7.根据权利要求1所述的装置，其中所述第二倒相器将由第二可切换正电源和第二可切换负电源供电，使得第二可切换正电源将被提供给所述第二倒相器的p型FE-FET，并且其中所述第二可切换负电源将被提供给所述第二倒相器的n型FE-FET。
8.根据权利要求1所述的装置，其中所述第一功率域与所述第二功率域分离。
9.一种能够进行功率门控的装置，所述装置包括：
将要耦合到正电源并且能够由控制信号控制的第一p型金属氧化物半导体场效应晶体管(MOSFET)；
与所述第一p型MOSFET串联耦合的第一p型铁电场效应晶体管(FE-FET)，所述第一p型FE-FET耦合到第一输入节点；
与所述第一p型FE-FET串联耦合的第一n型FE-FET，所述第一p型FE-FET耦合到所述第一输入节点，其中所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点；以及
与所述第一n型FE-FET串联耦合的第一n型MOSFET，所述第一n型MOSFET将要耦合到负电源并且能够由所述控制信号的互补信号控制。
10.根据权利要求9所述的装置，包括耦合到所述第一输出节点、所述第一p型FE-FET的源极端子和所述第一n型FE-FET的源极端子的逻辑簇，其中所述逻辑簇具有第二输出节点。
11.根据权利要求10所述的装置，包括将要耦合到正电源和所述第一n型MOSFET的源极端子的第二p型MOSFET。
12.根据权利要求11所述的装置，包括与所述第一p型MOSFET串联耦合的第二p型FE-FET，所述第一p型FE-FET耦合到所述第二输出节点。
13.根据权利要求12所述的装置，包括与所述第一p型FE-FET串联耦合的第二n型FE-FET，所述第一p型FE-FET耦合到所述第二输出节点，其中所述第一p型FE-FET和所述第一n型FE-FET耦合到第三输出节点。
14.根据权利要求13所述的装置，包括与所述第一n型FE-FET串联耦合的第二n型MOSFET，所述第一n型MOSFET将要耦合到负电源并且耦合到所述第一p型FE-FET的源极端子。
15.根据权利要求1所述的装置，其中当所述逻辑簇将要掉电时所述第二n型FE-FET和所述第二p型FE-FET将要保持所述第二输出节点的逻辑状态。
16.一种系统，包括：
存储器；
耦合到所述存储器的处理器，所述处理器包括根据权利要求1到8中的任一项所述的装置；以及
无线接口，用于允许所述处理器与另一设备通信。
17.一种系统，包括：
存储器；
耦合到所述存储器的处理器，所述处理器包括根据权利要求9到15中的任一项所述的装置；以及
无线接口，用于允许所述处理器与另一设备通信。
18.一种能够进行功率门控的方法，所述方法包括：
将第一p型金属氧化物半导体场效应晶体管(MOSFET)耦合到正电源，其中所述第一p型MOSFET能够由控制信号控制；
将第一p型铁电场效应晶体管(FE-FET)与所述第一p型MOSFET串联耦合；
将所述第一p型FE-FET耦合到第一输入节点；
将第一n型FE-FET与所述第一p型FE-FET串联耦合；
将所述第一p型FE-FET耦合到所述第一输入节点；
将所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点；
将第一n型MOSFET与所述第一n型FE-FET串联耦合；并且
将所述第一n型MOSFET耦合到负电源，其中所述第一n型MOSFET能够由所述控制信号的互补信号控制。
19.一种能够进行功率门控的装置，所述装置包括：
用于将第一p型金属氧化物半导体场效应晶体管(MOSFET)耦合到正电源的模块，其中所述第一p型MOSFET能够由控制信号控制；
用于将第一p型铁电场效应晶体管(FE-FET)与所述第一p型MOSFET串联耦合的模块；
用于将所述第一p型FE-FET耦合到第一输入节点的模块；
用于将第一n型FE-FET与所述第一p型FE-FET串联耦合的模块；
用于将所述第一p型FE-FET耦合到所述第一输入节点的模块；
用于将所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点的模块；
用于将第一n型MOSFET与所述第一n型FE-FET串联耦合的模块；以及
用于将所述第一n型MOSFET耦合到负电源的模块，其中所述第一n型MOSFET能够由所述控制信号的互补信号控制。
CN201611034789.8A 2015-12-18 2016-11-18 具有细粒度功率门控的非易失性铁电逻辑 Active CN107070444B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/975,439 US9997227B2 (en) 2015-12-18 2015-12-18 Non-volatile ferroelectric logic with granular power-gating
US14/975,439 2015-12-18

Publications (2)

Publication Number Publication Date
CN107070444A true CN107070444A (zh) 2017-08-18
CN107070444B CN107070444B (zh) 2021-08-03

Family

ID=59057297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611034789.8A Active CN107070444B (zh) 2015-12-18 2016-11-18 具有细粒度功率门控的非易失性铁电逻辑

Country Status (3)

Country Link
US (1) US9997227B2 (zh)
CN (1) CN107070444B (zh)
WO (1) WO2017105636A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461751B2 (en) * 2018-03-08 2019-10-29 Samsung Electronics Co., Ltd. FE-FET-based XNOR cell usable in neuromorphic computing
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11387254B2 (en) * 2020-10-30 2022-07-12 Ferroelectric Memory Gmbh Memory cell and methods thereof
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US20230238948A1 (en) * 2022-01-24 2023-07-27 Ferroelectric Memory Gmbh Programmable delays and methods thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923184A (en) * 1996-12-23 1999-07-13 Motorola, Inc. Ferroelectric transistor logic functions for programming
US20080157848A1 (en) * 2006-12-28 2008-07-03 Gus Yeung Level shifter for use between voltage domains
CN103165178A (zh) * 2011-12-09 2013-06-19 国际商业机器公司 精细粒度电源门控
US20140112053A1 (en) * 2012-10-24 2014-04-24 YongSik Youn Write driver in sense amplifier for resistive type memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3606543B2 (ja) * 1998-09-02 2005-01-05 ローム株式会社 強誘電体を用いた順序回路およびこれを用いた半導体装置
US6233169B1 (en) * 1998-11-06 2001-05-15 Rohm Co., Ltd. Signal storing circuit semiconductor device, gate array and IC-card
GB2351195A (en) * 1999-06-10 2000-12-20 Ericsson Telefon Ab L M An MOS voltage to current converter with current to voltage output stage and MOS feedback
US6249458B1 (en) * 2000-06-22 2001-06-19 Xilinx, Inc. Switching circuit for transference of multiple negative voltages
WO2002101928A1 (fr) 2001-06-06 2002-12-19 Matsushita Electric Industrial Co., Ltd. Selecteur non volatil et dispositif de circuit integre
WO2004038919A1 (ja) 2002-10-24 2004-05-06 Matsushita Electric Industrial Co., Ltd. 電圧発生回路、電圧発生装置及びこれを用いた半導体装置、並びにその駆動方法
CN100449641C (zh) 2002-11-25 2009-01-07 松下电器产业株式会社 非易失性存储器单元及其控制方法
AU2003289062A1 (en) 2002-12-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Non-volatile latch circuit and method for driving same
JP5071764B2 (ja) * 2006-11-07 2012-11-14 独立行政法人産業技術総合研究所 半導体集積回路
DE102007048646B3 (de) * 2007-10-10 2009-01-22 Texas Instruments Deutschland Gmbh Asynchrones Taktgatter mit Störimpulsschutz
DE102007053128B3 (de) * 2007-11-08 2008-12-18 Texas Instruments Deutschland Gmbh Störimpulsfreier Zweiweg-Taktumschalter
US7990749B2 (en) 2009-06-08 2011-08-02 Radiant Technology, Inc. Variable impedance circuit controlled by a ferroelectric capacitor
US20140333378A1 (en) * 2013-05-08 2014-11-13 Udo Karthaus Circuit arrangement for generating a radio frequency signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923184A (en) * 1996-12-23 1999-07-13 Motorola, Inc. Ferroelectric transistor logic functions for programming
US20080157848A1 (en) * 2006-12-28 2008-07-03 Gus Yeung Level shifter for use between voltage domains
CN103165178A (zh) * 2011-12-09 2013-06-19 国际商业机器公司 精细粒度电源门控
US20140112053A1 (en) * 2012-10-24 2014-04-24 YongSik Youn Write driver in sense amplifier for resistive type memory

Also Published As

Publication number Publication date
US20170178711A1 (en) 2017-06-22
WO2017105636A1 (en) 2017-06-22
CN107070444B (zh) 2021-08-03
US9997227B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
CN107070444A (zh) 具有细粒度功率门控的非易失性铁电逻辑
CN105493193B (zh) 使用电阻式存储器的具有保持力的存储器单元
CN105745715B (zh) 一种用于保持数据的设备及包括该设备的系统
CN204791989U (zh) 耐高电压的字线驱动器和包含该字线驱动器的存储器及其系统
CN105280230A (zh) 电压切换电路
CN107533860A (zh) 具有非易失性留存的基于铁电的存储器单元
KR20110102403A (ko) 비-휘발성 상태 보유 래치들
CN104321817A (zh) 具有改进的写余量的存储器单元
CN105981104B (zh) 用于存储器的自适应写入辅助的设备
CN103959648B (zh) 节约电荷的功率门控装置和方法
Baghel et al. Low power memristor based 7T SRAM using MTCMOS technique
CN106487361A (zh) 具有共享的时钟开关的多位触发器
JP6533238B2 (ja) 負性微分抵抗ベースのメモリ
CN104425002A (zh) 时钟控制全自旋逻辑电路
CN108141206A (zh) 基于隧穿场效应晶体管（tfet）的高密度和低功率时序
US7705627B1 (en) Semiconductor device using power gating
CN104205650B (zh) 基于反相器和开关电容器的静噪检测器装置和方法
CN107545922A (zh) 内容地址存储单元电路及其写操作方法、存储器
CN105720948A (zh) 一种基于FinFET器件的时钟控制触发器
CN107086045B (zh) 产生施加给非易失性存储单元的电压的电压供应器件
US20120223762A1 (en) Pass transistor circuit with memory function, and switching box circuit including the pass transistor circuit
US9276575B2 (en) Low leakage state retention synchronizer
CN102156502B (zh) 一种用于模拟集成电路不同电压域的无静态功耗电路装置
KR101799682B1 (ko) 메모리 회로
CN108074607B (zh) 用于存储器的电源控制电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant