CN107065999B - 用来在半导体晶圆中电压补偿的方法、装置和系统 - Google Patents

用来在半导体晶圆中电压补偿的方法、装置和系统 Download PDF

Info

Publication number
CN107065999B
CN107065999B CN201710063570.9A CN201710063570A CN107065999B CN 107065999 B CN107065999 B CN 107065999B CN 201710063570 A CN201710063570 A CN 201710063570A CN 107065999 B CN107065999 B CN 107065999B
Authority
CN
China
Prior art keywords
voltage
integrated circuit
signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710063570.9A
Other languages
English (en)
Other versions
CN107065999A (zh
Inventor
S·卡纳安
L·恩兰德
M·萨迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawam International Inc
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107065999A publication Critical patent/CN107065999A/zh
Application granted granted Critical
Publication of CN107065999B publication Critical patent/CN107065999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用来在半导体晶圆中电压补偿的方法、装置和系统，其所披露的至少一个方法、装置和系统涉及在集成电路实施动态电压补偿。接收集成电路的第一部分上的第一电压。监视该集成电路的第二部分上的第二电压。作出该第二电压是否低于该第一电压达预定边限的决定。实施该第二电压的回授调整，以响应决定该第二电压是低于该第一电压达该预定边限；该回授调整包含实施该第二电压的升压。

Description

用来在半导体晶圆中电压补偿的方法、装置和系统
技术领域
一般而言，本发明是关于制造精密半导体器件，尤其是关于用来在半导体晶圆的晶粒上实施电压补偿的电路。
背景技术
制造工业的技术突破已导致许多新的创新制造程序。今日的制造程序，尤其是半导体制造程序，要求为数甚多的重要步骤。这些程序步骤通常是极其重要的，因此，需要多个一般而言可微调的输入，以维持适当的制造控制。
半导体器件的制造需要多个分离的程序步骤，以从原始半导体材料，创造封装的半导体器件。从该半导体材料的初始生长、该半导体结晶切片成独立的晶圆、该制作阶段(蚀刻、掺杂、离子布植、或类似者)、到封装和完成器件的最后测试，这些不同的程序彼此大不相同并且专业化，以致于这些程序可在含有不同控制方案的不同制造地点实施。
一般而言，一组处理步骤是使用半导体制造工具(例如，曝光工具或步进器)实施在一群、有时称为一批半导体晶圆上。作为一个范例，蚀刻程序可实施在该半导体晶圆上，以成形该半导体晶圆上的对象，例如，多个多晶硅线，各个多晶硅线可作为晶体管的栅极。作为另一个范例，多个金属线(例如，锗或铜)可予以形成，以作为导电线，用来连接该半导体晶圆上的一种导电区域与另一个导电区域。
以这种方式，集成电路芯片可予以制作。在一些案例中，集成电路或芯片可包含各种器件，其依据硬编码程序而一起工作。举例来说，特定应用集成电路(ASIC)芯片可使用码编路程序，用于各种操作，例如，开机(boot up)或组构程序。该程序代码的形式为二进制数据，并硬编码至该集成电路芯片中。
当设计具有集成电路(例如，CMOS逻辑架构)的各种器件的布局时，设计者通常选择包含各种特征(例如，扩散区、晶体管、金属线、通孔等)的预先设计的功能性胞元，并将它们策略性放置，以提供集成电路的主动区域。该预先设计的功能性胞元通常是用来设计晶体管，例如，金属氧化物场效晶体管(MOSFET或FET)。
FET这种装置通常包含源极区、汲极区、设置于该源极区和该汲极区之间的通道区、以及设置于该通道区上方的栅极。经过该FET的电流流动是通过控制施加至该栅极的电流来加以控制。如果小于该器件的临限电压的电压施加至该栅极，则没有电流流动经过该器件(忽略不希望的漏电流，其非常小)。然而，当等于或大于该器件的临限电压的电压施加至该栅极时，该通道区会变成导通，而电流可允许在该源极区和该汲极区之间流经该导通的通道区。
主要有两种类型的FET：平面型FET和所谓的立体型(3-D)器件，例如，finFET器件，其为立体结构。更特定言之，在finFET中，有形成大致垂直设置、鳍形的主动区域，并且，栅极包围该鳍形主动区域的侧面和上面，以形成三栅极结构，以使用具有立体结构、而非平面结构的信道。在一些案例中，绝缘盖层(例如，硅氮化物)是设置在该鳍的顶部，并且该finFET器件只有双栅结构。
形成所谓的立体(例如，finFET、TSV等)以及2D器件，会面临挑战。举例来说，当多个晶粒形成在半导体晶圆上处理时，从该集成电路的一层至另一层的电压下降会造成效能问题。举例来说，相较于紧接在该电压源的形成至另一层上的另一形成的电压，施加至集成电路的插脚上的电压会经验电流电阻(IR)电压下降。
设计者通过提供电压调节器电路以在该集成电路的层上的特别形成处维持希望电压位准，以减轻此问题。图1例示包含多个特征的习知集成电路100。第一晶粒110可包含集成电路120。该集成电路120可包含第一特征132、第二特征134、以及第三特征136至第N特征138(统称为“130”)。在一些案例中，这些特征130可形成在不同的程序层上，这些程序层是形成在基本基底上。该集成电路120可为2-D器件、或3-D器件，其包含包围该第N特征138的额外层。该第N特征138可连接至该第二特征136。
该集成电路120可封装在基于陶瓷的材料中，并且固定至多个插脚。两个插脚可分别指定为电压信号和接地。电压供应器140可提供电压信号至电源插脚150。此插脚可为多种型式，例如，平面安装插脚，例如，球格数组插脚，或其它形状的插脚。
在许多案例中，靠近该电压供应器140及该电源插脚150的第一特征132处的电压位准具有与该电压供应器140实质相同的电压。在许多案例中，由于该集成电路120中所形成的各种后段制程(BOEL)堆栈，因此，该集成电路120中会出现大的等效电阻。由于该集成电路120中的不同层中的IR下降，因此，该第二特征135处的电压位准会实质较低。因此，相较于该电源插脚150处的电压位准，该第N特征138可能经验显着的电压下降。当第二特征136所形成的顶层经验较大的负载(例如，CPU计算应用，例如，图形应用、游戏应用等)时，该电压的下降会更明显。
图2例示电压曲线的图形绘示，该电压曲线显示集成电路的特征上的增加负载所导致的电压下降。在正常负载期间，该集成电路120的特别位置的电压位准可在正常电压位准(Vnom)。然而，该第N特征138可能经验较大负载，其将造成该集成电路120的该特别位置的电压，因为IR下降而降级(也就是，Vdeg)。此下降(其下降量可能为Vdrop)可造成操作错误和失败。
为了应付这些问题，设计者已经求助于实作电压调节电路，以在集成电路的特定部分维持希望的电压。图3例示耦接至集成电路的典型的电压调节单元。图2包含图1的第一晶粒110、以及包含电压调节单元320的第二晶粒。为了在该第N特征处维持希望电压，可使用电压调节单元320。该电压调节单元320可包含电压调节器302、各种模拟电路324、维持与该第一晶粒的组件的相位的锁相回路(PLL)326、以及脉宽调变器328用来控制该电压调节单元320所提供的电压。
有数个与习知解决方案相关的问题。举例来说，该电压调节单元320的组件在其操作期间，造成相当大量的能量耗损。该电压调节单元320含有各种模拟区块，其较慢且使用相当大量的能量。该PLL 326和该脉宽调变器328也使用相当大量的能量用于操作。此外，该电压调节单元320无法侦测、或依据任何侦测补偿电压下降。因此，该电压调节单元320无法在该集成电路120经验重负载的期间及时作出反应。
习知技术的该电压调节单元320应用一般是实作在不同的晶粒。当需要较大的芯片封装件以形成能含有该电压调节单元320的额外晶粒时，此造成增加的使用空间。
本发明可应付及/或至少减少一个或多个上述问题。
发明内容
接下来呈现本发明的简化发明内容，以为了提供本发明的一些态样的基本了解。此发明内容并不是本发明的全部概观，也不打算表明本发明的关键组件或描绘本发明的范围，其唯一目的只是以简化形成，呈现一些概念，以作为下文所讨论的更详细描述的序文。
一般而言，本发明是关于不同的方法、装置及系统，用来在集成电路中实施动态电压补偿。接收集成电路的第一部分上的第一电压。监视该集成电路的第二部分上的第二电压。作出该第二电压是否低于该第一电压达预定边限的决定。实施该第二电压的回授调整，以响应决定该第二电压是低于该第一电压达该预定边限；该回授调整包含实施该第二电压的升压。
附图说明
本发明通过参照接下来的描述连同伴随的图式予以了解，其中，相同的参考编号表明相同的组件，并且其中：
图1例示包含多个特征的习知集成电路100；
图2例示电压曲线的图形绘示，该电压曲线显示集成电路的特征上的增加负载所导致的电压下降；
图3例示耦接至集成电路的典型电压调节单元；
图4例示依据此处的实施例的电压曲线的图形绘示，该电压曲线显示集成电路的特征上的增加负载所导致的电压下降的回复；
图5例示依据此处的实施例的具有集成电路的器件的格式化绘示，该集成电路耦接至动态补偿模块；
图6例示依据此处的实施例的图5的该动态补偿模块的格式化图式绘示；
图7例示依据此处的实施例的该动态补偿模块570的格式化电路呈现的格式化绘示；
图8例示依据此处的实施例的方法的格式化流程呈现，该方法用来实施动态电压补偿；以及
图9例示依据此处的实施例的用来制造包含动态补偿模块的集成电路的半导体器件处理系统。
虽然此处所披露的主题目标有各种修改和不同形式，其特定实施例已通过图式中的范例加以显示，并且在此处详细描述。然而，应当了解到的是，特定实施例的此处描述并不打算将本发明限制到揭露的特别形式，而是相反地，本发明可涵盖落于由附加权利要求所定义的发明的精神和范围内的所有修改物、均等物和替代物。
具体实施方式
本发明的各种例示实施例在下文中描述。为了简洁起见，说明书没有描述真正实作的所有特征。当然可体会到在任何这种真正实作的发展中，一定得作出多种特定实作的决定，以达成发展者的特定目标，例如，符合与系统相关及商业相关的限制，其随着实作的不同而有所变化。此外，将体会到的是，这种发展努力可能是复杂且费时的，然而，将会是本领域中具有此披露的利益者所从事的例常事项。
本主题目标将参照附加的图式来加以描述。不同的结构、系统和器件在图式中是示意地绘示，其目的只在于解释，而不是要以本领域众所周知的细节来模糊本发明。然而，包含附加的图式以描述和解释本发明的例示范例。此处所使用的文字和词句应了解和解释为具有与本领域的熟习技术者所了解的那些文字和词句一致的意义。术语和词句没有特别的定义，也就是，与本领域的熟习技术者所了解的通常和惯用意义不同的定义。如果术语或词句具有特别的意义，也就是不同于本领域的熟习技术者所了解的意义，这种定义将会明确地表明在说明书中，其意义会直接且无歧异加以提供。
此处的实施例提供提供电压补偿电路，以在集成电路提供电压的动态调整。此处的实施例的该电压补偿电路可侦测IR电压下降并补偿该电压下降。举例来说，IR下降传感器可使用来感测IR电压下降。此可与降压转换器一起使用，以补偿该IR电压下降。实施该补偿的能量可由操作地耦接至该降压转换器的备用电源提供。此处的实施例也提供利用数字工作周期调整电路，来依据比较器的输出调整该降压转换器的切换频率。
此处的实施例提供动态提升集成电路的一个部分上的供应电压，以响应感测IR电压下降。举例来说，此补偿可实施在2D或3D堆栈的顶部晶粒部分上。此外，此处的实施例提供动态补偿由增加的负载周期所造成的IR电压下降，该增加的负载周期增加该2D或3D堆栈的该顶部晶粒部分所经验的负载。
在一个实施例中，术语“动态地提升电压信号”包含实时提升该电压信号或接近实时的至少一者。
图4例示依据此处的实施例的电压曲线的图形绘示，该电压曲线显示集成电路的特征上的增加负载所导致的电压下降的回复。在正常负载期间，该集成电路120的特别位置处的电压位准可为正常电压位准(Vnom)。然而，电路特征可经验到较大负载，其可造成该集成电路120的该特别位置处的该电压经验IR下降。然而，使用此处的实施例的该电压补偿电路，可自动实施该电压Vnom的动态回复。在回复该电压(Vnom)的延迟(Tdelay)与该电压补偿网络的回授循环反应时间有关。
现在转至图5，例示依据此处的实施例的具有耦接至动态补偿模块的集成电路的器件的格式化绘式。第一晶粒510可包含集成电路520和动态补偿电路。该集成电路520是绘示成3D器件，然而，此处所描述的概念也适用于2D器件。
该集成电路520可包含第一部分，其可为包含第一特征532、第二特征534、第三特征536至第N特征538(统称为“530”)的堆栈的晶粒网络。在一些案例中，这些特征530可形成在个别的BEOL层上，其形成在基本基板上。该第N特征538可连接至该第二特征536。在一个实施例中，该第N特征538可为3D特征的部件，该部件涵盖在该集成电路520的第二部分中，该第二部分包含硅层542(例如，二氧化硅层)及544(例如，体硅层(bulk silicon layer))。在一个范例中，该第N特征538为硅穿孔(TSV)。该第N特征538可耦接至负载550，其可作用为至3D堆栈的顶部晶粒/次晶粒的电压供应器，例如微柱供应电压560。如上所示，此处的概念可应用至2D电路，其中，该第二特征534耦接至第N特征538，也就是，例如，晶体管。
该集成电路520可封装在例如基于陶瓷的材料中，并且固定有多个插脚。至少两个插脚可分别指定为电压信号和接地。电压供应器540可提供该电压信号至电源插脚550。该插脚可为不同型式，例如，穿孔插脚或表面安装插脚，例如，球格数组插脚或其它形状的插脚。
在许多案例中，靠近该电压供应器540及该电源插脚550的该第一特征532的该电压位准是实质相同于该电压供应器540的电压。然而，由于该集成电路520的不同层中的该IR下降，该第二特征534的该电压位准可能实质上较低。此外，该第N特征538所经验的负载可造成该第N特征538的电压的下降。因此，相较于该电源插脚550的该电压位准，该第N特征538可经验显着的电压下降。当第二特征136所形成的顶层经验较大的负载(例如，CPU计算应用，例如，图形应用、游戏应用等)时，该电压的下降会更明显。在一个实施例中，耦接至该第N特征538的该第二特征534是在BEOL堆栈的第一金属层(M1)或第一通孔层(V0)。在一个实施例中，该第一特征332可为上金属层，例如，G2层。
该动态补偿模块570可感测并监视该集成电路520的电压，以及实施动态电压补偿程序，以在该第N特征538维持希望的电压。此希望电压可基于预定的电压接受范围。在一个实施例中，该动态补偿模块570可使用该第一特征532的该电压(Vref584)，该第一特征532耦接至该插脚540，作为决定电压下降量的参考电压。该动态补偿模块570可在该集成电路520的预定位置，例如，在该第N特征538，监视电压(Vmonitor582)。当该动态补偿模块570侦测该第N特征538(Vmonitor582)的电压是低于该参考电压(Vref584)达第一预定值时，实施该Vmonitor582上的该电压位准的补偿，以将Vmonitor582的该电压位准带回至第二预定值(例如，该参考电压(Vref584))。该动态补偿模块570的组件可确保Vmonitor线582上的该电压位准的补偿是在预定时间延迟内(例如，见图4的Tdelay)作成。该动态补偿模块570的更详细绘示提供在图6及伴随的下文描述。
此外，在一个实施例中，该动态补偿模块570可予以形成，使得其为相同晶粒(第一晶粒510)的部件，该集成电路520是形成在该第一晶粒510上。此外，在一个实施例中，该集成电路520及该动态电压补偿电路是形成在单一器件封装件或芯片中。此允许产生较小占晶面积和较低高度的器件500。
现在转至图6，例示依据此处的实施例的图5的该动态补偿模块的格式化方块图式绘示。在一个实施例中，该动态补偿模块570包含动态IR下降传感器610。该动态IR下降传感器可包含比较器单元612和工作周期调整单元614。在一个实施例中，该比较器单元612为高速比较器器件。该比较器单元612可包含多个比较器，其可将Vref584与Vmonitor582相比较，以决定它是否高于或低于所希望的。该比较器单元612中的比较器可予以配置，使其为“高”比较结果、或“低”比较结果，提供数字输出(也就是，指示电压是否高于或低于参考电压的数字信号)。举例来说，Vref584和Vmonitor582可提供给两个比较器，其中，该比较器单元612依据该比较证实“高”信号或“低”信号。
该比较器单元612的该输出是提供至该工作周期调整单元614。当该比较器单元612的该输出指示该电压差不为零时，该动态补偿模块570实施电压调整。此外，该工作周期调整单元614可决定Vmonitor线582上的该电压信号的工作周期。该工作周期调整单元614调整该工作周期，以响应依据该比较器单元612的该输出的数字计数，详见下文。
来自该工作周期调整单元614的该输出提供至降压转换器620(例如，微降压转换器(micro-buck converter))。该降压转换器620可调整该Vmonitor线582的该电压位准，以补偿该第N特征538所经验的该IR下降。在一个实施例中，该降压转换器620可接收来自备用电源供应单元630的电源，例如，微降压供应电压单元。当感测到该Vmonitor线582减少第一预定位准量时，该动态补偿模块570将该Vmonitor线582的电压升压至第二预定位准(例如，Vref584)。
现在转至图7，例示依据此处的实施例的该动态补偿模块570的格式化电路呈现的格式化绘示。该动态IR下降传感器610包含稳定单元725，其耦接至该比较器单元612的该输出。在一些实施例中，在闩锁比较器中，如果该比较器花较多时间切换至有效输出状态及预定间隔，则稳定问题可能发生。在一些案例中，寄生回授也会影响电路稳定性。该稳定单元725可减少由该比较器单元612的操作所造成的不稳定性。
该动态IR下降传感器610也可包含数字计数器720。该数位计数器720可维持来自该比较器单元612的上/下(或高/低)输出信号的计数。该动态IR下降传感器610也可包含工作周期控制单元710。该工作周期控制单元710可由来自频率单元705的频率信号驱动。该频率信号通过多个缓冲器716和个别的AND栅714予以周期化。该AND栅714的输出提供至动态IR下降传感器610中的多任务器(MUX)712。用于该多任务器712的选择信号是来自该数字计数器720的输出。以这种方式，可避免需要习知的脉宽调变器，也就是，通过利用该工作周期控制单元710和该数字计数器720。因此，通过使用此处的实施例的该工作周期控制单元710和该数字计数器720，可节省显着的空间，并且当实作此处的实施例的动态电压补偿装置时，可减少可观的电源消耗。
来自该工作周期控制单元710(来自该MUX 712)的该输出是提供至该降压转换器620。更特别地，来自该MUX 712的该输出是提供至该降压转换器620的驱动器电路730。来自该驱动器电路730的该输出是提供至缓冲器732，如图7中所示范的。来自该缓冲器732的该输出是耦接至指示器734，其输出是耦接至电容器736。该指示器734可为芯片上(on-chip)或封装件等级(package-level)指示器。
由该动态补偿模块570所经验的负载，例如，TSV结构，是并联于该电容器736，连接至该降压转换器620的输出。该降压转换器620的该输出回授回至该比较器单元612。以这种方式，如果该参考电压Vreference线584与该Vmonitor线582之间的差异不为零，则该降压转换器620的该输出是用来升压该Vmonitor线582上的电压。因此，该电路570是用来将该第N特征538上的电压，维持在该第一特征532上所发现的供应电压的预定边限范围内。以这种方式，该集成电路520内的该IR下降被动态地补偿，以维持预定边限范围内的电压位准遍及该集成电路520。
现在转至图8，例示依据此处的实施例的方法的格式化流程呈现，该方法用来实施动态电压补偿。该动态电压补偿单元570接收参考电压(在810)。该参考电压可为传送至集成电路封装件的电源插脚的供应电压，该集成电路封装件可耦接至BEOL层上的特征。动态IR电压下降感测步骤可予以实施(在820)。可监视该集成电路内的一个或多个位置。举例来说，可动态地监视BEOL堆栈中的M1层上的结构，，以侦测相较于该参考电压的电压下降。
可作出该动态地感测的IR电压下降是否高于预定临限的决定(在830)。可实施比较器功能，以作出此决定。举例来说，在由该集成电路所经验的增加负载的时间期间中，可侦测增加的IR下降。如果该IR电压下降并没有高于该预定临限，则没有实施电压补偿(在840)。然而，如果IR电压下降是高于该预定临限，则决定IR电压下降量，并且此信息是提供至降压转换器(在850)。可使用工作周期控制器控制被监视的该电压的升压的时机。此外，可使用备用电压源以提供实施电压步骤所需的电源，以将该监视的电压带上至预定边限(例如，该参考电压)。依据该IR电压下降量，可实施动态回授电压升压(在860)。以这种方式，可实施集成电路的一个或多个选择部分的动态电压补偿。此处所提供的电压补偿可实施在2D和3D器件中，并且可实现TSV下降的进一步减少。
现在转至图9，例示依据此处的实施例的用来制造包含动态补偿模块的集成电路的半导体器件处理系统。图9的该系统可包含半导体器件处理系统910和设计单元940。该半导体器件处理系统910可依据由该设计单元940所提供的一个或多个设计制造集成电路器件。
该半导体器件处理系统910可包含各种处理站，例如，蚀刻程序站、照像平版印刷程序站、CMP程序站等。由该处理系统910所实施的一个或多个处理步骤可由该处理控制器920控制。该处理控制器920可为工作站计算机、桌面计算机、平板计算机、或任何其它类型的计算器件，其包含一个或多个软件产品，其可控制程序、接收程序回授、接收测试结果数据、实施学习周期、实施程序调整等。
该半导体器件处理系统910可在媒介(例如，硅晶圆)上产生集成电路。该器件处理系统910可依据由该集成电路设计单元940所提供的该电路设计产生集成电路。该集成电路可包含上述的动态补偿电路。此外，该集成电路可予以制造，使得实施该集成电路的核心功能的各种电路也能在相同晶粒上生产。
该处理系统910可在传送机制950(例如，传送系统)上提供处理的集成电路/器件915。在一些实施例中，该传送系统可为精密的清洁室传送系统，其可传送半导体晶圆。在一个实施例中，该半导体器件处理系统910可包含多个处理步骤，例如，第一处理步骤、第二处理步骤等，如上所描述的。
在一些实施例中，标注“915”的项目可代表个别晶圆，并且在其它实施例中，该项目915可代表一群半导体晶圆，例如，一“批”半导体晶圆。该集成电路或器件915可为晶体管、电容器、电阻器、内存胞元、处理器、及/或类似者。在一个实施例中，该器件915为晶体管，而该介电层是该晶体管的栅极绝缘层。
该系统900的该集成电路设计单元940可提供电路设计，其可由该半导体处理系统910制造。该设计单元940可接收与该功能性胞元利用相关的数据、以及设计该集成电路的设计规格。
在其它实施例中，该集成电路设计单元940可在该集成电路的一个或多个位置上实施IR电压下降的自动决定。这些电压下降可用来实施该IR电压下降的补偿。举例来说，一旦该集成电路设计单元940的设计者或用户使用图形用户接口产生设计，以与该集成电路设计单元940沟通，该单元940便可实施该设计的自动修改。在其它实施例中，该集成电路设计单元940可自动产生胞元中的金属形成的一个或多个补偿特征、或从数据库取得关于该补偿参数的数据。
该系统900可实施涉及不同技术的不同产品的分析和制造。举例来说，该系统900可设计和产生数据，用于制造CMOS技术、快闪技术、BiCMOS技术的器件、电源器件、内存器件(例如，DRAM器件)、NAND内存器件、及/或各种其它的半导体技术。
虽然在一些范例中，此处的电路为了一致起见，是通过NMOS器件加以描述，但本领域的熟习技术者应体会到，此处所描述的概念可应用至PMOS器件，并且仍然在此处的实施例的范围内。
该系统900可制造和测试各种装置，包含具有涉及不同技术的主动和非主动栅的晶体管。举例来说，该系统900可提供关于CMOS技术、快闪技术、BiCMOS技术的器件、电源器件、内存器件(例如，DRAM器件)、NAND内存器件、及/或各种其它的半导体技术的制造和测试产品。
以上所描述的方法由指令所管理，该指令可储存在非瞬时计算机可读取储存媒介中，并且可由例如计算器件中的处理器执行。此处所描述的每一个操作(例如，图7和8)均可对应于储存在非瞬时计算机内存或计算机可读取储存媒介中的指令。
在不同的实施例中，该非瞬时计算机可读取储存媒介包含磁性或光学碟储存器件、固态储存器件(例如，闪存)、或其它非挥发性内存器件或器件。储存在该非瞬时计算机可读取储存媒介中的计算机可读取指令可为源码、汇编语言码、目标码、或其它指令格式，其可由一个或多个处理器解译及/或执行。
以上所披露的特别实施例只是例示，因为本发明可以不同但等效的方式加以修改和实践，对于具有此处教示的利益的本领域的熟习技术者是明显的。举例来说，以上所提出的程序步骤可以不同的顺序实施。此外，不打算限制在此处所显示的设计或建构的细节，除了以上权利要求中所描述的。因此，以上所描述的特别实施例可加以变化或修改，并且所有这种变化均认为是在本发明的范围和精神内。因此，此处所寻求的保护是提出在以上的权利要求内。

Claims (17)

1.一种用在半导体晶圆中电压补偿的方法，包含：
侦测集成电路的第一层上的第一电压；
监视该集成电路的第二层上的第二电压；
通过比较器电路，决定该第二电压是否低于该第一电压达预定边限；
通过上下数字计数器，基于至少部分由该比较器电路提供的多个下输出信号以提供计数输出信号；以及
实施该第二电压的回授调整，以响应决定该第二电压是低于该第一电压达该预定边限；其中，该回授调整包含通过降压转换器实施该第二电压的升压。
2.如权利要求1所述的方法，还包含实施来自该比较器的多个输出的数字计数，以实施该第二电压的工作周期控制。
3.如权利要求1所述的方法，其中，监视该集成电路的第二层上的第二电压包含依据该集成电路的该第二层所经验的负载的增加，监视该第二电压信号的电流-电阻(IR)电压下降量。
4.如权利要求1所述的方法，其中，监视该集成电路的第二层上的第二电压包含监视在硅穿孔(TSV)的IR电压下降。
5.如权利要求1所述的方法，其中，实施该第二电压的回授调整包含使用微降压转换器和备用电压供应器，以补偿该第二电压。
6.如权利要求1所述的方法，其中，侦测集成电路的该第一层上的第一电压包含侦测该集成电路的输入插脚的参考电压。
7.如权利要求1所述的方法，其中，实施该第二电压的该回授调整包含与该集成电路的IR耗损成比例地增加该第二电压值。
8.一种用在半导体晶圆中电压补偿的装置，包含：
集成电路，包含第一层上的第一特征和第二层上的第二特征；以及
电压补偿电路，操作地耦接至该集成电路，该电压补偿电路调适以：
接收来自该第一特征的第一电压信号；
监视来自该第二特征的第二电压信号，其中，该第二电压信号指示该集成电路内的电流电阻(IR)电压下降；
决定该第二电压信号是否低于该第一电压信号达预定值；以及
提供电压升压，以增加该第二电压信号的电压位准，以响应决定该第二电压信号是低于该第一电压信号达该预定值，
其中，该电压补偿电路包含：
比较器电路，可依据该第一电压信号和该第二电压信号的比较提供输出；
上下数字计数器，基于来自该比较器电路的该输出的多个上输出信号和多个下输出信号，以提供计数输出信号；
工作周期调整单元，可依据该计数输出信号，提供该电压升压的工作周期；以及
降压转换器，调适以依据来自该工作周期调整单元的该工作周期提供该电压升压，该电压升压是依据来自第二电压源的信号。
9.如权利要求8所述的装置，其中，该集成电路在该第一层与该第二层之间包含至少一个后段制程(BEOL)层。
10.如权利要求8所述的装置，还包含插脚，操作地耦接至该第一特征，其中，该插脚耦接至第一电压供应器。
11.如权利要求8所述的装置，其中，该集成电路包含第三特征，操作地耦接至该第二特征，其中，该第三特征被半导体层围绕。
12.如权利要求11所述的装置，其中，该第三特征是操作地耦接至负载的硅穿孔(TSV)或操作地耦接至该负载的晶体管的一者。
13.如权利要求12所述的装置，其中，该电压补偿电路可依据该IR下降或该负载的负载值的改变的至少一者，动态地调整该第二电压位准。
14.如权利要求8所述的装置，其中，该工作周期调整单元可依据数字频率提供该工作周期。
15.如权利要求8所述的装置，其中：
该电压补偿电路还包含上下数字计数器，以依据来自该比较器电路的该输出的上输出信号和下输出信号的数目提供计数输出信号；
该工作周期调整单元包含：
多个缓冲器-NAND栅对，以产生数字频率信号；
多任务器，调适以接收来自该多个缓冲器-NAND栅对的多个输出信号，其中，可选择来自该多个缓冲器-NAND栅对的该多个输出信号的一者的选择输入信号是依据来自该计数输出信号的该输出；
以及
该降压转换器包含：
驱动器电路，用来驱动来自该多任务器的该输出；
缓冲器，用来驱动来自该驱动器电路的输出；
指示器，耦接至该缓冲器的输出；以及
电容器，耦接至该指示器。
16.一种用在半导体晶圆中电压补偿的系统，包含：
设计单元，调适以：
接收用于集成电路器件的设计，其中，该设计包含电路布局，包含：
集成电路，包含在第一层上的第一特征及第二层上的第二特征；以及
动态电压补偿电路，操作地耦接至该集成电路，该电压补偿电路调适以：
接收来自该第一特征的第一电压信号；
监视来自该第二特征的第二电压信号，其中，该第二电压信号指示该集成电路内的电流电阻(IR)电压下降；
决定该第二电压信号是否低于该第一电压信号达预定值；以及
提供电压升压，以增加该第二电压信号的电压位准，以响应决定该第二电压信号是低于该第一电压信号达该预定值；
其中，该电压补偿电路包含：
比较器电路，可依据该第一电压信号和该第二电压信号的比较提供输出；
上下数字计数器，以依据来自该比较器电路的该输出的多个上输出信号和多个下输出信号提供计数输出信号；
工作周期调整单元，可依据该计数输出信号，提供该电压升压的工作周期；以及
降压转换器，调适以依据来自该工作周期调整单元的该工作周期提供该电压升压，该电压升压是依据来自第二电压源的信号；
半导体器件处理系统，用来依据该电路布局制作集成电路器件；以及
处理控制器，操作地耦接至该半导体器件处理系统，该处理控制器组构以控制该半导体器件处理系统的操作。
17.如权利要求16所述的系统，其中，该集成电路和该动态电压补偿电路是形成在单一晶粒上及单一器件封装件中。
CN201710063570.9A 2016-02-02 2017-02-03 用来在半导体晶圆中电压补偿的方法、装置和系统 Expired - Fee Related CN107065999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/013,956 2016-02-02
US15/013,956 US10069490B2 (en) 2016-02-02 2016-02-02 Method, apparatus and system for voltage compensation in a semiconductor wafer

Publications (2)

Publication Number Publication Date
CN107065999A CN107065999A (zh) 2017-08-18
CN107065999B true CN107065999B (zh) 2018-12-21

Family

ID=59387723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710063570.9A Expired - Fee Related CN107065999B (zh) 2016-02-02 2017-02-03 用来在半导体晶圆中电压补偿的方法、装置和系统

Country Status (3)

Country Link
US (1) US10069490B2 (zh)
CN (1) CN107065999B (zh)
TW (1) TWI637252B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046467A1 (en) * 2003-08-29 2005-03-03 Kiyoshi Kase Circuit voltage regulation
US20060170402A1 (en) * 2005-01-31 2006-08-03 Jaideep Banerjee Voltage regulator having improved IR drop
US20070001739A1 (en) * 2005-06-30 2007-01-04 Boerstler David W System and method automatically selecting intermediate power supply voltages for intermediate level shifters
US7548047B1 (en) * 2005-05-03 2009-06-16 Marvell International Ltd. Pulse width modulated buck voltage regulator with stable feedback control loop
US20110121811A1 (en) * 2009-11-23 2011-05-26 International Business Machines Corporation Power delivery in a heterogeneous 3-d stacked apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087266A (en) * 1997-06-27 2000-07-11 Lam Research Corporation Methods and apparatus for improving microloading while etching a substrate
TWI320666B (en) * 2002-04-12 2010-02-11 Interdigital Tech Corp An access burst detector for use in a node b/base station

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046467A1 (en) * 2003-08-29 2005-03-03 Kiyoshi Kase Circuit voltage regulation
US20060170402A1 (en) * 2005-01-31 2006-08-03 Jaideep Banerjee Voltage regulator having improved IR drop
US7548047B1 (en) * 2005-05-03 2009-06-16 Marvell International Ltd. Pulse width modulated buck voltage regulator with stable feedback control loop
US20070001739A1 (en) * 2005-06-30 2007-01-04 Boerstler David W System and method automatically selecting intermediate power supply voltages for intermediate level shifters
US20110121811A1 (en) * 2009-11-23 2011-05-26 International Business Machines Corporation Power delivery in a heterogeneous 3-d stacked apparatus

Also Published As

Publication number Publication date
TW201734692A (zh) 2017-10-01
US10069490B2 (en) 2018-09-04
TWI637252B (zh) 2018-10-01
CN107065999A (zh) 2017-08-18
US20170222634A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
US10673335B2 (en) Reconfigurable power regulator
CN102640274B (zh) 电子装置和系统及用于制造和使用该电子装置和系统的方法
TW488063B (en) Semiconductor integrated circuit
CN103972224B (zh) 具有有源内插器的集成电路封装
US8473762B2 (en) Power delivery in a heterogeneous 3-D stacked apparatus
CN204046423U (zh) 芯片和多相电压调节器
CN106934090B (zh) 时脉树架构、集成电路及其布局方法
KR102013607B1 (ko) 반도체 장치 및 그것의 바디 바이어스 방법
US7868606B2 (en) Process variation on-chip sensor
US20080088356A1 (en) Semiconductor integrated circuit device
US7222320B2 (en) Layout method of decoupling capacitors
US8995204B2 (en) Circuit devices and methods having adjustable transistor body bias
JP2008182004A (ja) 半導体集積回路
CN103529886B (zh) 调压电路
US20140368224A1 (en) Test circuit and method for semiconductor device
US9791873B2 (en) Semiconductor integrated circuit device and method of regulating output voltage thereof
CN103247333B (zh) 低泄漏电路、装置和技术
US8053819B2 (en) Three-dimensional cascaded power distribution in a semiconductor device
Jun et al. A near-threshold voltage oriented digital cell library for high-energy efficiency and optimized performance in 65nm CMOS process
CN107463724A (zh) 用于设计和制造半导体器件的方法以及相应的半导体器件
US20120146672A1 (en) Performance monitor with memory ring oscillator
CN107065999B (zh) 用来在半导体晶圆中电压补偿的方法、装置和系统
US8970289B1 (en) Circuits and devices for generating bi-directional body bias voltages, and methods therefor
CN101187819A (zh) 调节电路中阈值电压的结构和方法
US10379600B2 (en) Method of modifying a power mesh

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201013

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: Kawam International Inc.

Effective date of registration: 20201013

Address after: Greater Cayman Islands, British Cayman Islands

Patentee after: Kawam International Inc.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20201013

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181221

Termination date: 20210203