CN107045891A - 非易失性存储器装置及其操作方法 - Google Patents

非易失性存储器装置及其操作方法 Download PDF

Info

Publication number
CN107045891A
CN107045891A CN201610944976.3A CN201610944976A CN107045891A CN 107045891 A CN107045891 A CN 107045891A CN 201610944976 A CN201610944976 A CN 201610944976A CN 107045891 A CN107045891 A CN 107045891A
Authority
CN
China
Prior art keywords
read command
read
recovery
order
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610944976.3A
Other languages
English (en)
Other versions
CN107045891B (zh
Inventor
尹铉竣
任载禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107045891A publication Critical patent/CN107045891A/zh
Application granted granted Critical
Publication of CN107045891B publication Critical patent/CN107045891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明提供了一种操作非易失性存储器装置的方法，所述方法包括：接收第一读命令；响应于第一读命令执行第一读出操作；以及接收第二读命令。所述方法还包括：当在完成第一读出操作之前接收到第二读命令时，在不执行恢复操作的情况下完成对应于第一读命令的存储器操作；以及响应于第二读命令执行第二读出操作。

Description

非易失性存储器装置及其操作方法
相关申请的交叉引用
本申请要求于2015年11月4日在韩国知识产权局提交的韩国专利申请No.10-2015-0154771的优先权，其公开以引用方式全文并入本文中。
技术领域
本发明构思的示例性实施例涉及一种非易失性存储器装置，并且更具体地说，涉及一种用于改进恢复操作的非易失性存储器装置，以及一种操作该非易失性存储器装置的方法。
背景技术
现在，非易失性存储器装置广泛用于现代电子装置中。例如，闪速存储器系统广泛用于通用串行总线(USB)驱动器、数码相机、移动电话、智能电话、平板个人计算机(PC)、存储卡和固态硬盘/驱动器(SSD)中。当执行写操作、读操作等时，可期望诸如非易失性存储器装置的存储器系统提高其容量和存储器操作速度。
在非易失性存储器系统的存储器操作中，在执行读操作、写操作等之前，可在各种线路上执行设置周期。另外，在执行读操作、写操作等之后，可在各种线路上执行恢复周期，作为初始化操作。然而，上述设置周期或者恢复周期的使用会增加存储器的整个操作使用的时间量，并且也会增加其功耗。
发明内容
提供的本发明构思的一个或多个示例性实施例包括一种非易失性存储器装置及其操作方法，所述非易失性存储器装置能够减少存储器操作所用的时间，并且还降低功耗。
根据本发明构思的示例性实施例，一种操作非易失性存储器装置的方法包括：接收第一读命令；响应于第一读命令执行第一读出操作；以及接收第二读命令。所述方法还包括：当在完成第一读出操作之前接收到第二读命令时，在不执行恢复操作的情况下完成对应于第一读命令的存储器操作；以及响应于第二读命令执行第二读出操作。
根据本发明构思的示例性实施例，所述操作非易失性存储器装置的方法包括：响应于接收第一命令和第一地址执行第一存储器操作；以及接收第二命令和第二地址。所述方法还包括：确定接收第二命令所花费的时间量；以及根据接收第二命令所花费的时间量选择性地删除包括在第一存储器操作中的恢复周期。
根据本发明构思的示例性实施例，一种操作非易失性存储器装置的方法包括：接收第一读命令；响应于第一读命令执行第一读出操作；以及接收第二命令。所述方法还包括：确定第二命令是否是第二读命令；当第二命令不是第二读命令时，执行对应于第一读命令的第一存储器操作中的恢复操作。所述方法还包括：当第二命令是第二读命令时，并且当在完成第一读出操作之前接收到第二读命令时，跳过对应于第一读命令的第一存储器操作中的恢复操作；以及响应于第二读命令执行第二读出操作。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它特征将变得更加清楚，其中：
图1是示出根据本发明构思的示例性实施例的存储器系统的框图；
图2是示出根据本发明构思的示例性实施例的图1所示的存储器装置的示例实施的框图；
图3是示出根据本发明构思的示例性实施例的作为图2所示的多个块之一的第一块的等效电路的电路图；
图4是示出根据本发明构思的示例性实施例的作为图2所示的多个块之一的第一块的示例实施的透视图；
图5是示出根据本发明构思的示例性实施例的在图2所示的存储器装置中示出的恢复控制器的示例实施的框图；
图6和图7是示出包括在根据读命令的存储器操作中的各种周期的示例的示图；
图8和图9是用于描述根据本发明构思的示例性实施例的操作存储器装置的方法的流程图；
图10是示出根据本发明构思的示例性实施例的各种跳过恢复操作的示例的表；
图11和图12是示出根据本发明构思的示例性实施例的存储器装置的各种操作周期的时序图；
图13是示出根据本发明构思的示例性实施例的存储器装置的示例操作的波形图；
图14是示出根据本发明构思的示例性实施例的包括在存储器装置中的控制逻辑的示例实施的框图；
图15和图16是示出根据本发明构思的示例性实施例的图14所示的存储器装置的恢复操作的示例的框图；
图17是示出根据本发明构思的示例性实施例的图14所示的存储器装置的示例操作的流程图；
图18是示出其中本发明构思的示例性实施例应用于包括多级单元的存储器装置的示例的示图；
图19是示出根据本发明构思的示例性实施例的存储器装置的示例操作的流程图；
图20是示出根据本发明构思的示例性实施例的包括在存储器操作中的各种周期的示例的示图；
图21是示出其中根据本发明构思的示例性实施例的存储器系统应用于存储卡系统的示例的框图；以及
图22是示出其中根据本发明构思的示例性实施例的存储器装置应用于固态硬盘/驱动器（SSD）系统的示例的框图。
具体实施方式
将参照附图详细描述本发明构思的示例性实施例。
图1是示出根据本发明构思的示例性实施例的存储器系统的框图。存储器系统10可包括存储器装置100和存储器控制器200。在本发明构思的示例性实施例中，存储器装置100可为以非易失性方式存储数据的非易失性存储器装置。例如，存储器装置100可为包括闪速存储器单元的闪速存储器装置。可替换地，存储器装置100可为诸如电阻式随机存取存储器(ReRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PRAM)等的存储器装置。当描述本发明构思的示例性实施例时，可假设存储器装置100是包括NAND闪速存储器单元或NOR闪速存储器单元的闪速存储器装置。
存储器控制器200可控制存储器装置100响应于来自主机HOST的写/读请求而读取存储在存储器装置100中的数据或将数据写入存储器装置100中。例如，存储器控制器200可通过向存储器装置100提供命令CMD、地址ADD和控制信号CTRL来控制对存储器装置100的编程(或者写)操作、读操作和擦除操作。此外，可在存储器控制器200与存储器装置100之间收发将要写入的数据DATA和将要读取的数据DATA。
存储器控制器200可利用各种标准接口与外部主机HOST通信。例如，存储器控制器200可包括主机接口，并且主机接口可提供主机与存储器控制器200之间的各种标准接口。标准接口可包括各种接口方法，例如，高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行连接的SCSI(SAS)、外围组件互连(PCI)、快速PCI(PCI-E)、电机电子工程师学会(IEEE)1394、通用串行总线(USB)、安全数字(SD)卡接口、多媒体卡(MMC)接口、嵌入式多媒体卡(eMMC)接口、通用闪存(UFS)装置接口、紧凑式闪存(CF)卡接口等。
根据本发明构思的示例性实施例，一种存储器单元阵列110包括所述闪速存储器单元。当存储器单元阵列110包括闪速存储器单元时，存储器单元阵列110可包括多个NAND串，并且每个NAND串可包括连接至竖直地堆叠在衬底上的多条字线中的每一条的各存储器单元。在本发明构思的示例性实施例中，存储器单元阵列110可为三维(3D)存储器阵列。在本发明构思的实施例中，提供了一种三维(3D)存储器阵列。3D存储器阵列以单片方式形成在存储器单元的阵列的一个或多个物理层中，所述存储器单元的阵列具有布置在硅衬底上的有源区域以及与这些存储器单元的操作相关联的位于这种衬底上或这种衬底中的电路。术语“单片的”意指阵列的各个水平高度的层直接沉积在阵列的各个下方水平高度的层上。
在本发明构思的实施例中，3D存储器阵列包括竖直地取向以使得至少一个存储器单元位于另一存储器单元上方的竖直NAND串。所述至少一个存储器单元可包括电荷俘获层。
以引用方式并入本文的以下专利文献描述了用于三维存储器阵列的合适构造，其中三维存储器阵列被构造为多个层，所述层之间共享字线和/或位线：美国专利No.7,679,133；No.8,553,466；No.8,654,587；No.8,559,235；和美国专利公开No.2011/0233648；No.2012/0051138；和No.2011/0204420。
控制逻辑120可控制存储器装置100的全部操作。例如，可控制存储器装置100以执行与从存储器控制器200提供的命令CMD相对应的存储器操作。作为一个示例，控制逻辑120可响应于控制信号CTRL产生用于存储器装置100中的各种控制信号。根据本发明构思的示例性实施例，当执行诸如读操作的存储器操作时，控制逻辑120可控制提供至字线和位线的电压电平。
诸如写操作和读操作等的存储器操作中的每一个可包括操作的一个或多个周期。例如，当通过主机HOST从存储器控制器200请求读操作时，控制逻辑120可控制存储器装置100内部的各种功能块，以执行包括设置周期、读出周期、恢复周期和转储周期的存储器操作。例如，在设置周期中，可产生字线的电压电平，并且可将产生的电压电平提供至已选择的字线和未选择的字线。此外，在读出周期中，可根据存储在存储器单元中的数据而使预充至预定电压电平的位线的电压逐渐变化。在恢复周期中，可执行针对字线和/或位线的恢复操作，并且在转储周期中，可将通过读出操作读取的存储在页缓冲器中的数据转移至输入和输出缓冲器。
根据本发明构思的示例性实施例，控制逻辑120可包括恢复控制器121。恢复控制器121可在包括在存储器操作中的恢复周期内控制存储器装置100的字线和/或位线上的恢复操作。
此外，存储器控制器200和存储器装置100可收发各种请求信号和信息信号。例如，当数据DATA在转储周期中从页缓冲器转移至输入和输出缓冲器时，存储器装置100可根据从存储器控制器200传输的数据请求信号/RE将存储在输入和输出缓冲器中的数据DATA提供至存储器控制器200。
存储器装置100可向存储器控制器200提供代表内部操作状态的准备就绪/忙碌信号RnB。在示例性实施例中，当完成读出周期或者完成转储周期时，准备就绪/忙碌信号RnB可转变为逻辑高H。此外，当准备就绪/忙碌信号RnB处于逻辑高H时，存储器控制器200可向存储器装置100提供命令CMD。可替换地，当从存储器控制器200提供命令CMD时，准备就绪/忙碌信号RnB可转变为逻辑低L，并且当准备就绪/忙碌信号RnB处于逻辑低L时，存储器装置100可执行诸如读出周期等的内部存储器操作。
根据本发明构思的示例性实施例，控制逻辑120可利用从存储器控制器200传输的命令CMD和/或地址ADD执行各种确定操作，并且根据确定结果选择性地删除存储器操作中的恢复周期。例如，当确定了由命令CMD指示的存储器操作，并且连续地接收到代表相同存储器操作的命令CMD时，可从存储器操作中删除恢复周期。当随着接收到第一读命令执行对应于第一读命令的读出操作，同时接收到相同类型的命令(例如，第二读命令)时，可从对应于第一读命令的存储器操作中删除恢复周期。
此外，根据本发明构思的示例性实施例，可进一步利用通过确定与命令CMD一起提供的地址ADD而获得的结果来确定是否删除恢复周期。例如，即使连续地接收到读命令时，也可利用通过确定地址ADD获得的结果来确定是否删除恢复周期。在随着接收到第一读命令和第一地址而执行对应于第一读命令的读出操作的同时，可接收第二读命令和第二地址。在这种情况下，可对第一地址与第二地址进行比较，并且可根据比较结果确定是否从对应于第一读命令的存储器操作删除恢复周期。例如，当第一地址和第二地址彼此不同时，可在读出周期之后执行恢复操作，而不用从对应于第一读命令的存储器操作删除恢复周期。
由于不用每当执行存储器操作时都执行恢复操作，因此上述根据本发明构思的示例性实施例的存储器系统10可减少存储器操作所用的时间。因此，可减少存储器操作的等待时间。此外，由于不用通过恢复操作将各种线改变为初始化状态，因此可降低功耗。
存储器装置100和存储器控制器200可集成为一个半导体装置。例如，存储器装置100和存储器控制器200可集成为一个半导体装置，并且可形成存储卡。例如，存储器装置100和存储器控制器200可集成为一个半导体装置，并且可形成个人计算机存储卡国际联合会(PCMCIA)、紧凑式闪存(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro)、安全数字(SD、miniSD、microSD)卡、通用闪存(UFS)等。作为另一示例，存储器装置100和存储器控制器200可集成为一个半导体装置，并且可形成固态硬盘/驱动器(SSD)。
图2是示出根据本发明构思的示例性实施例的图1所示的存储器装置的示例实施的框图。
参照图2，存储器装置100可包括存储器单元阵列110、控制逻辑120、电压产生器130、行解码器140、页缓冲器150以及输入和输出缓冲器160。此外，控制逻辑120可包括恢复控制器121。存储器装置100还可包括诸如输入和输出接口等的分别与各个存储器操作相关的各种功能块。
存储器单元阵列110可包括多个存储器单元。所述多个存储器单元可连接至字线WL、串选择线SSL、地选择线GSL和位线BL。例如，存储器单元阵列110可通过字线WL、串选择线SSL和地选择线GSL连接至行解码器140。另外，存储器单元阵列110可通过位线BL连接至页缓冲器150。
存储器单元阵列110可包括多个块BLK1至BLKz。各块可具有二维结构(例如，平面结构)或三维结构(例如，竖直结构)。可通过行解码器140选择块BLK1至块BLKz。例如，行解码器140可在块BLK1至块BLKz之中选择对应于块地址的块。存储器单元阵列110可包括：包括单级单元的单级单元块、包括多级单元的多级单元块和包括三级单元的三级单元块中的至少一个。作为一个示例，包括在存储器单元阵列110中的所述多个块BLK1至BLKz中的一些可为单级单元块，其余块可为多级单元块或者三级单元块。
控制逻辑120可基于从存储器控制器200传输的命令CMD、地址ADD和控制信号CTRL，将数据写入存储器单元阵列110中、从存储器单元阵列110读取数据或者输出用于擦除存储在存储器单元阵列110中的数据的各种内部控制信号。
此外，控制逻辑120可将各种内部控制信号输出至电压产生器130、行解码器140、页缓冲器150以及输入和输出缓冲器160。例如，控制逻辑120可向电压产生器130提供电压控制信号CTRL_vol。电压产生器130可包括一个或多个泵131，并且基于电压控制信号CTRL_vol根据泵送操作产生具有各种电平的电压。
控制逻辑120可向行解码器140提供行地址X-ADD，并向页缓冲器150提供列地址Y-ADD。此外，当在页缓冲器150中存储根据读出操作(或者，读操作)读取的数据时，页缓冲器150的数据可响应于由控制逻辑120发送的转储控制信号Ctrl_Dump而转移至输入和输出缓冲器160。此外，可响应于从控制逻辑120传输的输出使能信号Out_EN向存储器装置100以外的装置(例如，存储器控制器)提供存储在输入和输出缓冲器160中的数据。
控制逻辑120可输出代表存储器装置100的状态的准备就绪/忙碌信号RnB，接收请求输出所读取的数据的数据请求信号/RE，以及响应于数据请求信号/RE激活输出使能信号Out_EN。此外，控制逻辑120可根据上述实施例利用命令CMD和/或地址ADD执行各种确定操作，并且恢复控制器121可根据确定结果选择性地执行恢复操作。
图3是示出根据本发明构思的示例性实施例的作为图2所示的多个块之一的第一块BLK1的等效电路的电路图。
参照图3，第一块BLK1可为具有竖直结构的NAND闪速存储器。图2所示的块BLK1至块BLKz中的每一个可实现为图3所示的等效电路。第一块BLK1可包括多个NAND串NS11至NS33、多条字线WL1至WL8、多条位线BL1至BL3、多条地选择线GSL1至GSL3、多条串选择线SSL1至SSL3以及共源极线CSL。这里，NAND串的数量、字线的数量、位线的数量、地选择线的数量以及串选择线的数量可根据本发明构思的示例性实施例不同地改变。
NAND串NS11、NS21和NS31可设置在第一位线BL1与共源极线CSL之间。另外，NAND串NS12、NS22和NS32可设置在第二位线BL2与共源极线CSL之间。NAND串NS13、NS23和NS33可设置在第三位线BL3与共源极线CSL之间。每个NAND串(例如，NS11)可包括串联的串选择晶体管SST、多个存储器单元MC1至MC8和地选择晶体管GST。下文中，NAND串可被称作串。
共同连接至一条位线的串可形成一列。例如，共同连接至第一位线BL1的串NS11、NS21和NS31可对应于第一列，共同连接至第二位线BL2的串NS12、NS22和NS32可对应于第二列，共同连接至第三位线BL3的串NS13、NS23和NS33可对应于第三列。
连接至一条串选择线的串可形成一行。例如，连接至第一串选择线SSL1的串NS11、NS12和NS13可对应于第一行，连接至第二串选择线SSL2的串NS21、NS22和NS23可对应于第二行，连接至第三串选择线SSL3的串NS31、NS32和NS33可对应于第三行。
串选择晶体管SST可分别连接至对应的串选择线SSL1至SSL3。所述多个存储器单元MC1至MC8可分别连接至对应的字线WL1至WL8。地选择晶体管GST可分别连接至对应的地选择线GSL1至GSL3。串选择晶体管SST可分别连接至对应的位线BL1至BL3，并且地选择晶体管GST可连接至共源极线CSL。
虽然图3示出了串选择线SSL1至SSL3彼此分离开且地选择线GSL1至GSL3彼此分离开，但是本发明构思的示例性实施例不限于此。例如，在示例性实施例中，串选择线SSL1至SSL3可共同连接，并且地选择线GSL1至GSL3可共同连接。
图4是示出根据本发明构思的示例性实施例的选自图2所示的所述多个块之一的第一块的实施的示例的透视图。
参照图4，可在竖直方向上从衬底SUB形成第一块BLK1。在图4中，第一块BLK1包括两条选择线GSL和SSL、八条字线WL1至WL8和三条位线BL1至BL3。然而，选择线GSL和SSL、字线WL1和WL2以及位线BL1至BL3的数量不限于此。例如，与图4所示的示例性实施例相比，示例性实施例可包括更多或更少的选择线SSL和GSL、字线WL1和WL2以及位线BL1和BL3。
衬底SUB可具有第一导电类型(例如，p型)。另外，可提供其中掺杂有具有第二导电类型(例如，n型)的杂质的共源极线CSL，共源极线CSL可在衬底SUB上在第一方向(例如，Y轴方向)上延伸。可沿着第三方向(例如，在Z轴方向上)按次序设置多个绝缘膜IL，其可在衬底SUB的位于两条邻近的共源极线CSL之间的区上方沿着第一方向延伸。此外，所述多个绝缘膜IL可沿着第三方向彼此间隔开特定距离。例如，所述多个绝缘膜IL可包括诸如二氧化硅的绝缘材料。
沿着第一方向按次序排列并且沿着第三方向穿过所述多个绝缘膜IL的多个柱P可设置在衬底SUB的位于两条邻近的共源极线CSL之间的所述区上。例如，所述多个柱P可通过穿过所述多个绝缘膜IL而与衬底SUB接触。例如，每个柱P的表面层S可包括具有第一类型的硅材料，并且可用作沟道区。每个柱P的内部层I可包括诸如二氧化硅的绝缘材料或者气隙。
可沿着绝缘膜IL、柱P和位于两条邻近的共源极线CSL之间的区中的衬底SUB的暴露的表面设置电荷存储层CS。电荷存储层CS可包括栅极绝缘层、电荷俘获层和阻挡绝缘层。栅极绝缘层在本文中还可被称作隧穿绝缘层。例如，电荷存储层CS可具有氧化物-氮化物-氧化物(ONO)结构。此外，可将诸如选择线GSL和SSL以及字线WL1至WL8的栅电极GE设置在位于所述两条邻近的共源极线CSL之间的区中的电荷存储层CS的暴露的表面上。
可在所述多个柱P上设置漏极或漏极接触部分DR。例如，漏极或漏极接触部分DR可包括硅材料，其中所述硅材料掺有具有第二导电类型的杂质。位线BL1至BL3可布置在漏极接触部分DR上。位线BL1至BL3可在第二方向(例如，X轴方向)上延伸，并且可排列为沿着第一方向彼此间隔开特定距离。
图5是示出根据本发明构思的示例性实施例的在图2所示的存储器装置中所示的恢复控制器的实施的示例的框图。
如图5所示，恢复控制器121可包括命令确定单元121_1、时序确定单元121_2和恢复执行单元121_3。恢复控制器121可基于从存储器控制器传输的命令和/或地址确定是否从存储器操作中删除恢复周期，并且根据确定结果控制恢复操作。
此外，命令确定单元121_1可确定从存储器控制器连续地传输的命令的类型。例如，可在存储器装置中对从存储器控制器传输的命令进行解码，并且命令确定单元121_1可通过接收已解码的命令CMD_dec确定命令的种类。例如，当连续地接收到第一命令和第二命令时，命令确定单元121_1可确定第一命令和第二命令中的每一个是否为读命令。当确定第一命令和第二命令二者均为读命令时，命令确定单元121_1可提供跳过恢复操作的确定结果。
时序确定单元121_2可确定用于接收第二命令的时序。例如，当第一命令对应于读命令时，对应于第一命令的第一存储器操作可包括设置周期、读出周期、恢复周期和转储周期。可在执行对应于第一命令的第一存储器操作的同时接收第二命令，并且时序确定单元121_2可根据代表第二命令的接收时序的时序信息Info_Tim确定在完成第一存储器操作中包括的读出周期之前是否接收到第二命令。当确定在完成第一存储器操作中包括的读出周期之前接收到第二命令时，时序确定单元121_2可提供跳过恢复操作的确定结果。
恢复执行单元121_3可基于命令确定单元121_1和时序确定单元121_2的确定结果从第一存储器操作中删除恢复周期或者可跳过恢复操作。例如，当连续地接收到相同类型的命令(例如，读命令)并且在完成根据当前读命令的读出操作之前接收到下一读命令时，可跳过根据当前读命令的存储器操作中的恢复操作。例如，可从第一存储器操作中删除恢复周期。恢复执行单元121_3可向存储器装置的各种功能块提供用于执行恢复操作的恢复控制信号Ctrl_Rec。当跳过恢复操作时，可不激活恢复控制信号Ctrl_Rec。
在上述图5的示例性实施例中，描述了通过恢复控制器121执行各种确定操作的示例。然而，本发明构思的示例性实施例不限于此。例如，可在图2所示的控制逻辑120中包括用于执行命令确定和时序确定的硬件或软件构造。此外，恢复控制器121可接收确定结果，并且可控制存储器装置100内的各种功能块，从而基于确定结果选择性地执行恢复操作。
图6和图7是示出根据本发明构思的示例性实施例的包括在根据读命令的存储器操作中的各种周期的示例的示图。
图6示出了存储器操作中包括恢复周期的示例。当将读命令CMD输入至存储器装置时，存储器装置可响应于读命令CMD按次序执行设置周期、读出周期、恢复周期和转储周期。作为可修改的示例，存储器操作中的恢复周期和转储周期的次序可改变。
图7示出了根据本发明构思的示例性实施例的在存储器操作中选择性地删除恢复周期的示例。例如，可利用第二读命令CMD2和/或与第二读命令CMD2一起提供的地址执行各种确定操作，并且可根据确定结果从关于第一读命令CMD1的第一存储器操作中选择性地删除恢复周期。作为一个示例，由于未删除恢复周期，因此可按次序执行包括在第一存储器操作中的设置周期、读出周期、恢复周期和转储周期。可替换地，可根据利用第三命令CMD3和/或与第三命令CMD3一起提供的地址的各种确定操作，从关于第二读命令CMD2的第二存储器操作中删除恢复周期。例如，由于删除了恢复周期，因此可按次序执行包括在第二存储器操作中的设置周期、读出周期和转储周期，并且可不执行恢复操作。
图8和图9是用于描述根据本发明构思的示例性实施例的操作存储器装置的方法的流程图。
参照图8，可针对写操作、读操作等将多个命令连续地提供至存储器装置。存储器装置可接收第一命令和第一地址(S11)，并根据第一命令执行第一存储器操作(S12)。例如，第一存储器操作可包括针对写操作、读操作等的多个周期，如上述参照本发明构思的示例性实施例的公开。
接着，可接收第二命令和与第二命令一起提供的第二地址(S13)，并且可利用第二命令和第二地址中的至少一个执行确定操作(S 14)。根据上述本发明构思的示例性实施例，可执行各种确定操作中的一个或多个，并且可根据确定结果选择性地执行第一存储器操作中的恢复操作(S15)。当根据确定结果跳过恢复操作时，可在不执行恢复操作的情况下完成第一存储器操作。接着，可根据第二命令执行第二存储器操作(S16)。
图9示出了根据本发明构思的示例性实施例的跳过了恢复周期的示例。参照图9，存储器装置可接收第一读命令(S21)，并响应于第一读命令执行第一读出操作(S22)。此外，存储器装置可接收在第一读命令之后连续地提供的第二命令(S23)。
为了确定是否执行恢复操作，可确定第二命令是否对应于请求读操作的第二读命令(S24)。根据确定结果，当第二命令不对应于第二读命令时，可执行与第一读命令相对应的第一存储器操作中的恢复操作(S25)。
可替换地，当第二命令对应于第二读命令时，可对第二命令的接收时序与阈值(也被称作阈时序)进行比较(S26)。例如，可对接收第二命令所花费的时间量与阈值进行比较。阈值可不同地设置。例如，阈值可对应于包括在响应于当前读命令(例如，第一读命令)执行的第一存储器操作中的第一读出周期的完成时序。也就是说，阈值可设为对应于完成第一读出周期所花费的时间量。当接收第二命令所花费的时间量大于或等于阈值时，可执行与第一读命令相对应的第一存储器操作中的恢复操作(S25)。可替换地，当接收第二命令耗费的时间量小于阈值时，可跳过与第一读命令相对应的第一存储器操作中的恢复操作(S27)。也就是说，可在不执行恢复操作的情况下完成关于第一读命令的第一存储器操作。接着，可执行对应于第二读命令的第二读出操作(S28)。
在本发明构思的示例性实施例中，操作非易失性存储器装置的方法可包括：接收第一读命令；响应于第一读命令执行第一读出操作；以及接收第二命令。该方法还可包括：确定第二命令是否为第二读命令；以及，当第二命令不是第二读命令时，执行与第一读命令相对应的第一存储器操作中的恢复操作。所述方法还可包括：当第二命令是第二读命令并且在完成第一读出操作之前接收到第二读命令时，跳过与第一读命令相对应的第一存储器操作中的恢复操作，并且响应于第二读命令执行第二读出操作。
在本发明构思的示例性实施例中，所述方法还可包括：当第二命令是第二读命令时，将接收第二命令所花费的时间量与阈值进行比较。所述方法还可包括：当接收第二命令所花费的时间量大于阈值时，执行与第一读命令相对应的第一存储器操作中的恢复操作。
在本发明构思的示例性实施例中，所述方法还可包括：当接收第二命令所花费的时间量小于阈值时，执行对应于第一读命令的第一存储器操作而不执行第一存储器操作中的恢复操作。
在本发明构思的示例性实施例中，在第一读命令之后连续地提供第二读命令。
在本发明构思的示例性实施例中，阈值对应于完成包括在第一存储器操作中的第一读出周期所花费的时间量。
图10是示出根据本发明构思的示例性实施例的在各种条件下跳过恢复操作时的示例的表。在本示例中，示出了对恢复周期中施加至存储器装置的各种线(例如，字线和位线)的电流或电压偏置进行初始化(或放电)，或者对产生偏置电压的各种电压产生器的输出(例如，泵的输出)进行初始化。
根据本发明构思的示例性实施例，可基于上述各种确定结果删除恢复周期。例如，可通过确定命令的类型和接收时序来确定是否有必要执行恢复操作，并且当确定不必执行恢复操作时，可删除恢复周期。
当删除恢复周期时，即使完成读操作的读出操作时，施加至字线WL的偏压和施加至位线BL的偏压也可不放电，而是可保持在当前状态。此外，为读操作提供偏压的泵的输出可不初始化，而是可保持在当前状态。
根据本发明构思的示例性实施例，即使确定不必执行恢复操作，也可保持恢复周期，并且可仅在一些组件上跳过恢复操作。例如，在恢复周期中，由于仅在位线BL和泵上跳过恢复操作而在字线WL上执行恢复操作，施加至字线WL的电压偏置可放电。
作为另一示例，在恢复周期中，由于仅在一些泵和位线BL上跳过恢复操作而在字线WL上执行恢复操作，施加至字线WL的电压偏置可放电。此外，向字线WL提供偏压的一些泵的输出可被初始化。
作为另一示例，在恢复周期中，由于仅在字线WL和泵上跳过恢复操作而在位线BL上执行恢复操作，施加至字线WL的电压偏置可放电。
作为另一示例，在恢复周期中，由于仅在一些泵和字线WL上跳过恢复操作而在位线BL上执行恢复操作，施加至位线BL的电压偏置可放电。此外，向位线BL提供偏压的一些泵的输出可被初始化。
图10所示的恢复操作仅仅是可应用于本发明构思的示例性实施例的一个示例，本发明构思的示例性实施例可不同地修改。例如，可在恢复周期中在各种其它组件上执行初始化操作，根据本发明构思的示例性实施例，可根据确定结果删除恢复周期，或者可在不同的组件上选择性地跳过恢复周期。
图11和图12是示出根据本发明构思的示例性实施例的存储器装置的操作的各种周期的时序图。
参照图11，在接收到第一读命令CMD_RD1时，可执行第一存储器操作。例如，在第一存储器操作中，可按次序执行设置操作、读出操作(例如，读操作)、恢复操作和转储操作。在接收到第一读命令CMD_RD1时，准备就绪/忙碌信号RnB可转变为低电平L，并且在完成读出操作时，准备就绪/忙碌信号RnB可转变为高电平H。在准备就绪/忙碌信号RnB处于高电平H的同时，可接收到第二读命令CMD_RD2。此外，在接收到第二读命令CMD_RD2时，准备就绪/忙碌信号RnB可转变为低电平L，并且在完成转储操作时，准备就绪/忙碌信号RnB可再次转变为高电平H。由于在完成根据第一读命令CMD_RD1的读出操作(例如，读操作)之后接收到(或者，在执行恢复操作的同时接收到)第二读命令CMD_RD2，因此可不跳过第一存储器操作中的恢复操作。
可响应于第二读命令CMD_RD2执行第二存储器操作。由于响应于第一读命令CMD_RD1读取的数据通过转储操作从页缓冲器移动至输入和输出缓冲器，因此可在执行第二存储器操作的同时向存储器控制器提供存储在输入和输出缓冲器中的数据。例如，在数据请求信号/RE被激活时，可将数据从存储器装置提供至存储器控制器(数据输出)。
类似地，可在响应于第二读命令CMD_RD2执行第二存储器操作的同时接收到第三读命令CMD_RD3。当接收到第三读命令CMD_RD3时，可执行确定第三读命令CMD_RD3的种类的操作、确定第三读命令CMD_RD3的接收时序的操作、确定与第三读命令CMD_RD3一起提供的地址的操作等。由于在完成根据第二读命令CMD_RD2的读操作之前接收到(或者，在执行恢复操作之前接收到)第三读命令CMD_RD3，因此可跳过第二存储器操作中的恢复操作或者可删除恢复周期。
类似地，在响应于第三读命令CMD_RD3执行第三存储器操作的同时，可接收到第四读命令CMD_RD4，并且可根据各种确定结果跳过第三存储器操作中的恢复操作。例如，假设第四读命令CMD_RD4是连续的读操作中的最后一个命令，在根据第四读命令CMD_RD4执行第四存储器操作的同时可接收到表示对应的读操作是最后的读操作的命令Last CMD。根据本发明构思的示例性实施例，当接收到命令Last CMD时，可不跳过第四存储器操作中的恢复操作。
图11所示的本发明构思的示例性实施例的操作仅仅是一个示例，并且根据本发明构思的示例性实施例，恢复操作和转储操作的次序可改变。在本示例中，也可改变确定是否执行恢复操作的标准。例如，关于第二读命令CMD_RD2和第三读命令CMD_RD3，当在执行第二读命令CMD_RD2的恢复操作之前接收到第三读命令CMD_RD3时，可跳过第二存储器操作中的恢复操作。在本示例中，即使在完成根据第二读命令CMD_RD2的读操作之后接收到第三读命令CMD_RD3，也可当在转储操作完成之前接收到第三读命令CMD_RD3时跳过恢复操作。
另外，图12示出了跳过恢复操作而不删除存储器操作中的整个恢复周期的示例。如图12所示，当在根据前一读命令(第N读命令)执行前一读操作(第N读操作)的同时接收到下一读命令(例如，第N+1读命令)时，可跳过前一存储器操作(第N存储器操作)中的恢复操作。在这种情况下，可仅在各组件(例如，字线WL、位线BL、泵)之中的一些组件上跳过恢复操作而不删除恢复周期。
当恢复操作包括字线、位线和泵上的初始化操作时，可在恢复周期中仅在一些组件上选择性地跳过恢复操作。作为一个示例，在第N存储器操作中跳过字线上的电压偏置放电操作的同时，可执行诸如位线、泵等的其余组件上的恢复操作。可按照各种方式选择跳过恢复操作的组件。
图13是示出根据本发明构思的示例性实施例的存储器装置的操作的示例的波形图。例如，图13示出了在存储器装置上的读操作中删除了恢复周期的情况和未删除恢复周期的情况的各种电压电平的波形图。
在关于任一个读命令的存储器操作中，随着设置周期t0至t1的执行，串选择线SSL、未选择的字线、位线BL等的电压电平可增大。在图13的示例中，当已选择的字线的电压电平Vrd小于未选择的字线的电压电平Vread时，已选择的字线的电压电平Vrd在读出周期t1至t2中增大。然而，本发明构思的示例性实施例不限于此。例如，已选择的字线的电压电平Vrd可在设置周期中增大。
在读出周期t1至t2中，位线BL的电压电平可根据存储在存储器单元中的数据从预充电电平逐渐增大或减小。可在位线BL的电压电平逐渐变化的状态下读出数据，并且读出的数据可存储在存储器装置中包括的页缓冲器中。在存储读出的数据之后，当在恢复周期t2至t3中执行恢复操作时，信号波形如虚线所示地改变。可替换地，当恢复周期t2至t3被删除时，在图13所示的波形中，可在读出周期t1至t2之后执行转储周期t3至t4而不执行恢复操作。
例如，当删除恢复周期t2至t3时，串选择线SSL、已选择的字线和未选择的字线的电压电平可保持在先前周期的状态下，而当在恢复周期t2至t3中执行恢复操作时，串选择线SSL、已选择的字线和未选择的字线的电压电平可变为初始化状态(例如地电压电平等)。接着，在执行转储周期t3至t4时，存储在页缓冲器中的数据可转移至输入和输出缓冲器，并且可响应于下一读命令按次序执行设置周期至转储周期。
作为另一示例，与上述本发明构思的示例性实施例相似，即使根据各种确定结果确定跳过了恢复操作，恢复周期t2至t3也可包括在存储器操作中。在该示例中，在恢复周期t2至t3期间，在跳过一些组件上的恢复操作的同时，可执行其余组件上的恢复操作。
图14是示出根据本发明构思的示例性实施例的包括在存储器装置中的控制逻辑的示例实施的框图。为了方便解释，当描述图14所示的组件的操作时，可省略对先前描述的组件的操作的进一步描述。
如图14所示，控制逻辑120可包括命令确定单元210、时序确定单元220、地址比较器230和恢复执行单元240。控制逻辑120可基于从存储器控制器传输的命令和/或地址确定是否删除存储器操作中的恢复周期，并且根据确定结果控制恢复操作。
命令确定单元210可通过确定已解码的命令CMD_dec来确定从存储器控制器传输的命令是否为读命令。时序确定单元220可确定是否在完成当前存储器操作的读出周期之前接收到从存储器控制器传输的命令。作为一个示例，当连续地接收到第一读命令和第二读命令、并且在完成包括在第一存储器操作中的读出周期之前接收到第二读命令时，可向地址比较器230提供用于删除恢复周期的确定结果。
地址比较器230可将与第一读命令一起提供的第一地址ADD1同与第二读命令一起提供的第二地址ADD2进行比较。作为一个示例，地址比较器230可比较第一地址ADD1和第二地址ADD2是否相同。此外，第一地址ADD1可包括第一行地址和第一列地址，第二地址ADD2可包括第二行地址和第二列地址。作为一个示例，地址比较器230可比较第一行地址和第二行地址是否相同以及第一列地址和第二列地址是否相同。
根据本发明构思的示例性实施例，可根据地址比较结果以各种方式删除或执行恢复周期。例如，在满足上述条件的状态(在完成包括在第一存储器操作中的读出周期之前接收到第二读命令的情况)下，根据第一地址ADD1和第二地址ADD2的比较结果，可删除恢复周期或者可执行恢复操作。因此，在这种情况下，在通过时序确定单元220确定满足条件之后，地址比较器230可产生后续结果以确定会删除恢复周期还是会执行恢复周期。
作为一个操作的示例，当在第一存储器操作中选择的字线(或页)与在第二存储器操作中选择的字线(或页)相同时，可从第一存储器操作中删除恢复周期。例如，当在第一存储器操作和第二存储器操作中选择了相同的字线时，第一存储器操作中的串选择线SSL、已选择的字线和未选择的字线的电压偏压可与第二存储器操作中的各条线的电压偏压基本相同。参照图13所示的波形图，串选择线SSL、已选择的字线和未选择的字线在包括在第一存储器操作中的读出周期t1至t2之后的电压电平与各条线在包括在第二存储器操作中的设置周期t4至t5完成时的电压电平基本相同，因此可从第一存储器操作中删除恢复周期。
可替换地，当第一行地址和第二行地址彼此不同时，已选择的字线和未选择的字线的电压偏压可在第一存储器操作和第二存储器操作中改变，因此可在第一存储器操作中完成读出周期t1至t2之后执行恢复操作。
另外，就位线而言，在第一存储器操作中选择的位线的电压电平可因读出操作而逐渐变化。因此，执行读出操作的位线的电压可从预充电电平改变为逻辑高(或者逻辑低)电平。根据本发明构思的示例性实施例，根据响应于第一列地址而选择的位线和响应于第二列地址而选择的位线是否相同，可删除恢复周期或者可执行恢复操作。例如，当第一列地址和第二列地址彼此不同时，可删除恢复周期。
将参照图15和图16描述上述根据本发明构思的示例性实施例的存储器装置的操作的示例。图15和图16是示出根据本发明构思的示例性实施例的图14所示的存储器装置的恢复操作的示例的框图。
参照图15，存储器单元阵列中包括的多个块BLK之中的任一个块可包括多个页，并且各页可由行地址指示。假设将第一读命令CMD_RD1至第五读命令CMD_RD5连续地输入至存储器装置。此外，假设第一读命令CMD_RD1至第五读命令CMD_RD5中的每一个的接收时序满足上述本发明构思的示例性实施例的条件。例如，满足在读出周期之前接收到读命令的条件。
当第一读命令CMD_RD1的行地址具有第一值ADD_R1时，可根据第一读命令CMD_RD1读取第一页PAGE 1的至少一部分的数据。在此之后，当与第一读命令CMD_RD1相关的行地址和与第二读命令CMD_RD2相关的行地址相同时，由于第二读命令CMD_RD2具有第一值ADD_R1，因此在完成对应于第一读命令CMD_RD1的读出操作之后，可跳过字线上的恢复操作。
可替换地，由于关于第三读命令CMD_RD3的行地址具有第二值ADD_R2，与第二读命令CMD_RD2相关的行地址和与第三读命令CMD_RD3相关的行地址可彼此不同。因此，由于在完成对应于第二读命令CMD_RD2的读出操作之后执行字线上的恢复操作，字线可被初始化。
另外，可像上述方法一样执行关于下一读命令的操作。例如，当与第四读命令CMD_RD4相关的行地址具有第三值ADD_R3时，与第三读命令CMD_RD3相关的行地址和与第四读命令CMD_RD4相关的行地址可彼此不同。因此，可在完成对应于第三读命令CMD_RD3的读出操作之后执行字线上的恢复操作。可替换地，当第五读命令CMD_RD5的行地址具有第三值ADD_R3时，与第四读命令CMD_RD4相关的行地址和与第五读命令CMD_RD5相关的行地址可相同。因此，可在完成对应于第四读命令CMD_RD4的读出操作之后跳过字线上的恢复操作。
在图15所示的本发明构思的示例性实施例中，已描述了是跳过字线上的恢复操作还是执行字线上的恢复操作。与上述示例性实施例相似，可一起执行位线或泵输出上的恢复操作。此外，可根据地址比较结果从存储器操作中删除恢复周期，或者可包括恢复周期但可仅在一些组件上跳过恢复操作。
另外，参照图16，可基于列地址的比较结果确定是否跳过恢复操作。参照图16，将描述当前读命令的列地址与下一读命令的列地址彼此不同时跳过包括在当前存储器操作中的恢复周期的操作的示例。
每页PAGE可包括多个单元区，例如，页PAGE可包括多个分区SEC。上述单元区可不同地定义，并且例如，可将连接至相同字线的存储器单元定义为一页PAGE。此外，存储器装置的写/读单元可具有对应于页PAGE的一部分的大小，并且分区SEC可对应于存储器装置的写/读单元。可替换地，分区SEC可对应于存储器装置的错误校正和检测单元。
可将第一读命令CMD_RD1至第五读命令CMD_RD5连续地提供至存储器装置，并且与各个读命令相关的地址的一部分可为指定存储器单元的列的列地址。作为一个示例，可根据与各个读命令相关的列地址选择页PAGE的任一个分区SEC。
由于第一读命令CMD_RD1的列地址具有指定第一分区SEC1的第一值ADD_C1，因此可读取第一分区SEC1的数据。另外，由于第二读命令CMD_RD2的列地址具有指定第一分区SEC1的第一值ADD_C1，因此第一读命令CMD_RD1的列地址和第二读命令CMD_RD2的列地址可相同。因此，可在完成对应于第一读命令CMD_RD1的读出操作之后执行位线上的恢复操作。
可替换地，由于第三读命令CMD_RD3的列地址具有指定第二分区SEC2的第二值ADD_C2，第二读命令CMD_RD2的列地址和第三读命令CMD_RD3的列地址可彼此不同。因此，可在完成对应于第二读命令CMD_RD2的读出操作之后跳过位线上的恢复操作。根据上述操作，可基于列地址的比较结果在完成对应于第三读命令CMD_RD3的读出操作之后跳过位线上的恢复操作，并且可在完成对应于第四读命令CMD_RD4的读出操作之后执行位线上的恢复操作。
在图16所示的本发明构思的示例性实施例中，已描述了是跳过位线上的恢复操作还是执行位线上的恢复操作。与上述本发明构思的示例性实施例相似，可一起执行字线或泵输出上的恢复操作。
图17是示出根据本发明构思的示例性实施例的图14所示的存储器装置的操作的示例的流程图。
参照图17，存储器装置可接收第一命令和第一地址(S31)，并且根据第一命令执行第一存储器操作(S32)。例如，可对通过第一地址指定的存储器单元执行读操作。
在执行第一存储器操作的同时，存储器装置可接收第二命令和第二地址(S33)，并且将第一地址与第二地址进行比较，以确定是否删除恢复周期(S34)。当第一地址和第二地址中的每一个包括行地址和列地址时，第一命令的行地址和第二命令的行地址可互相比较，并且第一命令的列地址和第二命令的列地址可互相比较。
根据比较结果，可确定第一地址的行地址和第二地址的行地址是否匹配(S35)。如果根据确定结果第一地址的行地址和第二地址的行地址彼此不同，则可在第一存储器操作中执行恢复操作(S38)。可替换地，如果第一地址的行地址和第二地址的行地址相同，则可确定列地址之间的比较结果。
可确定第一地址的列地址和第二地址的列地址是否相同(S36)，并且如果根据确定结果第一地址的列地址和第二地址的列地址相同，则可在第一存储器操作中执行恢复操作(S38)。可替换地，当根据确定结果第一地址的列地址和第二地址的列地址彼此不同时，可从第一存储器操作中删除恢复周期(S37)。
在图17所示的本发明构思的示例性实施例中，示出了其中使用了行地址和列地址二者的匹配结果的示例。然而，本发明构思的示例性实施例不限于此。例如，与上述本发明构思的示例性实施例相似，当确定是否删除恢复周期时，可仅使用行地址的匹配结果，或者可仅使用列地址的比较结果。
图18是示出本发明构思的示例性实施例应用于包括多级单元的存储器装置的示例的示图。在图18中，示出了竖直NAND(VNAND)存储器，其包括排列为三维(3D)结构的存储器装置300的存储器单元。在图18中，为了方便解释，简单地示出了包括在VNAND存储器中的存储器单元的排列方式。然而，可被包括在存储器装置300中的实际组件可参照图3至图5描述的VNAND存储器。
根据本发明构思的示例性实施例，当确定是否从存储器操作中删除恢复周期时，可确定在存储器操作中是否读取了对应于多级单元的存储器单元的最高有效位MSB的数据，或者在存储器操作中是否读取了对应于多级单元的存储器单元的最低有效位LSB的数据。此外，存储器装置300可包括多条串选择线SSL<0>至SSL<7>，并且可确定在当前存储器操作和下一存储器操作中串选择线SSL是否改变。根据上述各种确定结果，可按照各种方式删除恢复周期，或者可跳过各种组件上的恢复操作。
参照图18，可通过对串选择线SSL和字线WL0至WL23的选择操作选择任一页。例如，随着选择了任一条串选择线SSL，可选择连接至该串选择线SSL的多个单元串。此外，在选择了所述多条字线WL0至WL23中的任一条字线时，可选择在所选的多个单元串中排列在相同高度的多个存储器单元。所选的存储器单元可形成一页。
在图18中，示出的构造以数字方式表示一页。例如，连接至第一串选择线<0>和第一字线WL0的存储器单元可存储对应于第一页0和第二页1的数据。假设包括第一串选择线<0>至第八串选择线<7>，则连接至第一字线WL0的存储器单元可存储对应于第一页0至第十六页15的数据。相似地，连接至第二字线WL1的存储器单元可存储对应于第十七页16至第三十二页31的数据。此外，假设在一个存储器单元中存储两比特数据，则存储在任一个存储器单元中的数据可包括MSB的数据和LSB的数据
将在下面描述与存储器装置300的恢复有关的操作。假设连续地接收的读命令的接收时序满足恢复周期的删除条件，例如，根据上述本发明构思的示例性实施例，当在当前存储器操作中选择的字线与将在下一存储器操作中选择的字线相同时，可从当前存储器操作中删除恢复周期。假设对字线WL0至WL23中的每一条按次序执行存储器操作，可针对第一字线WL0删除第一页0至第十五页14上的存储器操作(例如，读操作)中的恢复周期。可替换地，由于在执行第十六页15上的存储器操作之后选择第二字线WL1，因此可在第十六页15上的存储器操作中执行恢复操作。
在本发明构思的示例性实施例中，可基于关于读取目标的数据是MSB还是LSB的确定结果来确定是否删除恢复周期。例如，当存储器单元对应于多级单元时，存储器单元可根据数据存储状态包括多个(例如，四个)阈电压分布。此外，用于读取MSB的数据的读电压和用于读取LSB的数据的读电压的电平可彼此不同。例如，用于读取MSB的数据的读电压的电平可大于用于读取LSB的数据的读电压的电平。
作为本发明构思的示例性实施例，读取LSB的数据时的字线WL0至WL23的电压偏置电平可小于读取MSB的数据时的字线WL0至WL23的电压偏置电平。因此，当按次序执行用于读取LSB的数据的第一存储器操作和用于读取MSB的数据的第二存储器操作时，字线WL0至WL23的电压电平可增大。可通过包括在第二存储器操作中的设置周期执行上述电压电平的改变。可替换地，当在读取MSB的数据之后读取LSB的数据时，字线WL0至WL23的电压电平可降低，并且设置操作会相对困难。
此外，根据本发明构思的示例性实施例，可在关于对LSB读操作的存储器操作中跳过一个或多个组件上的恢复操作。例如，参照第一字线WL0，在用于读取包括LSB的数据的页0、页2、页4、页6、页8、页10、页12和页14的存储器操作中跳过恢复操作的同时，可在用于读取包括MSB的数据的页1、页3、页5、页7、页9、页11、页13和页15的存储器操作中执行恢复操作。
作为本发明构思的可修改的示例性实施例，如上所述，读取LSB的数据时的字线WL0至WL23的电压偏压电平与读取MSB的数据时的字线WL0至WL23的电压偏压电平可彼此不同。因此，可控制存储器装置300，以在读取的数据的位置改变时执行恢复操作。例如，当在第一存储器操作和第二存储器操作二者中读取LSB的数据时，可在第一存储器操作中跳过恢复操作。可替换地，当在第一存储器操作中读取LSB的数据但是在第二存储器操作中读取MSB的数据时，可在第一存储器操作中执行恢复操作。
此外，作为本发明构思的可修改的示例性实施例，当选择的串选择线SSL改变时，可在恢复周期中选择性地执行串选择线SSL上的恢复操作。例如，即使根据各种确定结果跳过字线WL0至WL23上的恢复操作，也可在第一存储器操作中包括用于恢复串选择线SSL的恢复周期。
图18示出了在一个存储器单元中存储两比特数据的本发明构思的示例性实施例。然而，本发明构思的示例性实施例不限于此。例如，可在一个存储器单元中存储包括三比特或更多比特的比特数据，并且可根据从存储器单元读取的数据的比特位置确定是否删除恢复周期。
图18示出了在用于读取LSB的数据的存储器操作中删除了恢复周期的本发明构思的示例性实施例。然而，本发明构思的示例性实施例不限于此。例如，当字线WL0至WL23的电压电平在读出周期之后具有相对高的值时，可控制保持字线WL0至WL23的电压电平。然而，在这种情况下，可在用于读取MSB的数据的存储器操作中删除恢复周期。
另外，在图18所示的示例性实施例中，示出了基于通过确定LSB和MSB获得的结果确定是否删除恢复周期的示例。然而，本发明构思的示例性实施例不限于此。例如，由于用于读取LSB和MSB的数据的读电压电平彼此不同，因此可基于通过检测用于读操作的字线WL0至WL23的电压电平而获得的结果，来确定是否跳过恢复操作。
图19是示出根据本发明构思的示例性实施例的存储器装置的示例操作的流程图。作为一个示例，图19所示的流程图示出了图18所示的存储器装置300的操作的一个示例。
参照图19，存储器装置可接收第一命令和第一地址(S41)，并且根据第一命令执行第一存储器操作(S42)。例如，可执行通过第一地址指定的存储器单元上的读操作。
在执行第一存储器操作的同时，可确定是否从第一存储器操作中删除恢复周期。在图19所示的本发明构思的示例性实施例中，假设在第一命令之后接收到的第二命令对应于读命令，并且第二命令的接收时序满足上述示例性实施例的条件。
为了确定是否删除恢复周期，可确定第一存储器操作是LSB上的读操作还是MSB上的读操作。可替换地，如上所述，可检测到提供至字线的各种电压的电平。也就是说，可确定关于上述第一存储器操作的各种操作特性(S43)。可根据确定结果在第一存储器操作中选择性地执行恢复操作(S44)。例如，可做出第一读操作是否是多级单元的最高有效位(MSB)上的读操作的确定。此外，如果确定第一读操作不是MSB上的读操作，则可完成关于第一读命令的存储器操作，而不执行恢复操作。
图20是示出根据本发明构思的示例性实施例的包括在存储器操作中的各种周期的示例的示图。
参照图20，随着第一读命令CMD1被接收，可执行包括设置周期、读出周期、恢复周期和转储周期的第一存储器操作。可假设根据第一读命令CMD1在第一存储器操作中执行恢复操作。
此外，可根据第二读命令CMD2执行第二存储器操作，并且可根据上述本发明构思的示例性实施例基于各种确定结果从第二存储器操作中删除恢复周期。因此，可按次序执行包括在第二存储器操作中的设置周期、读出周期和转储周期。在示例性实施例中，如果在不执行恢复操作的情况下完成关于第一读命令的存储器操作，则关于第二读命令的存储器操作可执行第二读出操作，而不先执行设置操作。
另外，由于不执行包括在第二存储器操作中的恢复周期，可连续地保持第二存储器操作中的偏置条件，并且可控制根据第三读命令CMD3的第三存储器操作在第二存储器操作中保持的偏置条件下开始。因此，在第三存储器操作中，可仅执行读出周期和转储周期，并且可删除设置周期和恢复周期。根据上述方法，可执行关于所述多个读命令CMD1至CMDN的存储器操作。
图21是示出其中根据本发明构思的示例性实施例的存储器系统应用于存储卡系统的示例的框图。作为一个示例，假设存储器系统是闪速存储器系统。
参照图21，存储卡系统400可包括主机410和存储卡420。主机410可包括主机控制器411和主机连接(CNT)单元412。存储卡420可包括卡连接(CNT)单元421、卡控制器422和存储器系统423。此外，可利用图1至图20所示的本发明构思的示例性实施例实施存储器系统423。因此，根据上述示例性实施例，当执行存储器操作时，存储器系统423可基于各种确定结果执行恢复操作或者删除恢复周期。
主机410可将数据存储在存储卡420中，或者读取存储在存储卡420中的数据。主机控制器411可通过主机连接单元412将命令CMD、由主机410内部的时钟产生器产生的时钟信号CLK和数据DATA传输至存储卡420。
卡控制器422可响应于通过卡连接单元421接收的请求将数据与包括在卡控制器422中的时钟产生器所产生的时钟信号同步地提供至存储器系统423。存储器系统423可存储从主机410传输的数据。
例如，存储卡420可实现为紧凑式闪存卡(CFC)、微驱动器、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、通用闪存(UFS)装置、记忆棒、通用串行总线(USB)、闪速存储器驱动器等。
图22是示出根据本发明构思的示例性实施例的存储器装置应用于固态硬盘/驱动器(SSD)系统的示例的框图。
参照图22，SSD系统500可包括主机510和SSD 520。SSD 520可通过信号连接器相对于主机510收发信号SGL，并且通过电力连接器接收电力PWR。SSD 520可包括SSD控制器521、辅助电源522和多个非易失性存储器系统523、524和525。所述多个非易失性存储器系统523、524和525中的每一个可包括根据本发明构思的示例性实施例的存储器装置。根据本发明构思的示例性实施例，当所述多个非易失性存储器系统523、524和525中的每一个执行根据上述示例性实施例的存储器操作时，基于不同的确定结果，可执行恢复操作或者可删除恢复周期。
在根据本发明构思的示例性实施例的非易失性存储器装置及其操作方法中，可不必在每次执行存储器操作时都执行恢复操作。因此，可减少存储器操作所用的时间，并且可减少存储器操作的等待时间。
此外，在根据本发明构思的示例性实施例的非易失性存储器装置及其操作方法中，由于跳过了存储器操作的至少一部分中的恢复操作，因此可降低功耗。
虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但是应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可在其中做出各种形式和细节上的改变。

Claims (20)

1.一种操作非易失性存储器装置的方法，包括：
接收第一读命令；
响应于第一读命令执行第一读出操作；
接收第二读命令；
当在完成第一读出操作之前接收到第二读命令时，在不执行恢复操作的情况下完成对应于第一读命令的存储器操作；以及
响应于第二读命令执行第二读出操作。
2.根据权利要求1所述的操作非易失性存储器装置的方法，还包括：
当在完成第一读出操作之后接收到第二读命令时，执行恢复操作，其中所述恢复操作对应于第一读命令。
3.根据权利要求2所述的操作非易失性存储器装置的方法，其中，在完成第一读出操作之后并且在执行第二读出操作之前执行所述恢复操作。
4.根据权利要求1所述的操作非易失性存储器装置的方法，其中，当在完成第一读出操作之前接收到第二读命令时，在不执行恢复操作的情况下将根据第一读出操作存储在页缓冲器中的数据转移至输入和输出缓冲器。
5.根据权利要求1所述的操作非易失性存储器装置的方法，还包括：
比较与第一读命令相关的第一行地址和与第二读命令相关的第二行地址，
其中，当第一行地址和第二行地址相同时，在不执行恢复操作的情况下完成对应于第一读命令的存储器操作。
6.根据权利要求5所述的操作非易失性存储器装置的方法，还包括：
比较与第一读命令相关的第一列地址和与第二读命令相关的第二列地址，
其中，当第一列地址与第二列地址彼此不同时，在不执行恢复操作的情况下完成对应于第一读命令的存储器操作。
7.根据权利要求1所述的操作非易失性存储器装置的方法，还包括：
当在不执行恢复操作的情况下完成对应于第一读命令的存储器操作时，在不执行设置操作的情况下执行第二读出操作。
8.根据权利要求1所述的操作非易失性存储器装置的方法，还包括：
确定第一读出操作是否对应于多级单元的最高有效位，其中，非易失性存储器装置具有包括多级单元的存储器单元阵列；以及
当第一读出操作不对应于多级单元的最高有效位时，在不执行恢复操作的情况下完成对应于第一读命令的存储器操作。
9.根据权利要求1所述的操作非易失性存储器装置的方法，其中，恢复操作对与存储器操作相关的字线电压、位线电压和泵输出电压中的至少一个进行初始化。
10.根据权利要求9所述的操作非易失性存储器装置的方法，其中，当在不执行恢复操作的情况下完成对应于第一读命令的存储器操作时，跳过与字线电压、位线电压和泵输出电压中的至少一个相对应的初始化操作。
11.根据权利要求9所述的操作非易失性存储器装置的方法，其中，当对应于第一读命令的存储器操作包括恢复周期时，在所述恢复周期中跳过与字线电压、位线电压和泵输出电压中的至少一个相对应的初始化操作。
12.一种操作非易失性存储器装置的方法，包括：
响应于接收第一命令和第一地址执行第一存储器操作；
接收第二命令和第二地址；
确定接收第二命令所花费的时间量；以及
根据接收第二命令所花费的时间量选择性地删除包括在第一存储器操作中的恢复周期。
13.根据权利要求12所述的操作非易失性存储器装置的方法，其中，第一存储器操作包括用于读出数据的第一读出周期，并且
当在完成第一读出周期之前接收到第二命令时，从第一存储器操作中删除恢复周期。
14.根据权利要求13所述的操作非易失性存储器装置的方法，还包括：
确定第一命令和第二命令是否是读命令；以及
当第一命令和第二命令是读命令时，从第一存储器操作中删除恢复周期。
15.根据权利要求12所述的操作非易失性存储器装置的方法，还包括：
对第一地址与第二地址进行比较，
其中，根据接收第二命令所花费的时间量以及指示了包括在第一地址中的第一行地址和包括在第二地址中的第二行地址是否相同的比较结果，从第一存储器操作中选择性地删除恢复周期。
16.根据权利要求12所述的操作非易失性存储器装置的方法，还包括：
连续地接收请求读操作的第一命令至第N命令，其中N是至少等于2的整数，其中，每个命令对应于存储器操作；以及
从根据第一命令至第N命令的一些部分的存储器操作中删除恢复周期。
17.一种操作非易失性存储器装置的方法，包括：
接收第一读命令；
响应于第一读命令执行第一读出操作；
接收第二命令；
确定第二命令是否是第二读命令；
当第二命令不是第二读命令时，执行对应于第一读命令的第一存储器操作中的恢复操作；
当第二命令是第二读命令时，并且当在完成第一读出操作之前接收到第二读命令时，跳过对应于第一读命令的第一存储器操作中的恢复操作；以及
响应于第二读命令执行第二读出操作。
18.根据权利要求17所述的操作非易失性存储器装置的方法，还包括：
当第二命令是第二读命令时，将接收第二命令所花费的时间量与阈值进行比较；以及
当接收第二命令所花费的时间量大于阈值时，执行对应于第一读命令的第一存储器操作中的恢复操作。
19.根据权利要求17所述的操作非易失性存储器装置的方法，还包括：
当第二命令是第二读命令时，将接收第二命令所花费的时间量与阈值进行比较；以及
当接收第二命令所花费的时间量小于阈值时，在不执行恢复操作的情况下执行对应于第一读命令的第一存储器操作。
20.根据权利要求18或19所述的操作非易失性存储器装置的方法，其中，阈值对应于完成包括在第一存储器操作中的第一读出周期所花费的时间量。
CN201610944976.3A 2015-11-04 2016-11-02 非易失性存储器装置及其操作方法 Active CN107045891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150154771A KR102314137B1 (ko) 2015-11-04 2015-11-04 리커버리 동작을 선택적으로 수행하는 불휘발성 메모리 장치 및 그 동작방법
KR10-2015-0154771 2015-11-04

Publications (2)

Publication Number Publication Date
CN107045891A true CN107045891A (zh) 2017-08-15
CN107045891B CN107045891B (zh) 2022-04-12

Family

ID=58635007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610944976.3A Active CN107045891B (zh) 2015-11-04 2016-11-02 非易失性存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US10026473B2 (zh)
KR (1) KR102314137B1 (zh)
CN (1) CN107045891B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685702B2 (en) * 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
US10872644B2 (en) 2018-07-13 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Boost bypass circuitry in a memory storage device
KR20210108164A (ko) * 2020-02-25 2021-09-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238049A (zh) * 1996-09-20 1999-12-08 英特尔公司 带程序暂停命令的非易失性可写存储器
CN1538456A (zh) * 2003-03-31 2004-10-20 ���ǵ�����ʽ���� 闪存存取装置及方法
US20060146612A1 (en) * 2005-01-03 2006-07-06 Ji-Sook Lim Flash memory devices configured to output data without waiting for bitline and wordline recovery and methods of operating same
US20080259686A1 (en) * 2007-04-19 2008-10-23 Samsung Electronics Co., Ltd. Non-volatile memory device, memory system, and lsb read method
CN101299349A (zh) * 2007-05-02 2008-11-05 联发科技股份有限公司 非易失性存储装置的清除操作方法及相关电子装置
US20110299335A1 (en) * 2008-06-13 2011-12-08 Jaesoo Lee Memory system and method of accessing a semiconductor memory device
CN102483951A (zh) * 2009-08-28 2012-05-30 微软公司 可中断的nand闪存
CN102804160A (zh) * 2009-06-30 2012-11-28 桑迪士克科技股份有限公司 用于对数据进行操作的方法和存储器器件
CN103049058A (zh) * 2006-12-06 2013-04-17 弗森-艾奥公司 使用空数据令牌指令管理存储设备中的数据的装置、系统和方法
CN103578554A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器装置及控制挂起其命令执行的方法
CN103996415A (zh) * 2013-01-18 2014-08-20 三星电子株式会社 非易失性存储器件、存储系统及相关控制方法
US20140293704A1 (en) * 2013-03-28 2014-10-02 Ali Ghalam Auto-Suspend and Auto-Resume Operations for a Multi-Die NAND Memory Device
US20150221381A1 (en) * 2014-02-03 2015-08-06 Sang-Wan Nam Memory system including nonvolatile memory device an erase method thereof
US20150234746A1 (en) * 2014-02-14 2015-08-20 Samsung Electronics Co., Ltd. Storage device and operating method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813631B1 (ko) 2007-03-19 2008-03-14 삼성전자주식회사 읽기 성능을 향상시킬 수 있는 플래시 메모리 장치
KR101321472B1 (ko) 2007-07-23 2013-10-25 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR101050339B1 (ko) 2008-08-19 2011-07-19 재단법인서울대학교산학협력재단 플래시 메모리 장치 및 데이터 읽기 방법
KR101635506B1 (ko) 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
KR20140028571A (ko) 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9135989B2 (en) 2012-09-06 2015-09-15 Sandisk Technologies Inc. Write data preservation for non-volatile storage
KR102102233B1 (ko) * 2013-02-22 2020-04-21 삼성전자주식회사 메모리 시스템 및 그것의 읽기 방법
KR102127416B1 (ko) * 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
KR102068519B1 (ko) 2013-07-01 2020-01-21 삼성전자주식회사 저장 장치, 그것의 쓰기 방법 및 읽기 방법
KR102133362B1 (ko) 2013-08-14 2020-07-15 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 프로그램 방법
KR102135702B1 (ko) 2013-11-14 2020-07-20 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238049A (zh) * 1996-09-20 1999-12-08 英特尔公司 带程序暂停命令的非易失性可写存储器
CN1538456A (zh) * 2003-03-31 2004-10-20 ���ǵ�����ʽ���� 闪存存取装置及方法
US20060146612A1 (en) * 2005-01-03 2006-07-06 Ji-Sook Lim Flash memory devices configured to output data without waiting for bitline and wordline recovery and methods of operating same
CN103049058A (zh) * 2006-12-06 2013-04-17 弗森-艾奥公司 使用空数据令牌指令管理存储设备中的数据的装置、系统和方法
US20080259686A1 (en) * 2007-04-19 2008-10-23 Samsung Electronics Co., Ltd. Non-volatile memory device, memory system, and lsb read method
CN101299349A (zh) * 2007-05-02 2008-11-05 联发科技股份有限公司 非易失性存储装置的清除操作方法及相关电子装置
US20110299335A1 (en) * 2008-06-13 2011-12-08 Jaesoo Lee Memory system and method of accessing a semiconductor memory device
CN102804160A (zh) * 2009-06-30 2012-11-28 桑迪士克科技股份有限公司 用于对数据进行操作的方法和存储器器件
CN102483951A (zh) * 2009-08-28 2012-05-30 微软公司 可中断的nand闪存
CN103578554A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器装置及控制挂起其命令执行的方法
CN103996415A (zh) * 2013-01-18 2014-08-20 三星电子株式会社 非易失性存储器件、存储系统及相关控制方法
US20140293704A1 (en) * 2013-03-28 2014-10-02 Ali Ghalam Auto-Suspend and Auto-Resume Operations for a Multi-Die NAND Memory Device
US20150221381A1 (en) * 2014-02-03 2015-08-06 Sang-Wan Nam Memory system including nonvolatile memory device an erase method thereof
US20150234746A1 (en) * 2014-02-14 2015-08-20 Samsung Electronics Co., Ltd. Storage device and operating method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DUCKSEOUNG KANG: "Generation Dependence of Retention Characteristics in Extremely Scaled NAND Flash Memory", 《 IEEE ELECTRON DEVICE LETTERS》 *
田宏伟等: "BDM模式下MPC555外部FLASH编程的设计与实现", 《现代电子技术》 *

Also Published As

Publication number Publication date
US10026473B2 (en) 2018-07-17
KR20170052392A (ko) 2017-05-12
CN107045891B (zh) 2022-04-12
KR102314137B1 (ko) 2021-10-18
US20170125091A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
US10803947B2 (en) Three-dimensional nonvolatile memory and related read method designed to reduce read disturbance
US10102910B2 (en) Nonvolatile memory device with first and second precharge circuit
US10789021B2 (en) Memory device and memory system
CN110503997B (zh) 存储器装置及其操作方法
KR102530071B1 (ko) 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그 동작방법
US9245630B2 (en) Memory system comprising nonvolatile memory device and program method thereof
CN105321567B (zh) 非易失性存储器装置、编程方法及存储装置
US10163513B2 (en) Program method of memory device and memory system using the same
US8164952B2 (en) Nonvolatile memory device and related method of programming
US20160011971A1 (en) Storage medium, memory system, and method of managing storage area in memory system
KR102449196B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US8861276B2 (en) Nonvolatile memory device, memory system comprising same, and method of operating same
US11222697B2 (en) Three-dimensional nonvolatile memory and method of performing read operation in the nonvolatile memory
KR20170061739A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
CN113035254A (zh) 存储装置及其操作方法
CN107045891A (zh) 非易失性存储器装置及其操作方法
KR20160012888A (ko) 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치
US20230085319A1 (en) Memory device and method of operating the memory device
CN116631480A (zh) 存储器设备和操作该存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant