CN107040247A - 比较电路 - Google Patents

比较电路 Download PDF

Info

Publication number
CN107040247A
CN107040247A CN201610517729.5A CN201610517729A CN107040247A CN 107040247 A CN107040247 A CN 107040247A CN 201610517729 A CN201610517729 A CN 201610517729A CN 107040247 A CN107040247 A CN 107040247A
Authority
CN
China
Prior art keywords
voltage
circuit
reset
intermediate terminal
comparison circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610517729.5A
Other languages
English (en)
Inventor
魏衍昕
张文华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107040247A publication Critical patent/CN107040247A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种比较电路，具有偏移电压，该比较电路包括第一输入电路、第二输入电路和控制电路。第一输入电路包括用以接收第一输入信号的第一输入端。第二输入电路包括用以接收第二输入信号的第二输入端。控制电路耦接于第一中间端子和第二中间端子，以及，根据偏移消除电压重置所述第一中间端子上的电压和所述第二中间端子上的电压。其中，所述第一中间端子耦接在所述第一输入端和所述比较电路的第一输出端之间，所述第二中间端子耦接在所述第二输入端和所述比较电路的第二输出端之间，以及，所述第一中间端子和所述第二中间端子在所述比较电路中是对称的端子。采用本发明，可以补偿比较电路的偏移电压。

Description

比较电路
技术领域
本发明涉及一种比较电路，以及更特别地，涉及一种具有控制电路的比较电路，以校正该比较电路，进而补偿比较电路的偏移电压。
背景技术
比较器用来比较其输入端上的两个信号，以及选择性地控制其输出来表示这两个输入信号中的哪一个较大。由于比较器并不是理想的电路组件，因此，每个比较器将具有偏移电压。
偏移电压通常是由过程变化(process variation)引起的，可以是几毫伏(millivolt，mv)的数量级，但是，比较器中偏移电压的存在会使装置的输出失真(distort)。
为了补偿偏移电压，需要一种新颖的控制电路及其控制方法来校正比较电路。
发明内容
有鉴于此，本发明的目的之一在于提供一种比较电路，以解决上述问题。
本发明提供了比较电路。在一些示例性实施例中，具有偏移电压的比较电路包括第一输入电路、第二输入电路和控制电路。第一输入电路包括用以接收第一输入信号的第一输入端。第二输入电路包括用以接收第二输入信号的第二输入端。控制电路耦接于第一中间端子和第二中间端子，以及，根据偏移消除电压重置所述第一中间端子上的电压和所述第二中间端子上的电压。其中，所述第一中间端子耦接在所述第一输入端和所述比较电路的第一输出端之间，所述第二中间端子耦接在所述第二输入端和所述比较电路的第二输出端之间，以及，所述第一中间端子和所述第二中间端子在所述比较电路中是对称的端子。采用本发明，可以校准比较电路的偏移电压。
在另一些示例性实施例中，具有偏移电压的比较电路包括第一电路、第二电路和控制电路。第一电路包括第一输出端和用以接收第一输入信号的第一输入端。第二电路包括第二输出端和用以接收第二输入信号的第二输入端，其中，所述第一电路和所述第二电路在结构上是对称的。控制电路耦接于第一中间端子和第二中间端子，以及根据偏移消除电压重置所述第一中间端子上的电压和所述第二中间端子上的电压。所述第一中间端子位于从所述第一输入端至所述第一输出端的路径上，所述第二中间端子位于从所述第二输入端至所述第二输出端的路径上，以及，所述第一中间端子和所述第二中间端子在所述比较电路中是对称的端子。
在上述技术方案中，比较电路根据偏移消除电压重置第一中间端子上的电压和第二中间端子上的电压，从而，可以补偿比较电路的偏移电压。
详细的描述将参考附图在下面的实施例中给出。
附图说明
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。
图1是根据本发明实施例的一种比较电路的方块图；
图2是根据本发明另一实施例的一种比较电路的方块图；
图3A是根据本发明实施例的一种比较电路的示例性电路图；
图3B是根据本发明另一实施例的一种比较电路的另一示例性电路图；
图4A是根据本发明实施例的一种比较电路的示例性电路图；
图4B是根据本发明另一实施例的一种比较电路的另一示例性电路图；
图5A是根据本发明实施例的一种比较电路的示例性电路图；
图5B是根据本发明另一实施例的一种比较电路的另一示例性电路图；
图6A是根据本发明实施例的一种比较电路的示例性电路图；
图6B是根据本发明另一实施例的一种比较电路的另一示例性电路图；
图7A是根据本发明实施例的一种比较电路的示例性电路图；
图7B是根据本发明另一实施例的一种比较电路的另一示例性电路图；
图8A是根据本发明实施例的一种比较电路的示例性电路图；
图8B是根据本发明另一实施例的一种比较电路的另一示例性电路图。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
图1是根据本发明实施例的一种比较电路的方块图。比较电路100用于比较两个输入信号，以及输出比较结果，该比较结果用以表示这两个输入信号中的哪一个较大。根据本发明实施例，比较电路100可以包括输入电路110和120、控制电路130和输出电路140。输入电路110包括输入端INP，用以接收输入信号IN1。输入电路120包括输入端INN，用以接收输入信号IN2。输出电路140包括输出端VOP和VON，用以输出比较结果(由输出信号OUT1和OUT2表示)。
根据本发明实施例，控制电路130耦接于比较电路100的两个或多个中间端子(intermediate terminal)，以及，根据偏移消除电压(offset cancellation voltage)Vcancel重置(reset)该中间端子上的电压，以补偿比较电路100中存在的偏移电压。举例来说，控制电路130耦接于两个中间端子。第一中间端子耦接在输入端INN和输出端VON、VOP的其中一个输出端(如输出端VON)之间，第二中间端子耦接在输入端INP和输出端VON、VOP的另一个输出端(如输出端VOP)之间。因此，在本发明实施例中，第一中间端子位于输入端INN和其中一个输出端(VON或VOP)之间的路径上(例如，电子路径，诸如电流流过的电压路径或电流路径)，以及，第二中间端子位于输入端INP和另一个输出端(VOP或VON)之间的路径上(例如，电子路径，诸如电流流过的电压路径或电流路径)。
请注意，在本发明实施例中，在重置阶段中被重置为某些电压的所述两个或多个中间端子中的每两个中间端子在比较电路100中应当是对称的端子(symmetricterminal)。举例来说，以上所描述的第一中间端子和第二中间端子在比较电路100中是对称的端子。当比较电路100具有非零(none-zero)偏移电压(offset voltage)时，在重置阶段中，根据偏移消除电压Vcancel，将所述两个或多个中间端子上的电压重置为不同的电压电平，以补偿该偏移电压。
图2是根据本发明另一实施例的一种比较电路的方块图。比较电路200用于比较两个输入信号，以及输出比较结果，该比较结果用以表示这两个输入信号中的哪一个较大。根据本发明实施例，比较电路200可以包括第一电路210、第二电路220和控制电路230。第一电路210包括输入端INP和输出端VOP，输入端INP用以接收输入信号IN1。第二电路220包括输入端INN和输出端VON，输入端INN用以接收输入信号IN2。第一电路210和第二电路220在结构上是对称的。举例来说，第一电路210和第二电路220可以是镜像对称(mirror-symmetric)电路，或者，可以具有镜像对称结构。换言之，第一电路210的结构和第二电路220的结构彼此之间是镜像对称的。
根据本发明的实施例，比较电路200还可以包括辅助电路(supplementarycircuit)240，辅助电路240耦接于第一电路210和第二电路220。辅助电路240可以包括一个或多个其余组件(remaining element)，这一个或多个其余组件与比较电路200的其它电路不具有对称结构。
根据本发明实施例，控制电路230耦接于比较电路200的两个或多个中间端子，以及，根据偏移消除电压Vcancel重置该中间端子上的电压。举例来说，控制电路230耦接于两个中间端子，以补偿比较电路100中存在的偏移电压。第一中间端子耦接在输入端INN和输出端VON、VOP的其中一个输出端(如输出端VON)之间，第二中间端子耦接在输入端INP和输出端VON、VOP的另一个输出端(如输出端VOP)之间。因此，在本发明实施例中，第一中间端子位于输入端INN和其中一个输出端(VON和VOP中的其中一个)之间的路径上(例如，电子路径，诸如电流流过的电压路径或电流路径)，以及，第二中间端子位于输入端INP和另一个输出端(VON和VOP中的另一个)之间的路径上(例如，电子路径，诸如电流流过的电压路径或电流路径)。换言之，第一中间端子位于从输入端INN至其中一个输出端(VON或VOP)的路径上，第二中间端子位于从输入端INP至另一个输出端(VOP或VON)的路径上。
请注意，在本发明实施例中，用于进行重置操作的所述两个或多个中间端子中的每两个中间端子在比较电路200中应当是对称的端子。举例来说，以上所描述的第一中间端子和第二中间端子在比较电路200中是对称的端子。当比较电路200具有非零偏移电压时，在重置阶段中，根据偏移消除电压Vcancel，将所述两个或多个中间端子上的电压重置为不同的电压电平，以补偿该偏移电压。
根据本发明实施例，控制电路130或230在比较电路100或200的重置状态(部分实施例中也将重置状态称为重置阶段)中重置中间端子上的电压。在重置操作完成后，比较电路100或200可以工作在正常状态中，以比较两个输入信号，以及输出用以表示这两个输入信号中的哪一个较大的比较结果。
如何重置中间端子上的电压以补偿偏移电压的构思在下面的段落中示出。
根据本发明的一实施例，当输入电路110(或第一电路210)具有比输入电路120(或第二电路220)更强的驱动能力时，以及，当耦接于输入电路110(或第一电路210)或者位于输入电路110(或第一电路210)内的第一中间端子上的电压被重置为供给电压(supplyvoltage)VDD时，控制电路130或230提供重置电压给第二中间端子，其中，提供给第二中间端子的重置电压小于供给电压VDD，第二中间端子耦接于输入电路120(或第二电路220)或者位于输入电路120(或第二电路220)内。
根据本发明的另一实施例，当输入电路110(或第一电路210)具有比输入电路120(或第二电路220)更强的驱动能力时，以及，当耦接于输入电路110(或第一电路210)或者位于输入电路110(或第一电路210)内的第一中间端子上的电压被重置为接地电压(groundvoltage)Vss时，控制电路130或230提供重置电压给第二中间端子，其中，提供给第二中间端子的重置电压大于接地电压Vss，第二中间端子耦接于输入电路120(或第二电路220)或者位于输入电路120(或第二电路220)内。
根据本发明实施例，控制电路130或230可以提供第一重置电压给第一中间端子，以及提供第二重置电压给第二中间端子，以及，第一重置电压和第二重置电压之间的差异可被设置为所述偏移消除电压Vcancel。
根据本发明实施例，偏移消除电压Vcancel与偏移电压的绝对值(absolutevalue)正相关。举例来说，偏移消除电压Vcancel的绝对值随比较器的偏移电压的绝对值增大而增大。
图3A是根据本发明实施例的一种比较电路的示例性电路图。比较电路300A为两级(two-stage)比较器，以及，可以包括输入电路310和320、控制电路330和输出电路(包括比较电路300A的其余电路组件)。
如图3A所示，输入电路310包括第一晶体管，第一晶体管包括接收输入信号INP的第一端、耦接于辅助电路的第二端以及耦接于控制电路330的第三端，中间端子MON1与第一晶体管的第三端耦接。输入电路320包括第二晶体管，第二晶体管包括接收输入信号INN的第一端、耦接于所述辅助电路的第二端以及耦接于控制电路330的第三端，中间端子MOP1与第二晶体管的第三端耦接。控制电路330包括第三晶体管和第四晶体管，第三晶体管的第一端耦接于第四晶体管的第一端，且用于接收重置信号CK_COMP；第三晶体管的第三端耦接于第一重置电压VDD_VON1，第四晶体管的第三端耦接于第二重置电压VDD_VOP1，第三晶体管的第二端与第四晶体管的第二端分别与第一晶体管的第三端和第二晶体管的第三端耦接。所述辅助电路包括第五晶体管，第五晶体管的第一端用于接收重置信号CK_COMP，第五晶体管的第二端耦接于参考电压，第五晶体管的第三端耦接于第一晶体管的第二端和第二晶体管的第二端。在一些实施例中，第五晶体管为NMOS，其中，参考电压为接地电压，以及，第三晶体管和第四晶体管为PMOS。当重置信号CK_COMP为高电平时，第三晶体管和第四晶体管断开，第五晶体管导通，比较电路300A处于正常的工作状态；当重置信号CK_COMP为低电平时，第三晶体管和第四晶体管导通，第五晶体管断开，比较电路300A处于重置状态。应当说明的是，本发明并不限制第一晶体管至第五晶体管的类型。
图3B是根据本发明另一实施例的一种比较电路的另一示例性电路图。比较电路300B为两级比较器，以及，可以包括第一电路(包括电路子单元311和312)、第二电路(包括电路子单元321和322)、控制电路330和辅助电路340。第一电路和第二电路具有对称结构。换言之，第一电路的结构和第二电路的结构彼此之间是对称的。
图3A和图3B基本上示出了相同的电路。应当理解地是，在一些实施例中，可以灵活设计比较电路的第一电路、第二电路和输入电路的元件。可以基于相同的方式重置比较电路300A和300B。因此，为简洁起见，将省略比较电路300B的重置操作的讨论。
根据本发明实施例，比较电路300A可以接收重置控制信号CK_COMP，以及，在重置状态中响应于该重置控制信号CK_COMP而执行重置操作。
可以灵活选择将被重置(to be reset)的中间端子。举例来说，该中间端子可以是端子MOP1和MON1。再举例来说，该中间端子也可以，或者还可以包括，端子A和B。再举例来说，该中间端子也可以，或者还可以包括，端子C和D。
为方便描述，图3A以中间端子MOP1和MON1作为示例。例如，在一些示例中，当重置控制信号CK_COMP变低(例如，为低电平)时，比较电路300A工作在重置状态中，以及，重置电压VDD_VOP1和VDD_VON1被分别提供给中间端子MOP1和MON1。
当比较电路300A的偏移电压不是零时，重置电压VDD_VOP1和VDD_VON1可被预先设置为不同的电压电平。
举例来说，当输入电路310(或者，比较电路300B的第一电路)具有比输入电路320(或者，比较电路300B的第二电路)更强的驱动能力时，重置电压VDD_VOP1可被设置为比重置电压VDD_VON1低的数值，换言之，在一些实施例中，重置电压VDD_VON1比重置电压VDD_VOP1大。
更具体地，当重置电压VDD_VON1被设置为VDD时，重置电压VDD_VOP1可被设置为(VDD-Vcancel)。如上所讨论，偏移消除电压Vcancel与偏移电压的绝对值正相关。
请注意，基于以上描述的构思，当选择端子A和B、端子C和D，或者，端子A、B、C和D作为中间端子时，耦接于端子A和B，或者，C和D的供给电压VDD可被不同的重置电压替换。
图4A是根据本发明实施例的一种比较电路的示例性电路图。比较电路400A为两级比较器，以及，可以包括输入电路410和420、控制电路430和输出电路(包括比较电路400A的其余电路组件)。
图4B是根据本发明另一实施例的一种比较电路的另一示例性电路图。比较电路400B为两级比较器，以及，可以包括第一电路(包括电路子单元411和412)、第二电路(包括电路子单元421和422)、控制电路430和辅助电路440。第一电路和第二电路具有对称结构。换言之，第一电路的结构和第二电路的结构彼此之间是对称的。
图4A和图4B基本上示出了相同的电路。应当理解地是，在一些实施例中，可以灵活设计比较电路的第一电路、第二电路和输入电路的元件。可以基于相同的方式重置比较电路400A和400B。因此，为简洁起见，将省略比较电路400B的重置操作的讨论。
根据本发明实施例，比较电路400A可以接收重置控制信号CK_COMP，以及，在重置状态中响应于重置控制信号CK_COMP而执行重置操作。
可以灵活选择将被重置的中间端子。举例来说，该中间端子可以是端子MOP1’和MON1’。再举例来说，该中间端子也可以，或者还可以包括，端子A’和B’。再举例来说，该中间端子也可以，或者还可以包括，端子C’和D’。
为方便描述，图4A以中间端子MOP1’和MON1’作为示例。例如，在一些示例中，当重置控制信号CK_COMP变高(例如，为高电平)时，比较电路400A工作在重置状态中，以及，重置电压VSS_VOP1和VSS_VON1被分别提供给中间端子MOP1’和MON1’。
当比较电路300A的偏移电压不是零时，重置电压VSS_VOP1和VSS_VON1可被预先设置为不同的电压电平。
举例来说，当输入电路410(或者，比较电路400B的第一电路)具有比输入电路420(或者，比较电路400B的第二电路)更强的驱动能力时，重置电压VSS_VOP1可被设置为比重置电压VSS_VON1大的数值，换言之，重置电压VSS_VON1比重置电压VSS_VOP1小。
更具体地，当重置电压VSS_VON1设置为VSS时，重置电压VSS_VOP1可设置为(VSS+Vcancel)。如上所讨论，偏移消除电压Vcancel与偏移电压的绝对值正相关。
请注意，基于以上描述的构思，当选择端子A’和B’、端子C’和D’，或者，端子A’、B’、C’和D’作为中间端子时，耦接于端子A’和B’，或者，C’和D’的接地电压VSS可以被不同的重置电压替换。
图5A是根据本发明实施例的一种比较电路的示例性电路图。比较电路500A为一级(one-stage)比较器，以及，可以包括输入电路510和520、控制电路(包括电路子单元531、532和533)以及输出电路(包括比较电路500A的其余电路组件)。
图5B是根据本发明另一实施例的一种比较电路的另一示例性电路图。比较电路500B为一级比较器，以及，可以包括第一电路511、第二电路522、控制电路(包括电路子单元531、532和533)和辅助电路540。第一电路和第二电路具有对称结构。换言之，第一电路的结构和第二电路的结构彼此之间是对称的。
图5A和图5B基本上示出了相同的电路。应当理解地是，在一些实施例中，可以灵活设计比较电路的第一电路、第二电路和输入电路的元件。可以基于相同的方式重置比较电路500A和500B。因此，为简洁起见，将省略比较电路500B的重置操作的讨论。
根据本发明实施例，比较电路500A可以接收重置控制信号CK_COMP，以及，在重置状态中响应于重置控制信号CK_COMP而执行重置操作。
可以灵活选择将被重置的中间端子。举例来说，该中间端子可以是端子X和Y。再举例来说，该中间端子也可以，或者还可以包括，端子P和Q。再举例来说，该中间端子也可以，或者还可以包括，端子R和S。
为方便描述，图5A以中间端子X和Y作为示例。例如，在一些示例中，当重置控制信号CK_COMP变低(例如，为低电平)时，比较电路500A工作在重置状态中，以及，重置电压VDD_VOP1和VDD_VON1被分别提供给中间端子X和Y。
当比较电路500A的偏移电压不是零时，重置电压VDD_VOP1和VDD_VON1可被预先设置为不同的电压电平。
举例来说，当输入电路510(或者，比较电路500B的第一电路511)具有比输入电路520(或者，比较电路500B的第二电路522)更强的驱动能力时，重置电压VDD_VOP1可被设置为比重置电压VDD_VON1低的数值，换言之，重置电压VDD_VON1比重置电压VDD_VOP1大。
更具体地，当重置电压VDD_VON1设置为VDD时，重置电压VDD_VOP1可设置为(VDD-Vcancel)。如上所讨论，偏移消除电压Vcancel与偏移电压的绝对值正相关。
请注意，基于以上描述的构思，当选择端子R和S作为中间端子时，耦接于端子R和S的供给电压VDD可以被不同的重置电压替换。
图6A是根据本发明实施例的一种比较电路的示例性电路图。比较电路600A为一级比较器，以及，可以包括输入电路610和620、控制电路(包括电路子单元631、632和633)和输出电路(包括比较电路600A的其余电路组件)。
图6B是根据本发明另一实施例的一种比较电路的另一示例性电路图。比较电路600B为一级比较器，以及，可以包括第一电路611、第二电路622、控制电路(包括电路子单元631、632和633)和辅助电路640。第一电路和第二电路具有对称结构。换言之，第一电路的结构和第二电路的结构彼此之间是对称的。
图6A和图6B基本上示出了相同的电路。应当理解地是，在一些实施例中，可以灵活设计比较电路的第一电路、第二电路和输入电路的元件。可以基于相同的方式重置比较电路600A和600B。因此，为简洁起见，将省略比较电路600B的重置操作的讨论。
根据本发明实施例，比较电路600A可以接收重置控制信号CK_COMP，以及，在重置状态中响应于重置控制信号CK_COMP而执行重置操作。
可以灵活选择将被重置的中间端子。举例来说，该中间端子可以是端子X’和Y’。再举例来说，该中间端子也可以，或者还可以包括，端子P’和Q’。再举例来说，该中间端子也可以，或者还可以包括，端子R’和S’。
为方便描述，图6A以中间端子X’和Y’作为示例。例如，在一些示例中，当重置控制信号CK_COMP变高(例如，为高电平)时，比较电路600A工作在重置状态中，以及，重置电压VSS_VOP1和VSS_VON1被分别提供给中间端子X’和Y’。
当比较电路600A的偏移电压不是零时，重置电压VSS_VOP1和VSS_VON1可被预先设置为不同的电压电平。
举例来说，当输入电路610(或者，比较电路600B的第一电路611)具有比输入电路620(或者，比较电路600B的第二电路622)更强的驱动能力时，重置电压VSS_VOP1可被设置为比重置电压VSS_VON1大的数值，换言之，重置电压VSS_VON1比重置电压VSS_VOP1小。
更具体地，当重置电压VSS_VON1设置为VSS时，重置电压VSS_VOP1可设置为(VSS+Vcancel)。如上所讨论，偏移消除电压Vcancel与偏移电压的绝对值正相关。
请注意，基于以上描述的构思，当选择端子R’和S’作为中间端子时，耦接于端子R’和S’的接地电压VSS可以被不同的重置电压替换。
图7A是根据本发明实施例的一种比较电路的示例性电路图。比较电路700A为两级比较器，以及，可以包括输入电路710和720、控制电路730和输出电路(包括比较电路700A的其余电路组件)。
图7B是根据本发明另一实施例的一种比较电路的另一示例性电路图。比较电路700B为两级比较器，以及，可以包括第一电路(包括电路子单元711和712)、第二电路(包括电路子单元721和722)、控制电路730和辅助电路(包括电路子单元741和742)。第一电路和第二电路具有对称结构。换言之，第一电路的结构和第二电路的结构彼此之间是对称的。
图7A和图7B基本上示出了相同的电路。应当理解地是，在一些实施例中，可以灵活设计比较电路的第一电路、第二电路和输入电路的元件。可以基于相同的方式重置比较电路700A和700B。因此，为简洁起见，将省略比较电路700B的重置操作的讨论。
根据本发明实施例，比较电路700A可以接收重置控制信号CK_COMP，以及，在重置状态中响应于重置控制信号CK_COMP而执行重置操作。
可以灵活选择将被重置的中间端子。举例来说，该中间端子可以是端子MOP1和MON1。在一些示例中，当重置控制信号CK_COMP变低(例如，为低电平)时，比较电路700A工作在重置状态中，以及，重置电压VDD_VOP1和VDD_VON1被分别提供给中间端子MOP1和MON1。
当比较电路700A的偏移电压不是零时，重置电压VDD_VOP1和VDD_VON1可被预先设置为不同的电压电平。
举例来说，当输入电路710(或者，比较电路700B的第一电路)具有比输入电路720(或者，比较电路700B的第二电路)更强的驱动能力时，重置电压VDD_VOP1可被设置为比重置电压VDD_VON1低的数值，换言之，重置电压VDD_VON1比重置电压VDD_VOP1大。
更具体地，当重置电压VDD_VON1设置为VDD时，重置电压VDD_VOP1可设置为(VDD-Vcancel)。如上所讨论，偏移消除电压Vcancel与偏移电压的绝对值正相关。
图8A是根据本发明实施例的一种比较电路的示例性电路图。比较电路800A为两级比较器，以及，可以包括输入电路810和820、控制电路830和输出电路(包括比较电路800A的其余电路组件)。
图8B是根据本发明另一实施例的一种比较电路的另一示例性电路图。比较电路800B为两级比较器，以及，可以包括第一电路(包括电路子单元811和812)、第二电路(包括电路子单元821和822)、控制电路830和辅助电路(包括电路子单元841和842)。第一电路和第二电路具有对称结构。换言之，第一电路的结构和第二电路的结构彼此之间是对称的。
图8A和图8B基本上示出了相同的电路。应当理解地是，在一些实施例中，可以灵活设计比较电路的第一电路、第二电路和输入电路的元件。可以基于相同的方式重置比较电路800A和800B。因此，为简洁起见，将省略比较电路800B的重置操作的讨论。
根据本发明实施例，比较电路800A可以接收重置控制信号CK_COMP，以及，在重置状态中响应于重置控制信号CK_COMP而执行重置操作。
可以灵活选择将被重置的中间端子。举例来说，该中间端子可以是端子MOP1’和MON1’。在一些示例中，当重置控制信号CK_COMP变高(例如，为高电平)时，比较电路800A工作在重置状态中，以及，重置电压VSS_VOP1和VSS_VON1被分别提供给中间端子MOP1’和MON1’。
当比较电路800A的偏移电压不是零时，重置电压VSS_VOP1和VSS_VON1可被预先设置为不同的电压电平。
举例来说，当输入电路810(或者，比较电路800B的第一电路)具有比输入电路820(或者，比较电路800B的第二电路)更强的驱动能力时，重置电压VSS_VOP1可被设置为比重置电压VSS_VON1大的数值，换言之，重置电压VSS_VON1比重置电压VSS_VOP1小。
更具体地，当重置电压VSS_VON1设置为接地电压VSS时，重置电压VSS_VOP1可设置为(VSS+Vcancel)。如上所讨论，偏移消除电压Vcancel与偏移电压的绝对值正相关。
在以上讨论的实施例中，经过以上描述的重置操作之后，比较电路的偏移电压可以得到补偿，从而使得比较电路的转变电压(transition voltage)可以被校准为0V，其中，0V为理想值。当比较电路的转变电压为0V时，以及，当两个输入信号具有相同的电压时，比较电路的输出(即比较结果)是难区别的(举例来说，经过几次重复的实验之后，比较电路输出1的百分比大约为50％，以及，比较电路输出0的百分比也大约为50％)。
请注意，以上所描述的重置操作的构思可被应用至任意类型的比较电路中。因此，比较电路不应当受限于以上所描述的实施例。
在权利要求中以修改权利要求组件的序数词的使用(诸如“第一”、“第二”、“第三”等)本身并不意味着任何的优先级、优先，或者一个权利要求组件在另一个权利要求组件之上，或者所执行的方法的动作的时间顺序，但只用作标记，以将具有特定名称的一权利要求组件与具有相同名称的另一组件(但使用序数词)区分开来，从而区分权利要求组件。
在不脱离本发明的精神以及范围内，本发明可以其它特定格式呈现。所描述的实施例在所有方面仅用于说明的目的而并非用于限制本发明。本发明的保护范围当视所附的权利要求所界定者为准。本领域技术人员皆在不脱离本发明之精神以及范围内做些许更动与润饰。

Claims (14)

1.一种比较电路，具有偏移电压，其特征在于，包括：
第一输入电路，包括用以接收第一输入信号的第一输入端；
第二输入电路，包括用以接收第二输入信号的第二输入端；以及
控制电路，耦接于第一中间端子和第二中间端子，以及，根据偏移消除电压重置所述第一中间端子上的电压和所述第二中间端子上的电压，以补偿所述偏移电压；
其中，所述第一中间端子耦接在所述第一输入端和所述比较电路的第一输出端之间，所述第二中间端子耦接在所述第二输入端和所述比较电路的第二输出端之间，以及，所述第一中间端子和所述第二中间端子在所述比较电路中是对称的端子。
2.如权利要求1所述的比较电路，其特征在于，当所述偏移电压为非零时，所述第一中间端子上的电压和所述第二端子上的中间电压被重置为不同的电压电平。
3.如权利要求1所述的比较电路，其特征在于，所述偏移消除电压的绝对值随所述偏移电压的绝对值增大而增大。
4.如权利要求1所述的比较电路，其特征在于，所述控制电路提供第一重置电压给所述第一中间端子，以及，提供第二重置电压给所述第二中间端子；其中，所述第一重置电压和所述第二重置电压之间的差异为所述偏移消除电压。
5.如权利要求1所述的比较电路，其特征在于，当所述第一输入电路具有比所述第二输入电路更强的驱动能力时，以及当所述第一中间端子上的电压被重置为供给电压时，所述控制电路提供重置电压给所述第二中间端子，其中，所述重置电压低于所述供给电压。
6.如权利要求1所述的比较电路，其特征在于，当所述第一输入电路具有比所述第二输入电路更强的驱动能力时，以及当所述第一中间端子上的电压被重置为接地电压时，所述控制电路提供重置电压给所述第二中间端子，其中，所述重置电压大于所述接地电压。
7.如权利要求1所述的比较电路，其特征在于，所述控制电路在所述比较电路的重置状态中重置所述第一中间端子上的电压和所述第二中间端子上的电压。
8.一种比较电路，具有偏移电压，其特征在于，包括：
第一电路，包括第一输出端和用以接收第一输入信号的第一输入端；
第二电路，包括第二输出端和用以接收第二输入信号的第二输入端，其中，所述第一电路和所述第二电路在结构上是对称的；以及
控制电路，耦接于第一中间端子和第二中间端子，以及根据偏移消除电压重置所述第一中间端子上的电压和所述第二中间端子上的电压，以补偿所述偏移电压；
其中，所述第一中间端子位于从所述第一输入端至所述第一输出端的路径上，所述第二中间端子位于从所述第二输入端至所述第二输出端的路径上，以及，所述第一中间端子和所述第二中间端子在所述比较电路中是对称的端子。
9.如权利要求8所述的比较电路，其特征在于，当所述偏移电压为非零时，所述第一中间端子上的电压和所述第二端子上的中间电压被重置为不同的电压电平。
10.如权利要求8所述的比较电路，其特征在于，所述偏移消除电压的绝对值随所述偏移电压的绝对值增大而增大。
11.如权利要求8所述的比较电路，其特征在于，所述控制电路提供第一重置电压给所述第一中间端子，以及，提供第二重置电压给所述第二中间端子；其中，所述第一重置电压和所述第二重置电压之间的差异为所述偏移消除电压。
12.如权利要求8所述的比较电路，其特征在于，当所述第一电路具有比所述第二电路更强的驱动能力时，以及当所述第一中间端子上的电压被重置为供给电压时，所述控制电路提供重置电压给所述第二中间端子，其中，所述重置电压低于所述供给电压。
13.如权利要求8所述的比较电路，其特征在于，当所述第一电路具有比所述第二电路更强的驱动能力时，以及当所述第一中间端子上的电压被重置为接地电压时，所述控制电路提供重置电压给所述第二中间端子，其中，所述重置电压大于所述接地电压。
14.如权利要求8所述的比较电路，其特征在于，所述控制电路在所述比较电路的重置状态中重置所述第一中间端子上的电压和所述第二中间端子上的电压。
CN201610517729.5A 2016-02-04 2016-07-04 比较电路 Withdrawn CN107040247A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662291026P 2016-02-04 2016-02-04
US62/291,026 2016-02-04
US15/141,785 2016-04-28
US15/141,785 US20170230034A1 (en) 2016-02-04 2016-04-28 Comparator circuits

Publications (1)

Publication Number Publication Date
CN107040247A true CN107040247A (zh) 2017-08-11

Family

ID=59496935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610517729.5A Withdrawn CN107040247A (zh) 2016-02-04 2016-07-04 比较电路

Country Status (2)

Country Link
US (1) US20170230034A1 (zh)
CN (1) CN107040247A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320426B1 (en) * 2000-12-18 2001-11-20 Topic Semiconductor Corp. Self-calibrating circuit of high speed comparator
CN1691495A (zh) * 2004-04-21 2005-11-02 索尼株式会社 差分放大器、2级放大器和模拟/数字转换器
CN1758540A (zh) * 2005-02-23 2006-04-12 威盛电子股份有限公司 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
CN102204097A (zh) * 2008-10-31 2011-09-28 国立大学法人东京工业大学 比较器以及模数转换器
CN103208981A (zh) * 2011-11-03 2013-07-17 联发科技股份有限公司 比较器和放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652600B2 (en) * 2006-01-31 2010-01-26 Imec A/D converter comprising a voltage comparator device
TWI443969B (zh) * 2010-11-17 2014-07-01 Ind Tech Res Inst 以動態比較器為基礎的比較系統
JP6299437B2 (ja) * 2014-05-30 2018-03-28 富士通株式会社 コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法
US9991965B2 (en) * 2014-10-28 2018-06-05 Mellanox Technologies Denmark Aps Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320426B1 (en) * 2000-12-18 2001-11-20 Topic Semiconductor Corp. Self-calibrating circuit of high speed comparator
CN1691495A (zh) * 2004-04-21 2005-11-02 索尼株式会社 差分放大器、2级放大器和模拟/数字转换器
CN1758540A (zh) * 2005-02-23 2006-04-12 威盛电子股份有限公司 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
CN102204097A (zh) * 2008-10-31 2011-09-28 国立大学法人东京工业大学 比较器以及模数转换器
CN103208981A (zh) * 2011-11-03 2013-07-17 联发科技股份有限公司 比较器和放大器

Also Published As

Publication number Publication date
US20170230034A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
US8847636B2 (en) Implementing voltage feedback gate protection for CMOS output drivers
JP5739058B2 (ja) 動的レベルシフト構成を用いて電圧信号をレベルシフトするためのシステムおよび方法
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
US10997882B2 (en) Short detection device, a short detection circuit and a display device using the same
US8030961B2 (en) Semiconductor integrated circuit
US9606645B2 (en) Display apparatus and pixel driving method with current compensation function
US20110199360A1 (en) Differential amplifier architecture adapted to input level conversion
US9654315B2 (en) Slicer apparatus and calibration method thereof
US20050093579A1 (en) LVDS driver circuit and driver circuit
US20110298780A1 (en) Reference voltage generation circuit, power source device, liquid crystal display device
JP2010169730A (ja) 表示装置の駆動回路
US7378875B2 (en) Compensation circuits for unequal input/output common mode voltages
US8957708B2 (en) Output buffer and semiconductor device
CN107040247A (zh) 比较电路
KR102394856B1 (ko) 레벨 쉬프터, 소스 드라이버 집적회로 및 게이트 드라이버 집적회로
JP2010183455A (ja) 半導体装置
US9270112B2 (en) Driving circuit
US8570313B2 (en) Display panel driver
JP2008210078A (ja) 定電圧電源回路とそのテスト方法およびそれを用いた電子機器
JP2017225049A (ja) 半導体物理量センサ装置
JP2011038849A (ja) 半導体集積回路
CN107680547B (zh) 缓冲电路、面板模块及显示驱动方法
US20210011504A1 (en) Output circuit
KR101790288B1 (ko) 차동 입력 레벨 쉬프터
CN112230707B (zh) 输出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170811