CN107025889B - 显示装置 - Google Patents

Abstract

一个实施方式的显示装置具备：具有配置有多个像素的显示区域的一对基板、被配置于这些基板之间的光学元件层、配置于像素的像素电极及存储器、被供给使存储器存储的数字信号的多个信号线、将存储器与信号线连接的开关元件、被供给控制开关元件的扫描信号的多个扫描线、第1驱动器单元及第2驱动器单元。第1驱动器单元被配置在显示区域的周围的外围区域，对多个信号线的每个信号线供给数字信号。第2驱动器单元被配置在外围区域，对多个扫描线的每个扫描线供给扫描信号。在该显示装置中，第1驱动器单元的至少一部分被配置在显示区域与第2驱动器单元之间。

Description

显示装置

相关申请的交叉引用

本申请基于并主张2016年1月29日在日本提出的专利申请第2016-016115号的优先权，这里通过参考而包括该日本专利申请的全部内容。

技术领域

本发明的实施方式涉及显示装置。

背景技术

在显示区域按每个像素配置有存储器的液晶显示装置等的显示装置为人们所知。这种显示装置，通过将与使之显示的图像对应的数字信号写入各存储器，并且将各像素的驱动电位设定为与各存储器中所存储的数字信号对应的电位，从而在显示区域显示图像。这种基于存储于存储器中的数字信号驱动像素的方式被称为例如数字模式或者数字驱动方式等。

就显示装置而言，希望极力减小显示区域的周围的外围区域(窄框化)。在数字模式的显示装置中，需要将用于控制存储器的各种布线、电路配置在外围区域。因此，为了实现窄框化，需要对外围区域中的电路布局下工夫。

发明内容

一个实施方式的显示装置具备一对基板、光学元件层、像素电极、存储器、多个信号线、开关元件、多个扫描线、第1驱动器单元及第2驱动器单元。上述一对基板具有配置有多个像素的显示区域。上述光学元件层被配置在上述一对基板之间。上述像素电极及上述存储器被配置于上述像素。上述信号线被供给使上述存储器存储的数字信号。上述开关元件将上述存储器与上述信号线连接。上述扫描线被供给控制上述开关元件的扫描信号。上述第1驱动器单元被配置在上述显示区域的周围的外围区域，对上述多个信号线的每个信号线供给上述数字信号。上述第2驱动器单元被配置在上述外围区域，对上述多个扫描线的每个扫描线供给上述扫描信号。在该显示装置中，上述第1驱动器单元的至少一部分被配置在上述显示区域与上述第2驱动器单元之间。

根据这样的构成，能够提供能够窄框化的数字模式的显示装置。

附图说明

图1是表示一个实施方式的显示装置的整体构成的一例的图。

图2是表示上述显示装置的电路构成的一例的图。

图3是表示上述显示装置具备的副像素的等效电路的一例的图。

图4是表示上述显示装置的存储期间中的动作的一例的时序图。

图5是表示上述显示装置的显示期间中的动作的一例的时序图。

图6是表示上述显示装置具备的第1电路单元的概略的构成的图。

图7是表示上述显示装置具备的第2电路单元的概略的构成的图。

图8是表示外围区域所包括的第1区域中上述显示装置具备的第1及第2驱动器单元能够应用的电路布局的一例的图。

图9是表示第1区域中上述第1及第2驱动器单元能够应用的电路布局的另一个例子的图。

图10是表示外围区域所包括的第2区域中上述第2驱动器单元能够应用的电路布局的一例的图。

图11是表示第1区域能够应用的电路布局的具体例的图。

图12是将图11的第1电路单元放大表示的图。

图13是将图11的第2电路单元放大表示的图。

具体实施方式

参照附图对一个实施方式进行说明。

另外，揭示的只不过是一例，本领域技术人员关于保证发明的主旨的适当变更而能够容易地想到的例子当然也包含在本发明的范围内。另外，关于附图，为了使说明更明确，有时与实际的形态相比示意地进行表示，但终究是一例，并不限定本发明的解释。在各图中，对于连续地配置的相同或类似的要素，有时省略符号。另外，在本说明书和各图中，对于发挥与有关已出现的图的前述构成要素相同或类似的功能的构成要素附以同一参照符号，有时省略重复的详细的说明。

在本实施方式中，作为显示装置的一例，揭示具备上述的数字模式的功能的液晶显示装置。但是，本实施方式并不妨碍本实施方式揭示的各个技术思想对其他种类的显示装置的应用。作为其他种类的显示装置，假定了有机电致发光(有机EL)显示装置等的自发光型的显示装置、或者具有电泳元件等的电子纸型的显示装置等。

首先，使用图1至图5，对显示装置的基本的构成及动作进行叙述。

图1是表示显示装置1的概略构成的一例的俯视图。显示装置1具备第1基板SUB1和第2基板SUB2。第1基板SUB1及第2基板SUB2以互相对置的状态贴合。在第1基板SUB1与第2基板SUB2之间，封入有液晶层(后述的液晶层LC)。该液晶层是光学元件层的一例。作为其他的光学元件层，列举出如上所述的有机EL元件、电泳元件及MEMS(Micro Electro MechanicalSystems：微机电系统)快门元件。

显示装置1具有显示区域DA和包围显示区域DA的外围区域SA。显示区域DA相当于第1基板SUB1与第2基板SUB2重叠的区域中的、显示图像的区域。在显示区域DA配置有像素PX。具体而言，在显示区域DA，多个像素PX沿着第1方向X及第2方向Y排列成矩阵状。第1方向X及第2方向Y例如互相正交。外围区域SA相当于第1基板SUB1与第2基板SUB2重叠的区域中的、显示区域DA的外侧的区域。

在图1的例子中，显示区域DA是正圆形状。但是，显示区域DA也可以是椭圆形状、多边形状或者至少一部分包括曲线状的轮廓的形状等其他的形状。另外，在图1的例子中，第1基板SUB1、第2基板SUB2及外围区域SA也是正圆形。但是，关于这些第1基板SUB1、第2基板SUB2及外围区域SA，也可以与显示区域DA同样地为其他的形状。

显示装置1还具备控制装置2、第1驱动器单元3及第2驱动器单元4。控制装置2是被安装于例如第1基板SUB1的集成电路，作为输出基于从外部输入的图像数据进行图像显示所需的各种信号的信号供给源发挥功能。另外，控制装置2也可以不安装于第1基板SUB1、第2基板SUB2，而经由柔性布线基板等与这些基板连接。

第1驱动器单元3及第2驱动器单元4在外围区域SA中形成于例如第1基板SUB1。在图1的例子中，第1驱动器单元3具有沿着显示区域DA的下方的缘部(控制装置2侧的缘部)的圆弧形状。另外，第2驱动器单元4具有沿着显示区域DA的左方的缘部的圆弧形状。第1驱动器单元3也能够表达为水平驱动器、信号线驱动电路、或者源极驱动器等。第2驱动器单元4也可以表达为垂直驱动器、扫描线驱动电路、或者栅极驱动器等。

外围区域SA被形成于例如第2基板SUB2的遮光层遮光。通过设置这样的遮光层，能够防止从外围区域SA漏光、及由形成于外围区域SA的电路及布线引起的光的反射。

第1驱动器单元3具备多个第1电路单元30。第2驱动器单元4具备多个第2电路单元40。

外围区域SA具有第1区域A1和第2区域A2。在第1区域A1，在第2驱动器单元4与显示区域DA之间存在第1驱动器单元3的一部分(至少1个第1电路单元30)。另一方面，在第2区域A2，在第2驱动器单元4与显示区域DA之间不存在第1驱动器单元3。如果从其他的观点来说，在第1区域A1形成有第1电路单元30和第2电路单元40这双方，在第2区域A2形成有第2电路单元40，未形成第1电路单元30。

图2是表示显示装置1的概略的电路构成的图。这里，为了简化图示，将显示区域DA设为矩形状，将各驱动器单元3、4设为直线状。在本实施方式中，像素PX包括红色(R)、绿色(G)、蓝色(B)的副像素SP。以下，将红色、绿色、蓝色的副像素SP分别称为副像素SPR、SPG、SPB。另外，在本申请中，有时也将副像素SP简称为“像素”。

在图2的例子中，1个像素PX所包括的副像素SPR、SPG、SPB沿第1方向X排列。但是，像素PX的布局不限定于图2的例子。例如，像素PX可以还包括白色(W)等其他颜色的副像素SP。另外，1个像素PX所包括的副像素SP中的至少一部分也可以沿第2方向Y排列。另外，像素PX也可以包括与同一颜色对应的多个副像素SP。

显示装置1具备多个信号线S和多个扫描线GD。各信号线S及各扫描线GD形成于第1基板SUB1。各信号线S分别与对应的第1电路单元30连接。各扫描线GD分别与对应的第2电路单元40连接。各信号线S沿着第2方向Y在显示区域DA延伸，并沿第1方向X排列。各扫描线GD沿着第1方向X在显示区域DA延伸，并沿第2方向Y排列。

副像素SP分别具备形成于第1基板SUB1的存储器10及像素电极PE。存储器10存储经由信号线S供给的数字信号。像素电极PE与形成于第2基板SUB2的共用电极CE对置。共用电极CE也可以形成于第1基板SUB1。像素电极PE及共用电极CE能够通过例如铟·锡·氧化物(ITO)等透明导电材料形成。共用电极CE遍及多个副像素SP而形成，并经由共用电极线LCM与控制装置2具备的交流驱动电路20连接。

显示装置1具备与各副像素SP对置的滤色器。这些滤色器具有与对置的副像素SP的显示颜色对应的颜色，形成于例如第2基板SUB2。

显示装置1能够设为例如反射式的显示装置。在此情况下，在显示区域DA形成反射外光的反射层，利用通过该反射层反射的光显示图像。也可以在第2基板SUB2的外面侧设置前光灯，利用来自该前光灯的光显示图像。

另外，显示装置1能够设为透射式的显示装置。在此情况下，在第1基板SUB1的背面侧设置背光灯，利用来自该背光灯的光显示图像。显示装置1也可以具有反射式和透射式这两种功能。

图3是表示副像素SP的等效电路的一例的图。在各副像素SP的每个副像素SP，配置有上述像素电极PE、上述存储器10、选择控制电路11及存储控制电路12。

选择控制电路11具备输入端与第1驱动线DL1连接的开关元件Q1、输入端与第2驱动线DL2连接的开关元件Q2。对第1驱动线DL1，从例如控制装置2供给图像的显示信号即第1驱动信号xFRP。对第2驱动线DL2，从交流驱动电路20供给图像的非显示信号即第2驱动信号FRP。

并且，选择控制电路11具备将开关元件Q1、Q2的输出端与像素电极PE连接的选择信号线12a。

在图3中，从交流驱动电路20延伸的布线分支为第2驱动线DL2及共用电极线LCM。即，在该例中，各信号FRP、VCOM是相同电位。

存储器10具备开关元件Q3～Q6。在开关元件Q3、Q5的输入端，连接有第1电源线LP1。对第1电源线LP1，从第2电路单元40供给电源电压VRAM。在开关元件Q4、Q6的输入端，连接有被供给电压VSS的第2电源线LP2。开关元件Q3、Q4构成输出端与开关元件Q2的控制端连接的第1变换器，开关元件Q5、Q6构成输出端与开关元件Q1的控制端连接的第2变换器。这些变换器反向并联连接，将开关元件Q1、Q2的任意一方选择性地接通。

第1电路单元30对信号线S供给数字信号SIG。存储控制电路12是使存储器10存储对信号线S供给的数字信号SIG的电路，且具备开关元件Q7。开关元件Q7的输入端与信号线S连接，输出端与开关元件Q3、Q4的控制端连接。在开关元件Q7的控制端，连接有扫描线GD。对扫描线GD，从第2电路单元40供给扫描信号GATED。

开关元件Q1～Q7例如都是薄膜晶体管，且形成于第1基板SUB1。第1驱动线DL1、第2驱动线DL2、第1电源线LP1、第2电源线LP2、扫描线GD也形成于第1基板SUB1，与沿第1方向X排列的多个副像素SP连接。

如以上那样的构成的显示装置1，能够以数字模式驱动各副像素SP。数字模式是基于存储器10存储的数字信号以将副像素SP的亮度单纯地接通断开的黑白进行控制的方式。在以下的说明中，假定如下情况：显示装置1是常黑模式，在存储器10被设定为H电平(高电位电平)时副像素SP被接通(白显示)，在存储器10被设定为L电平(低电位电平)时副像素SP被断开(黑显示)。

在数字模式下，存储期间与显示期间反复，在存储期间，将被供给至信号线S的数字信号SIG存储于存储器10，在显示期间，将第1驱动信号xFRP及第2驱动信号FRP中与存储于存储器10的数字信号(H电平或L电平)对应的一方选择性地向像素电极PE供给。

在以下的说明中，将显示区域DA中沿第1方向X排列的一组副像素SP称为水平线。在存储期间，对扫描线GD依次供给扫描脉冲，并且与被供给了扫描脉冲的扫描线GD对应的水平线的数字信号SIG被向各信号线S依次供给。由此，按每个水平线，与图像数据对应的数字信号SIG被向存储器10依次写入。

图4是表示显示装置1的存储期间中的动作的一例的时序图。在该时序图中，着眼于图3所示的1个副像素SP，表示出数字信号SIG、像素电极PE的像素电位PIX、共用信号VCOM、扫描信号GATED、电源电压VRAM、存储器10中存储的存储器电位RAM的变化。

在以下的说明中，将用于对一个水平线写入数字信号SIG的期间定义为水平期间TH。在水平期间TH，信号线S的数字信号SIG被设定为应当对存储器10写入的电位。这里，设为，作为H电平的电压VDD与白显示对应，作为L电平的电压VSS与黑显示对应。第1电源线LP1的电源电压VRAM从VDD2下降到VDD1。然后，扫描线GD的扫描信号GATED从VSS2上升到VDD2时，开关元件Q7接通，存储器10与信号线S连接。此时，如图中以箭头表示那样，对信号线S供给的数字信号SIG的电平被向存储器10写入。在图4中，例示H电平向存储器10写入的情况。

然后，通过使扫描信号GATED下降到VSS2从而开关元件Q7断开，电源电压VRAM上升到使开关元件Q1、Q2接通的电压即VDD2。此时，存储器10的电压也从VDD1上升到VDD2。由此，存储器10将第1电源线LP1与开关元件Q1连接，通过电源电压VRAM将开关元件Q1设为接通。另一方面，存储器10将第2电源线LP2与开关元件Q2连接，通过电压VSS将开关元件Q2设为断开。开关元件Q1变为接通，从而对选择信号线12a供给第1驱动线DL1的第1驱动信号xFRP。

如果对存储器10供给的电位是与黑显示相当的L电平，则存储器10将第2电源线LP2与开关元件Q1连接，通过电压VSS将开关元件Q1设为断开。另一方面，存储器10将第1电源线LP1与开关元件Q2连接，通过电源电压VRAM将开关元件Q2设为接通。开关元件Q2成为接通，从而对选择信号线12a供给第2驱动线DL2的第2驱动信号FRP。也就是说，存储器10根据所存储的电压，将开关元件Q1、Q2的任一个排他地设为接通，选择第1驱动线DL1及第2驱动线DL2的任意一方作为选择信号线12a的连接目的地。

图5是表示显示装置1的显示期间中的动作的一例的时序图。在该时序图中，与图4的情况同样地着眼于1个副像素SP。另外，在图4及图5的例子中，示出了使用了帧反转控制的情况，该帧反转控制是指，使像素电极PE及共用电极CE间的电位的极性在配置于显示区域DA的全部副像素SP间按每个帧期间TF周期性地反转的控制。构成1帧的各水平线的存储器10的更新，在例如1个帧期间TF期间执行。即，图4所示的一系列的水平期间TH，是1个帧期间TF所包括的期间，信号VCOM是一定的。另一方面，如图5所示，显示期间由多个帧期间TF构成，按每个帧期间TF，各信号VCOM、FRP的电位在VSS和VDD间变化。第1驱动信号xFRP是与第2驱动信号FRP反相的交流信号，按每个帧期间TF在电压VDD、VSS间变化。

在显示期间，在通过存储器10将开关元件Q1接通的情况下，第1驱动线DL1与像素电极PE连接，在通过存储器10将开关元件Q2接通的情况下，第2驱动线DL2与像素电极PE连接。在图5中，例示了第1驱动线DL1与像素电极PE连接，由此像素电位PIX被设定为第1驱动信号xFRP的情况。在此情况下，在像素电极PE与共用电极CE之间产生电位差，副像素SP成为白显示。另一方面，在第2驱动线DL2与像素电极PE连接的情况下，在像素电极PE与共用电极CE之间不产生电位差，副像素SP成为黑显示。

通过以上的动作，各副像素SP成为白显示或黑显示，图像被显示在显示区域DA。

接下来，使用图6及图7，对第1电路单元30及第2电路单元40进行说明。

图6是表示第1电路单元30的概略的构成的图。该图所示的第1电路单元30，是对与红色对应的2个副像素SPR1、SPR2、与绿色对应的2个副像素SPG1、SPG2、与蓝色对应的2个副像素SPB1、SPB2的每个副像素供给数字信号SIG的电路单元。例如，副像素SPR1、SPG1、SPB1包含于1个像素PX，副像素SPR2、SPG2、SPB2包含于与该像素PX在第1方向X上相邻的其他的像素PX。

第1电路单元30具备第1移位寄存器31、第1闩锁电路32、第2闩锁电路33及第1缓冲电路34。第1闩锁电路32具备存储器元件MA1～MA6。第2闩锁电路33具备存储器元件MB1～MB6。第1缓冲电路34具备缓冲元件BA1～BA6。

第1移位寄存器31与第1闩锁电路32通过2条第1连接线CL1连接。存储器元件MA1～MA6分别经由第2连接线CL2与存储器元件MB1～MB6连接。存储器元件MB1～MB6分别经由第3连接线CL3与缓冲元件BA1～BA6连接。各缓冲元件BA1～BA6上分别连接有向副像素SPR1、SPG1、SPB1、SPR2、SPG2、SPB2延伸的信号线S。

第1移位寄存器31、第1闩锁电路32、第2闩锁电路33及第1缓冲电路34，将电压VDD1、VSS作为驱动电源而动作。在重置信号xRST输入时，第1移位寄存器31将输出OUT、xOUT清除为断开电位。在时钟HCK输入时，第1移位寄存器31取入前级的第1电路单元30的第1移位寄存器31(以下，称为前级寄存器)的输出数据DI，将该输出数据DI闩锁。此时，如果前级寄存器的输出数据DI是H电平，则第1移位寄存器31的输出OUT成为H电平，输出xOUT成为L电平。反之，如果前级寄存器的输出数据是L电平，则第1移位寄存器31的输出OUT成为L电平，输出xOUT成为H电平。

第1移位寄存器31的输出OUT被向下一级的第1电路单元30的第1移位寄存器31输出。并且，第1移位寄存器31的输出OUT和xOUT作为闩锁脉冲，向存储器元件MA1～MA6供给。

在图6的例子中，在第1移位寄存器31与第1闩锁电路32之间数据总线DBL延伸。数据总线DBL也可以在第1闩锁电路32与第2闩锁电路33之间延伸。数据总线DBL包括被供给影像数据R1、G1、B1、R2、G2、B2这6条布线。影像数据R1、G1、B1、R2、G2、B2，分别是表示对副像素SPR1、SPG1、SPB1、SPR2、SPG2、SPB2供给的数字信号SIG的数据。

在对第1移位寄存器31输入了H电平的输出数据DI时，对例如数据总线DBL供给的影像数据R1、G1、B1、R2、G2、B2被闩锁在存储器元件MA1～MA6中。

对存储器元件MB1～MB6输入定时脉冲Ds、xDs。通过定时脉冲Ds、xDs，存储器元件MB1～MB6将被闩锁于存储器元件MA1～MA6的影像数据同时闩锁。这样从第1闩锁电路32对第2闩锁电路33转送影像数据的定时，在例如全部第1电路单元30间相同。由此，沿第1方向X排列的各副像素SP(水平线)的影像数据齐聚于各第1电路单元30的第2闩锁电路33。

缓冲元件BA1～BA6分别将与存储器元件MB1～MB6闩锁了的影像数据对应的数字信号SIG输出至信号线S。由此，与通过各第1电路单元30的第2闩锁电路33闩锁的影像数据对应的数字信号SIG一齐向各信号线S供给，执行对各副像素SP的存储器10的数据写入。在这样供给数字信号SIG期间，在第1闩锁电路32中下一个水平线的影像数据R1、G1、B1、R2、G2、B2被闩锁。

根据以上的构成，通过1个第1电路单元30能够处理2个像素PX的影像数据。因此，能够降低第1驱动器单元3的驱动频率。另外，能够在第2闩锁电路33的影像数据被供给至信号线S期间通过第1闩锁电路32将下一水平线的影像数据闩锁，所以能够提高处理效率。

另外，第1电路单元30也可以是仅包含1个闩锁电路的构成。另外，第1电路单元30既可以是仅对1个像素PX所包括的副像素SP供给数字信号SIG的构成，也可以是对3个以上的像素PX所包括的副像素SP供给数字信号SIG的构成。

图7是表示第2电路单元40的概略的构成的图。第2电路单元40具备第2移位寄存器41、2个第2缓冲电路42A、42B、电源电路43。第2移位寄存器41与第2缓冲电路42A、42B及电源电路43通过第4连接线CL4连接。

第2移位寄存器41及第2缓冲电路42A、42B将电压VDD2、VSS作为驱动电源而动作。电源电路43将电压VDD1、VDD2作为驱动电源而动作。在重置信号xRST输入时，第2移位寄存器41将输出OUT、xOUT清除为例如断开电位。在时钟VCK输入时，第2移位寄存器41取入前级的第2电路单元40的第2移位寄存器41(以下，称为前级寄存器)的输出数据DI，并将该输出数据DI闩锁。例如，如果前级寄存器的输出数据DI是H电平，则第2移位寄存器41的输出OUT成为H电平，输出xOUT成为L电平。另一方面，如果前级寄存器的输出数据DI是L电平，则第2移位寄存器41的输出OUT成为L电平，输出xOUT成为H电平。

第2移位寄存器41的输出OUT、xOUT被向第2缓冲电路42A、42B供给，并且被向下一级的第2电路单元40的第2移位寄存器41输出。另外，输出OUT、xOUT被向电源电路43供给。电源电路43根据输出OUT、xOUT的状态，将上述的电源电压VRAM设定为H电平或L电平。

对第2缓冲电路42A供给使能信号xENB1。对第2缓冲电路42B供给使能信号xENB2。第2缓冲电路42A，相应于例如输出OUT是H电平且输出xOUT是L电平并且被输入了使能信号xENB1的情况，对与第2缓冲电路42A连接的扫描线GD供给H电平的扫描信号GATED。第2缓冲电路42B，相应于例如输出OUT是H电平且输出xOUT是L电平并且被供给了使能信号xENB2的情况，对与第2缓冲电路42B连接的扫描线GD供给H电平的扫描信号GATED。在与被供给了H电平的扫描信号GATED的扫描线GD连接的副像素SP中，开关元件Q7被接通。因此，在这些副像素SP中，能够将对信号线S供给的数字信号SIG向存储器10写入。

在如以上那样的构成的第2电路单元40中，在1级的第2移位寄存器41闩锁了驱动用的数据的情况下，能够通过使能信号xENB1、xENB2按顺序地驱动2条扫描线GD。也就是说，不需要按各个扫描线GD准备第2移位寄存器41，就能够缓和第2移位寄存器41的驱动频率。

在一般的显示装置中，显示区域DA是具有沿着第1方向X的边部和沿着第2方向Y的边部的矩形状。在此情况下，通常将第1驱动器单元3沿着第1方向X直线状地配置，并将第2驱动器单元4沿着第2方向Y直线状地配置。各驱动器单元3、4沿着显示区域DA，所以能够遍布全长使各驱动器单元3、4与显示区域DA接近。

与此相对，在如图1那样显示区域DA是圆形的情况下，在将各驱动器单元3、4直线状配置时，会在显示区域DA与各驱动器单元3、4之间产生浪费的空间。因此，在本实施方式中，如图1所示那样将各驱动器单元3、4设为沿着显示区域DA的圆弧状。并且，通过如第1区域A1那样，将第1驱动器单元3的至少一部分配置在第2驱动器单元4与显示区域DA之间，防止外围区域SA中的浪费空间的产生而谋求窄框化。

但是，在第1区域A1中，需要使从第2驱动器单元4向显示区域DA延伸的扫描线GD等的布线通到第1驱动器单元3的区域。另外，在将各驱动器单元3、4设为圆弧状时，需要将这些驱动器单元内的布线适当弯曲。鉴于此，需要使各驱动器单元3、4的电路布局高效化。

图8是表示各驱动器单元3、4能够应用的电路布局的一例的图。在该图中，示出了第1区域A1的附近处的外围区域SA及显示区域DA的概略的构成。

第1驱动器单元3具备沿着显示区域DA圆弧状排列的多个第1电路单元30。在图8中，1个第1电路单元30上连接有1条信号线S，但也可以连接有更多的信号线S(如例如图6那样为6条信号线S)。

第2驱动器单元4具备沿着第1驱动器单元3及显示区域DA圆弧状排列的多个第2电路单元40。在图8中，在1个第2电路单元40上连接有1条扫描线GD，但也可以连接有更多的扫描线GD(如例如图7那样为2条扫描线GD)。

第1电路单元30被分为2个电路。在以下的说明中，将这2个电路中的一方称为水平电路H1，将另一方称为水平电路H2。例如，水平电路H1包括图6所示的第1移位寄存器31、第1闩锁电路32、第2闩锁电路33及第1缓冲电路34中的至少1个，水平电路H2包括剩余的。另外，例如水平电路H1包括存储器元件MA1～MA3，水平电路H2包括存储器元件MA4～MA6等，也可以用更细分化的单位的电路元件定义水平电路H1、H2。除此之外，第1电路单元30的分法是任意的，能够根据第1电路单元30的构成应用各种各样的形态。并且，第1电路单元30也可以分为3个以上的水平电路。

在图8的例子中，水平电路H1、H2沿第2方向Y直线状排列。并且，在水平电路H1、H2间，沿第1方向X延伸的扫描线GD延伸存在。水平电路H1、H2通过被设置在与扫描线GD不同的层的连接线互相电连接。

在不将第1电路单元30分为多个水平电路的情况下，需要以避开第1电路单元30的方式使扫描线GD弯曲。因此，在第1电路单元30的周围需要用于盘绕扫描线GD的空间。与此相对，在图8的例子中，能够不使第1电路单元30弯曲而使扫描线GD朝向显示区域DA伸展。因此，能够使扫描线GD所用的空间止于最小限，所以能够使外围区域SA的布局高效化。

图9是表示各驱动器单元3、4能够应用的电路布局的另一个例子的图。在该图的例子中，进一步地，第2电路单元40被分为2个电路。在以下的说明中，将这2个电路中的一方称为垂直电路V1，将另一方称为垂直电路V2。垂直电路V1、V2通过1个或多个连接线互相电连接。

例如，垂直电路V1包括图7所示的第2移位寄存器41、第2缓冲电路42A、42B及电源电路43中的至少1个，垂直电路V2包括剩余的。除此之外，第2电路单元40的分法是任意的，能够根据第2电路单元40的构成应用各种各样的形态。第2电路单元40也可以分为3个以上的垂直电路。

在图9的例子中，水平电路H1、H2与图8的情况同样地沿第2方向Y排列。但是，水平电路H1、H2在第1方向X上互相错开而配置。具体而言，水平电路H1比水平电路H2向图中的左方向(从显示区域DA离开的方向)偏移。在此，2个电路“在第1方向X上互相错开”意味着，例如，将一方的电路的第1方向X上的中心与另一方的电路的第1方向X上的中心连结的线段与第2方向Y不平行。

通过这样使水平电路H1、H2错开，能够使外围区域SA的布局进一步高效化。例如，在图8的例子中，在第1电路单元30的周围可能产生区域50那样的空间，但在图9的例子中，能够将该区域有效地活用而布局第1电路单元30。

垂直电路V1、V2沿第1方向X排列。并且，垂直电路V1、V2在第2方向Y上互相错开而配置。具体而言，垂直电路V1与垂直电路V2相比向图中的下方向偏移。在此，2个电路“在第2方向Y上互相错开”意味着，例如，将一方的电路的第2方向Y上的中心与另一方的电路的第2方向Y上的中心相连的线段，与第1方向X不平行。

接下来，对第2区域A2中的电路布局进行说明。图10是表示第2区域A2中第2驱动器单元4能够应用的电路布局的一例的图。该第2驱动器单元4与图8的第2驱动器单元4对应。即，第2电路单元40未被分为多个垂直电路。但是，第2电路单元40也可以与图9同样地被分为多个垂直电路。例如，即使在如图9那样在第1区域A1中将第2电路单元40分为垂直电路V1、V2的情况下，也可以在第2区域A2不将第2电路单元40分开。

在第2区域A2中，在第2驱动器单元4与显示区域DA之间不存在第1驱动器单元3。因此，与图1及图10相比，能够使第2驱动器单元4靠近显示区域DA。例如，将第1区域A1中的第2电路单元40与显示区域DA间的距离设为第1距离，将第2区域A2中的第2电路单元40与显示区域DA间的距离设为第2距离。在此情况下，第2距离能够比所述第1距离小。

在此，使用图11对第1区域A1能够应用的电路布局的具体例进行说明。在该图中，除了示出了第1区域A1(外围区域SA)以外，也示出了在显示区域DA排列的副像素SP的一部分。

在图11中，示出了4个第1电路单元30和3个第2电路单元40。在第1电路单元30与显示区域DA之间，被供给第1驱动信号xFRP的第1布线WL1与被供给第2驱动信号FRP的第2布线WL2延伸。第1布线WL1上连接例如图3所示的第1驱动线DL1。第2布线WL2上连接例如图3所示的第2驱动线DL2。在图11的例子中，在第1电路单元30与显示区域DA之间，进一步有被供给电压VSS的第3布线WL3与被供给电压VDD1的第4布线WL4延伸。这些布线WL3、WL4的电压VSS、VDD1也被供给至副像素SP，被用于存储器10的驱动。布线WL1～WL4沿着显示区域DA弯曲。在图11中，布线WL1～WL4台阶状地弯曲，与1个级对应的第1电路单元30的数量不是相同数量。具体而言，与位于图11中央的布线WL1～WL4的级(第1级)对应的第1电路单元30的数量是2个(HU1和HU2)。另一方面，与同该级相邻的级(第2级)对应的第1电路单元30的数量是1个。通过使与各级对应的第1电路单元30的数量不同，实现空间的高效化。另外，与第1级及第2级相邻配置的第1电路单元30的数量分别不限于2个及1个，也可以是其他的数量。

在外围区域SA，被供给共用信号VCOM的护环60沿着例如外围区域SA的外周缘环状地配置。护环60承担防止从外部供给的静电等对外围区域SA的各电路造成影响的作用。各电路单元30、40被配置在护环60与显示区域DA间。

在第1布线WL1与显示区域DA间，沿着显示区域DA的轮廓，配置有伪像素DSP。伪像素DSP例如在俯视时是与副像素SP相同的形状，以与副像素SP相同的间距排列。例如，伪像素DSP具备像素电极PE、栅极电路11，但至少不具备存储器10。对伪像素DSP的像素电极PE始终供给非显示信号即第2驱动信号FRP。即，伪像素DSP是始终为黑显示而且不显示图像的像素。

通过1个第1电路单元30驱动的像素串(信号线)存在多个，在图11中为6个。在该6条信号线S中，与各信号线S连接的伪像素DSP的数量不同。另外，在对相邻的第1电路单元30进行比较的情况下，与各信号线S连接的平均的伪像素DSP的数量不同。具体而言，在图11中，同与第1电路单元30相当的HU1对应的信号线S上所连接的第1区域A1的平均伪像素DSP的数量是1.6个(8/5)。另一方面，同与第1电路单元30相当的HU2对应的信号线S上所连接的第1区域A1的平均伪像素DSP的数量是0.6个(3/5)。在显示区域DA的边缘整体，伪像素DSP不规则地配置，填补第1布线W1与显示区域DA间的空间。

图12是将图11的第1电路单元30放大表示的图。另外，图13是将图11的第2电路单元40放大表示的图。图12所示的第1电路单元30具备水平电路H1(第1电路)、水平电路H2(第2电路)及水平电路H3(第3电路)。水平电路H1包括第1移位寄存器31。水平电路H2包括第1闩锁电路32。水平电路H3包括第2闩锁电路33和第1缓冲电路34。水平电路H1、H2通过上述的第1连接线CL1连接，水平电路H2、H3通过上述的第2连接线CL2连接。另外，在水平电路H3中，第2闩锁电路33与第1缓冲电路34通过上述的第3连接线CL3连接。

在水平电路H1上，连接有将电压VSS、VDD1、时钟HCK及重置信号xRST向第1移位寄存器31供给的布线。在水平电路H2上连接有将电压VSS、VDD1向第1闩锁电路32供给的布线。在水平电路H3上，连接有将电压VSS、VDD1及定时脉冲Ds、xDs向第2闩锁电路33及第1缓冲电路34供给的布线。在图11及图12中，为了简化，适当以1条线段表示与水平电路H1～H3连接的多个布线。

图13所示的第2电路单元40具备垂直电路V1(第4电路)和垂直电路V2(第5电路)。垂直电路V1包括第2移位寄存器41。垂直电路V2包括第2缓冲电路42A、42B和电源电路43。垂直电路V1、V2通过上述的第4连接线CL4连接。第2缓冲电路42A、42B上分别连接有扫描线GD，电源电路43上连接有供给电源电压VRAM的第1电源线LP1。

在垂直电路V1上，连接有将电压VSS、VDD2、时钟VCK及重置信号xRST向第2移位寄存器41供给的布线。在垂直电路V2上，连接有将电压VSS、VDD1、VDD2及使能信号ENB1、ENB2向第2缓冲电路42A、42B及电源电路43供给的布线。在图11及图13中，为了简化，适当用1条线段表示与垂直电路V1、V2连接的多个布线。

如图12所示，在水平电路H1、H2之间，与第2电路单元40连接的2条扫描线GD(第1扫描线)及第1电源线LP1沿第1方向X延伸。在水平电路H2、H3间，与其他的第2电路单元40连接的2条扫描线GD(第2扫描线)及第1电源线LP1沿第1方向X延伸。在水平电路H3与第4布线WL4间，进一步有与其他的第2电路单元40连接的2条扫描线GD及第1电源线LP1沿第1方向X延伸。并且，在水平电路H1、H2间，数据总线DBL沿第1方向X延伸。

在水平电路H1、H2间延伸的扫描线GD、第1电源线LP1及数据总线DBL，在俯视时与第1连接线CL1交叉。在水平电路H2、H3间延伸的扫描线GD及第1电源线LP1，在俯视时与第2连接线CL2交叉。

在图12的例子中，信号线S与第1缓冲电路34，经由与第1缓冲电路34连接的引出线Sa连接。在水平电路H3与第4布线WL4间延伸的扫描线GD及第1电源线LP1在俯视时与引出线Sa交叉。并且，各布线WL1～WL4在俯视时也与引出线Sa交叉。

水平电路H1～H3沿第2方向Y排列。并且，水平电路H1～H3在第1方向X上互相错开。具体而言，水平电路H2与水平电路H3相比位于靠图中的左方向，水平电路H1与水平电路H2相比位于更靠左方向。在通过这样使水平电路H1～H3错开而产生的区域，各布线从第1方向X向第2方向Y弯曲。

在图12的例子中，信号线S和水平电路H3(第1缓冲电路34)的位置，在第1方向X上错开。引出线Sa在与第1方向X及第2方向Y这双方相交的方向上倾斜延伸。这样，通过使信号线S与水平电路H3的位置错开，外围区域SA中的电路布局的自由度进一步提高。即，第1电路单元30无需一定配置在连接目的地的信号线S的延长线上。另外，在图12的例子中，第2连接线CL2也在与第1方向X及第2方向Y这双方相交的方向上倾斜延伸。如果如引出线Sa、第2连接线CL2那样使布线倾斜，则与使这些布线沿着第1方向X及第2方向Y弯曲的情况相比，能够缩短这些布线的长度。由此，能够更有效地活用外围区域SA的空间。

在图13的例子中，垂直电路V1、V2沿第1方向X排列，并且在第2方向Y上互相错开。在通过这样使垂直电路V1、V2错开而产生的区域，各布线从第1方向X向第2方向Y弯曲。

另外，图11至图13所示的各布线在例如第1基板SUB1的第1层及第2层上用金属材料、ITO等导电材料形成。在第1层与第2层间，配置有绝缘层。在图11至图13中交叉的2条布线，一方形成于第1层，另一方形成于第2层。因此，这些布线并不电连接。

例如，扫描线GD及第1电源线LP1形成于第1层。另外，信号线S、各布线WL1～WL4及数据总线DBL等的其他的布线形成于第2层。例如第1连接线CL1需要避开形成于第1层的扫描线GD及第1电源线LP1和形成于第2层的数据总线DBL。在这样的情况下，第1连接线CL1中的、与扫描线GD及第1电源线LP1交叉的部分形成于第2层，与数据总线DBL交叉的部分形成于第1层，并通过设置于绝缘层的接触孔将这2个部分连接即可。

另外，不仅第1层及第2层这2层，也可以将更多的层设置于第1基板SUB1，并分散于这些层中形成各布线。

引出线Sa具有与在水平电路H3与第4布线WL4间延伸的扫描线GD及第1电源线LP1交叉的第1部分Sa1、及与各布线WL1～WL4交叉的第2部分Sa2。第1部分Sa1从水平电路H3一直延伸到扫描线GD及第4布线WL4间的接触位置。第2部分Sa2从上述接触位置一直延伸到信号线S。第1部分Sa1为了避开形成于第1层的扫描线GD及第1电源线LP1而形成于第2层。第2部分Sa2为了避开形成于第2层的各布线WL1～WL4而形成于第1层。第1部分Sa1及第2部分Sa2通过上述接触位置连接。

根据图12可知，假定采用了引出线Sa与第2方向Y平行地延伸并与在其前存在的信号线S连接的构成的情况下，引出线Sa在扫描线GD及第1电源线LP1与各布线WL1～WL4交叉的区域通过。扫描线GD及第1电源线LP1与各布线WL1～WL4为了避免互相电接触，而形成于不同的层。因此，为了在该区域中进一步穿通引出线Sa，需要用于形成引出线Sa的新的层。与此相对，如果如图12那样使引出线Sa倾斜来避开扫描线GD及第1电源线LP1与各布线WL1～WL4交叉的区域，则不需要设置新的层。

如以上说明的本实施方式那样，通过将第1驱动器单元3的至少一部分配置在第2驱动器单元4与显示区域DA间，能够防止外围区域SA中的浪费的空间的产生，而谋求窄框化。

并且，通过将第1电路单元30分为多个水平电路并在各水平电路间穿通扫描线GD、数据总线DBL等，能够使外围区域SA的电路布局高效化。

另外，通过使各水平电路错开而配置，能够使外围区域SA的电路布局进一步高效化。通过将第2电路单元40分为多个垂直电路并使这些垂直电路错开配置，也能够获得同样的效果。

除此之外，根据本实施方式，能够获得已经叙述的各种效果。

对本发明的一个实施方式进行了说明，但该实施方式是作为例子提示的，没有限定发明的范围的意图。该新的实施方式能够以除此之外的各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。该实施方式及其变形，包含在发明的范围、主旨中，并且包含在权利要求所记载的发明及其等同的范围中。

例如，在上述实施方式中，公开了数字模式的显示装置。但是，上述实施方式中的外围区域SA的电路布局，也能够应用在经由信号线S对像素电极PE供给模拟的影像信号并获得多灰度的显示图像的模拟模式的显示装置中。并且，上述实施方式中的外围区域SA的电路布局也能够应用在具备数字模式及模拟模式这两种功能的显示装置中。

另外，图6及图7中揭示的各电路单元30、40的构成、图11至图13中揭示的外围区域SA的电路布局只不过是一例。这些图中所示的电路元件、布线既能够适当减少，还能够增加新的电路元件、布线。

Claims (10)

1.一种显示装置，具备：

一对基板，具有配置有多个像素的显示区域；

光学元件层，位于所述一对基板之间；

像素电极，配置于所述像素；

存储器，配置于所述像素；

多个信号线，被供给使所述存储器存储的数字信号；

开关元件，将所述存储器与所述信号线连接；

多个扫描线，被供给控制所述开关元件的扫描信号；

第1驱动器单元，被配置于所述显示区域的周围的外围区域，对所述多个信号线的每个信号线供给所述数字信号；以及

第2驱动器单元，被配置于所述外围区域，对所述多个扫描线的每个扫描线供给所述扫描信号，

所述第1驱动器单元具备多个第1电路单元，

对所述多个第1电路单元的每个第1电路单元连接有对应的所述信号线，

所述多个第1电路单元的至少一个第1电路单元被配置在所述显示区域与所述第2驱动器单元之间，

所述多个扫描线包括第1扫描线和第2扫描线，

被配置在所述显示区域与所述第2驱动器单元之间的所述第1电路单元包括第1电路、第2电路、第3电路、将所述第1电路与所述第2电路连接的第1连接线及将所述第2电路与所述第3电路连接的第2连接线，

在俯视时，在所述第1电路与所述第2电路之间，所述第1扫描线与所述第1连接线交叉地沿第1方向延伸，

在俯视时，在所述第2电路与所述第3电路之间，所述第2扫描线与所述第2连接线交叉地沿所述第1方向延伸。

2.根据权利要求1所述的显示装置，其中，

还具备被依次供给表示所述数字信号的数据的数据总线，所述数字信号是使所述多个像素的所述存储器存储的数字信号，

在俯视时，在所述第1电路与所述第2电路之间，所述数据总线进一步与所述第1连接线交叉地延伸。

3.根据权利要求1所述的显示装置，其中，

还具备对所述存储器供给电源的电源线，

在俯视时，在所述第1电路与所述第2电路之间，所述电源线进一步与所述第1连接线交叉地延伸。

4.根据权利要求1所述的显示装置，其中，

所述第1电路包括移位寄存器，

所述第2电路包括存储对所述信号线供给的数字信号的第1闩锁电路，

所述第3电路包括存储从所述第1闩锁电路输出的所述数字信号的第2闩锁电路。

5.根据权利要求4所述的显示装置，其中，

所述第3电路还具备缓冲电路及将所述第2闩锁电路与所述缓冲电路连接的第3连接线，

所述缓冲电路将所述第2闩锁电路存储的所述数字信号供给至所述信号线。

6.根据权利要求1所述的显示装置，其中，还具备：

第1布线，被供给图像的显示信号；

第2布线，被供给图像的非显示信号；

选择控制电路，将所述显示信号及所述非显示信号中的、与存储于所述存储器的所述数字信号对应的一方供给至所述像素电极，

所述第1布线及所述第2布线的至少一方在所述显示区域与所述第1驱动器单元之间延伸。

7.根据权利要求6所述的显示装置，其中，

所述第1布线及所述第2布线的至少一方弯曲成包含第1级和第2级的阶梯状，

与所述第1级对应的所述第1电路单元的数量和与所述第2级对应的所述第1电路单元的数量不同。

8.根据权利要求1所述的显示装置，其中，

所述第2驱动器单元具备多个第2电路单元，

所述外围区域具有形成有所述第1电路单元和所述第2电路单元的第1区域、及形成有所述第2电路单元且未形成所述第1电路单元的第2区域，

所述第1区域中的、所述第2电路单元与所述显示区域之间的距离是第1距离，

所述第2区域中的、所述第2电路单元与所述显示区域之间的距离是第2距离，

所述第2距离比所述第1距离小。

9.根据权利要求1至8中任一项所述的显示装置，其中，

还具备不显示图像的伪像素，

1个所述第1电路单元与所述多个信号线连接，与各信号线连接的所述伪像素的数量不同。

10.根据权利要求1至8中任一项所述的显示装置，其中，

所述显示区域具有圆形状，

所述第1驱动器单元及所述第2驱动器单元具有沿着所述显示区域的缘部的圆弧形状。