CN107017155A - 使目标材料层图案化的方法 - Google Patents

使目标材料层图案化的方法 Download PDF

Info

Publication number
CN107017155A
CN107017155A CN201710062690.7A CN201710062690A CN107017155A CN 107017155 A CN107017155 A CN 107017155A CN 201710062690 A CN201710062690 A CN 201710062690A CN 107017155 A CN107017155 A CN 107017155A
Authority
CN
China
Prior art keywords
feature
feature part
interval body
target material
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710062690.7A
Other languages
English (en)
Other versions
CN107017155B (zh
Inventor
P·拉加万
J·博迈尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN107017155A publication Critical patent/CN107017155A/zh
Application granted granted Critical
Publication of CN107017155B publication Critical patent/CN107017155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

根据本发明构思的一个方面，提供一种图案化目标材料层的方法。该方法包括：在所述目标材料层上形成第一特征件和第二特征件；在面对第二特征件的第一特征件的侧壁上形成第一间隔体，在面对第一特征件的第二特征件的侧壁上形成第二间隔体；在第一和第二特征件之间的目标材料层上形成第三特征件；去除第一和第二间隔体；在去除第一和第二间隔体后，在面对第二特征件的第三特征件的侧壁上形成第三间隔体，在面对第三特征件的第二特征件的侧壁上形成第四间隔体；在第二和第三特征件之间的目标材料层上形成第四特征件；并且采用第三和第四特征件，和，第一和第二特征件中的至少一个图案化所述目标材料层，作为掩模部分。

Description

使目标材料层图案化的方法
技术领域
本发明构思涉及半导体制造领域。具体地，本发明构思涉及使目标材料层图案化的方法。
背景
光刻法可被认为是半导体工业中的主要基础。光刻法可包括通过光学掩模限定几何特征件，随后将所述特征件转移到目标材料层(例如，晶片上)，从而可使目标材料层图案化。因为集成电路变得越来越小，并且，在给定的区域中同时包含越来越多的电子部件，因此，使用光学掩模形成例如电路或接触图案就变得更昂贵且更困难。因为相邻特征件之间的分隔接近在光刻法中使用的光的波长，因此，试图使用单一光学掩模限定并转移完整的图案的临界尺寸单位(CDU)可能不再是可行的选项，因而需要新的技术。
作为使用单一光学掩模的替代，一种选项可将完整的图案分成由个体子掩模限定的两个或更多个次级图案。只要各个次级图案可被限定，从而其不包含分隔小于CDU的任何特征件，即可使用相应的子掩模通过一次转移一个次级图案来制备完整的图案。不过，这样的技术(通常也称为二重或三重图案化)，将会在相对于目标材料层来对齐每个子掩模的方面具有困难。如果两个连续子掩模之间的对齐性较差，在分开的子掩模上限定的特征件最终可能会彼此过于靠近或过于远离。如果过于靠近，则特征件之间可能形成不希望的连接，但如果过于远离，则想要的连接可能会被丢失或破坏。对齐性较差也可能会影响在利用特征件作为掩模部分而转移到目标材料层的图案中相邻特征件之间的电容，这是由于该电容通常取决于分隔距离。
作为使用多重子掩模的替代，其它方法可包括在目标材料层上形成心轴，随后将心轴用作供于一个或多个间隔体的后续生长的支持物。如果在心轴的两侧都生长间隔体，则个体间隔体之间的分隔可小于个体心轴之间的分隔。因此，通过个体间隔体形成的图案可包含以小于CDU的距离分开的特征件。这样的方法的例子有，自对齐的二重或四重图案化(SADP和SAQP)，其可消除子掩模对齐的问题，但进而会引入一系列其它限制，例如限制了可在目标材料层上形成何种特征件，以及，目标材料层可被如何图案化的灵活性。
发明内容
根据上文，本发明的目的是提供使目标材料层图案化的方法，从而能够至少部分解决或减小上文所提及的一个或多个缺陷。
根据本发明概念的一个方面，提供一种使目标材料层图案化的方法。该方法包括：
在所述目标材料层上形成第一特征件和第二特征件；
在面对第二特征件的第一特征件的侧壁上形成第一间隔体，和，在面对第一特征件的第二特征件的侧壁上形成第二间隔体；
在第一和第二特征件之间的目标材料层上形成第三特征件；
去除第一和第二间隔体；
在去除第一和第二间隔体后，在面对第二特征件的第三特征件的侧壁上形成第三间隔体，和，在面对第三特征件的第二特征件的侧壁上形成第四间隔体；
在第二和第三特征件之间的目标材料层上形成第四特征件；并且
采用第三和第四特征件，和，第一和第二特征件中的至少一个，作为掩模部分，使所述目标材料层图案化。
本发明的方法能通过将图案分成由不同特征件限定的次级图案来使目标材料层图案化，所述特征件(如果属于不同的次级图案)可以小于CDU的距离分开，因此不能合适地使用例如单一掩模在一个步骤中形成。
可使用第一子掩模形成第一和第二特征件。第一和第二特征件可通过如下方式形成：在目标材料层上沉积特征材料层并随后(使用第一子掩模)使所述特征材料层图案化以形成第一和第二特征件。
也可使用分开的子掩模形成第一和第二特征件。优选地，使用相同的子掩模形成第一和第二特征件，由于这样可消除额外的光刻步骤，因此降低了复杂性和成本。
可使用第二子掩模形成第三特征件。第三特征件可通过如下方式形成：在目标材料层上沉积特征材料层并随后(使用第二子掩模)使所述特征材料层图案化来形成第三特征件。
可使用第三子掩模形成第四特征件。第四特征件可通过如下方式形成：在目标材料层上沉积特征材料层并随后(使用第三子掩模)使所述特征材料层图案化，以形成第四特征件。
优选地，同时或在同一过程中形成第一和第二间隔体，由于可减少间隔体生长步骤的数量，因此降低了所述方法的复杂性和成本。同样地，如果例如在同一步骤中形成第一和第二特征件，允许在同一过程中还形成第二间隔体(不仅仅是第一间隔体)会减少对额外步骤的需要，例如在形成(例如生长)第一间隔体时遮蔽第二特征件。
可通过如下方式来形成第一间隔体和第二间隔体：在目标材料层与第一和第二特征件上沉积间隔体材料，并蚀刻沉积的间隔体材料，从而间隔体材料至少保留在第一特征件的所述侧壁上(以形成第一间隔体)以及第二特征件的所述侧壁上(以形成第二间隔体)。
在同时形成第一和第二间隔体的过程中，此处所限定的第一和第二间隔体最初可形成单个较大的间隔体层的部分(例如紧接覆盖特征件的一层间隔体材料的沉积之后，并在所述间隔体材料层的后续蚀刻工艺完成之前)。因此，这里所示的间隔体标记，例如“第一”和“第二”是指位于不同特征件上的侧壁处的间隔体部分，而不考虑所述间隔体可能一度已经是同一间隔体结构的一部分。
通过在形成第三特征件之前形成第一和第二间隔体，可减少或完全消除最终形成的第三特征件过于靠近第一和第二特征件中的一个的风险。作为形成过于靠近第一和第二特征件中的一个(例如通过第一和第二子掩模中的至少一个的不良对齐)的替代，第三特征件的部分可替代地形成，从而其与第一和第二间隔体中的至少一个重叠。如果需要，可随后在附加的步骤中去除重叠的部分，例如通过化学机械平面化或通过其它合适的方法。
通过在后续形成第三和第四间隔体之前去除第一和第二间隔体，第四特征件的形成可更容易，并且减小不良对齐的风险，使用第三和第四特征件，和，第一和第二特征件中的至少一个，作为掩模部分，对目标材料层进行的图案化可被改进并且更精确。由于第三和第四间隔体的存在，消除了形成的第四特征件过于靠近第二和第三特征件中的任一个的风险。不良对齐最终可被形成的第四特征件的部分替代，因而其与第三和第四间隔体中的至少一个重叠。如上所述，如果需要，可在附加的步骤中去除这样的重叠。
如果在形成第四间隔体前不将第二间隔体去除，则第四间隔体不会在第二特征件的侧壁上形成，而是在第二间隔体的侧壁上形成。第二和第四间隔体的合并宽度可能太宽，这会增加第四特征件不良对齐的风险，和/或增加最终在第四(在一些情况中也在第三)间隔体的顶部上形成过大的第四特征件的一部分的风险，从而使得第四特征件剩余的部分太窄或被破坏。本发明的方法通过在形成第三和第四间隔体之前去除第一和第二间隔体解决了该问题。
通过使用第二和第四特征件，和，第一和第二特征件中的至少一个，作为掩模部分，本发明的方法使得目标材料层图案化，这样的好处在于，例如，获得了使用多个子掩模的灵活性，同时至少减小了前述的例如子掩模与属于不同子掩模的特征件的对齐问题。
优选地，第三和第四间隔体也同时形成，或在同一过程中形成。可通过如下方式来形成第三间隔体和第四间隔体：在目标材料层、第二和第三特征件上沉积间隔体材料，蚀刻沉积的间隔体材料，从而间隔体材料至少保留在第三特征件的所述侧壁上(以形成第三间隔体)以及第二特征件的所述侧壁上(以形成第四间隔体)。
在一个实施方式中，本发明方法还包括在形成第四特征件后去除第三和第四间隔体。通过这样做，目标材料层的后续图案化可更容易且更精确。
在一个实施方式中，本发明方法还可包括用相同的子掩模形成第一和第二特征件。
在一个实施方式中，可使用第一和第二间隔体中的至少一个作为导向物形成第三特征件。如果，例如使用第一间隔体作为导向物，则第一间隔体的宽度可保证形成的第三特征件不会比所述宽度更靠近于第一特征件。同样，第二间隔体的宽度限定了分隔第二特征件和第三特征件的最小距离。通过“导向物(guide)”，还可考虑这样形成第三特征件：第三特征件的至少一部分与第一和第二间隔体中的至少一个重叠。通过使第三特征件与间隔体重叠，当放置例如在形成第三特征件的过程中使用的子掩模时需要较低的精确性。在之后的步骤中，可去除所述重叠。即使第三特征件可最终具有减少的宽度，通过例如第一或第二间隔体的宽度仍然可保证并限定第三特征件到例如第一或第二特征件的最小距离。
在一个实施方式中，可使用第三和第四间隔体作为导向物来形成第四特征件。除了如上所述的优点外，使用第三和第四间隔体还可协助确保良好地限定第四特征件宽度，该宽度由第三和第四间隔体之间的分隔(separation)限定。如果第三和第四间隔体具有相等或大约相等的宽度，则第四特征件可在第二和第三特征件之间对称地形成。如果形成第四特征件从而其与第三和第四间隔体的部分都重叠，这也是可行的。如果形成第四特征件从而其仅与第三和第四间隔体中的一个重叠，那么仍然能保证到所述特征件的最小距离(由第三和第四间隔体的宽度限定)。
在一个实施方式中，第一、第二、第三和第四特征件中每一个可以各自细长特征件的形式形成。第一、第二、第三和第四特征件可(大致)相互平行地延伸。第一、第二、第三和第四特征件可优选地以线性特征件的形式形成。例如所述特征件可用于形成在例如芯片上的不同点之间的一组连接(例如作为后段制程层(back-end-of-line layer，BEOL)的部分)。
应理解，使用所有在上述实施方式中所述的特征件可能的组合的其它实施方式均可预见。
附图的简要说明
上文以及本发明概念的其他目的、特征件和优点将通过以下说明和本发明概念的优选实施方式的非限制性的详细阐述。参照所附附图进行说明，其中：
图1a-11示意性地说明了根据本发明构思的一个或多个实施方式的使目标层图案化的方法。如在图中所说明的，出于说明的目的，元件、特征件和其它结构的尺寸可放大或不按比例显示。因此，提供附图以说明所述实施方式的一般元件。
在附图中，除非另外说明，相同的编号用于相同的元件。
发明详述
现参考图1a-11阐述使目标材料层图案化的方法。
在图1a中，显示了待被图案化的目标材料层110的俯视图。为了在目标材料层110中形成图案，可在所述层上形成一个或多个特征件并用将其作掩模部分。用于所述形成的方法的一个例子，可首先在目标材料层110上形成特征材料层，随后可在所述特征材料层上施加光刻胶。使用掩模或子掩模，可将光刻胶的选定部分暴露并随后显影，以确定在后续蚀刻过程中要去除或保留所述特征材料层的哪些部分。保留的特征件可在另一后续蚀刻步骤中用作掩模部分，从而可将所述特征件转移到目标材料层110上。尽管在下文中，将参考特征件120、121、122、123，应注意在附图中显示的目标材料层110仅表示目标材料层110的一部分，在所述目标材料层110上方形成多组特征件例如120、121、122、123(或与特征件120、121、122、123相似的特征件)。
在该图中，根据希望的布局已形成了第一特征件120和第二特征件121。优选地，在单个光刻步骤(即，使用第一子掩模)以及后续蚀刻过程中形成特征件120和121。可通过在目标材料层110上沉积特征材料层并随后使所述特征材料层图案化以形成第一和第二特征件120、121来形成第一特征件120和第二特征件121。为了能进行图案化，可在特征材料层上施加光刻胶。使用第一子掩模，可将光刻的胶选定部分暴露并随后显影，以确定在后续蚀刻过程中要去除或保留所述特征材料层的哪些部分，从而形成第一和第二特征件120、121。不过，如果需要，也可考虑在不同步骤中形成特征件120和121。
优选地，第一特征件120和第二特征件121之间的分隔等于或大于但不显著大于可通过用于形成特征件的光刻过程获得的CDU。在图中，显示的特征件120和121具有相同的宽度。也可考虑，形成不同特征件，例如特征件120和121，它们具有不同的宽度。可根据例如光刻过程以及例如当形成特征件时使用的掩模或子掩模来控制宽度。
图1b显示了当垂直于切线A1-A1观察时图1a中的结构的侧视图。在图1b中，显示目标材料层110层叠在第二层112的顶部，第二层112将在下文中详细阐述。
在图1c中，显示了目标材料层110的俯视图。在此图中，已在第一特征件120的侧壁上形成了第一间隔体130(其可互换地称为第一间隔部分130)，并已在第二特征件121的侧壁上形成了第二间隔体131(其可互换地称为第二间隔部分131)。在图中，显示分别在特征件120和121的所有侧壁上形成间隔体130和131。不过，也可考虑仅分别在特征件120和121的一个或多个侧壁上形成间隔体130和131。优选地，至少在面对第二特征件121的第一特征件120的一个侧面上形成第一间隔体130。相似地，至少在面对第一特征件120的第二特征件121的一个侧面上形成第二间隔体131。可例如通过首先沉积间隔体材料随后通过后续蚀刻形成间隔体130和131。间隔体材料可(从上方)沉积成共形的间隔体材料层，从而其覆盖特征件120和121以及未被特征件120和121覆盖的目标材料层110的周围(水平)区域。在后续蚀刻步骤中，可去除沉积的间隔体材料的部分，从而间隔体材料仅留在特征件120和121的侧壁上。此外，可使用化学机械平面化(CMP)加工以去除例如在特征件120和121的顶部的任何(剩余的)间隔体材料，从而特征件120和121的顶表面没有被任何间隔体材料覆盖。在图1c中，假设这样的蚀刻过程(也可能是CMP)已经进行，间隔体130和131仅显示在特征件120和121的垂直侧壁上。通过在形成间隔体130和131时使用的沉积和蚀刻工艺，可控制间隔体130和131的厚度或宽度。在图1c中，显示的间隔体130和131的宽度比特征件120和121的宽度小。不过，也考虑间隔体130和131的宽度等于或甚至大于特征件120和121的宽度。在图中，间隔体130和131的宽度也显示成在特征件120和121的所有侧壁上相等，并且对于间隔体130和131也是相等的。应考虑，间隔体(例如间隔体120和121)的宽度可改变，从而在不同的特征件侧壁(例如特征件120和121)上的宽度不同，并且不同的间隔体也不同。
图1d显示了当垂直于切线C1-C1观察时图1c中的结构的侧视图。在图中，间隔体130和131的截面显示为矩形。也考虑，由于例如在形成间隔体时所涉及的工艺的不理想的结果，所述截面可能不太理想，例如具有圆角或倾斜的角。
在图1e中，目标材料层110的俯视图还显示了在目标材料110上在第一特征件110和第二特征件120之间的形成的第三特征件122。可使用例如与在形成特征件120和121时使用的工艺相似或相同的光刻工艺形成第三特征件122。可将特征材料层和光刻胶层沉积在图1c和1d中所示的结构的顶部，掩模或(第二)子掩模可用于选择性地暴露与想要的第三特征件122有关的光刻胶的部分。蚀刻特征材料层之后，第三特征件122会保留并在目标材料110上形成。当用上述方法形成第三特征件122时，使用的掩模或子掩模的位置可能影响第三特征件122的位置，特别在限定特征件120、121和122的分隔的方向上(即它们的分隔的主要方向)。当在第一特征件120和第二特征件121之间形成第三特征件122时，第一间隔体130和第二间隔体131中的至少一个可用作导向物。如果，例如，用于形成第三特征件122的掩模或子掩模被定位得过于靠近，例如第一特征件120，那么第一间隔体130会确保第一特征件120与第三特征件122之间的分隔不受这样的掩模或子掩模的未对准的影响。应考虑，最终在第一间隔体130的顶部上的第三特征件123的任何材料可在之后的阶段中去除，例如使用CMP或任何其它合适的方法。当形成第三特征件122时，也可能不存在使用的掩模或子掩模的未对准，或者也可能形成第三特征件122从而其与第一特征件120的分隔大于第一间隔体130的宽度。在这些情况中，第一间隔体130不影响第三特征件122的形成。
图1f显示了当垂直于切线E1-E1观察时图1e中的结构的侧视图。在图中，显示第三特征件122相邻于第一间隔体130形成。这可能由如下情况导致：对在第三特征件122的形成中使用的掩模或子掩模进行定位时没有未对准(no misalignment)，或者，引起第三特征件122与第一间隔体130部分重叠的未对准(misalignment)。在后者的情况中，设想已经进行了去除重叠部分的额外步骤(未显示)。
在图1g中，例如通过选择性化学蚀刻法，已去除了第一间隔体130和第二间隔体131，在第一特征件120和第三特征件122之间留下了分隔。根据所述方法，第一间隔体130和第二间隔体131的去除使得后续特征件和间隔体正确地对齐。
图1h显示了当垂直于切线G1-G1观察时图1g中的结构的侧视图。
在图1i中，已在第一特征件120和第三特征件122的侧壁上形成第三间隔体132，并在第二特征件121的侧壁上形成了第四间隔体133。在图中，显示分别在特征件120和122以及121的所有侧壁上形成间隔体132和133。不过，也可考虑仅分别在特征件120和122与121的一个或多个侧壁上形成间隔体132和133。优选地，至少在面对第二特征件121的第三特征件122的一个侧壁上形成第三间隔体132(其可互换地称为第三间隔部分132)。同样地，至少在面对第二特征件121的第三特征件122的一个侧壁上形成第四间隔体133(其可互换地称为第四间隔部分133)。可使用与之前所述相似的那些方法形成间隔体132和133：通过首先将间隔体材料(从上方)沉积成共形的间隔体材料层，从而其覆盖特征件120、121和122以及未被特征件120、121和122覆盖的目标材料层110的周围(水平)区域；在随后的蚀刻步骤中，去除沉积的间隔体材料的部分，从而间隔体材料仅留在特征件120、121和122的侧壁上。优选地，在同一步骤中形成间隔体132和133，但也可考虑如果需要可在分开的步骤中形成所述间隔体。形成第三间隔体132和第四间隔体133，从而在它们之间留有间隙，可在后续步骤中在所述间隙中形成另一特征件。如发明人所意识到的，间隙的尺寸不仅取决于间隔体132和133的宽度(其可根据形成间隔体的方法而改变)，还取决于在形成间隔体132和133之前去除第一间隔体130和第二间隔体131。如果，例如，当第四间隔体133形成时第二间隔体131仍然存在，则第二特征件121会具有在其一个侧壁上形成的不仅一个而是两个间隔体。因此，这样两个间隔体的组合宽度可能大于单一间隔体的宽度，这样在第三特征件122和第二特征件121之间形成的间隙会太窄。
图1j显示了当垂直于切线I1-I1观察时图1i中的结构的侧视图。如之前所述，在图中形成的间隔体132和133可以是矩形，或者是由于用于形成所述间隔体的方法的不完美性而产生的较不理想的形状。
在图1k中，已在第三间隔体132和第四间隔体133之间(即第三特征件122和第二特征件121之间)的间隙中形成了第四特征件123。可通过在目标材料层110上沉积特征材料层并随后图案化所述特征材料层以形成第四特征件123来形成第四特征件123。为了能实现图案化，可在特征材料层上施加光刻胶。使用掩模或(第三)子掩模，可将光刻胶选定的部分暴露并随后对其显影，以确定在后续蚀刻过程中要去除或保留所述特征材料层的哪些部分，从而形成第四特征件123。
当形成第四特征件123时，可将第三间隔体132和第四间隔体133用作导向物。如果，例如，用于形成第四特征件123的掩模或子掩模被定位得过于靠近例如第三特征件122，那么第三间隔体132将确保第三特征件122与第四特征件123之间的分隔不受这样的掩模或子掩模的未对准的影响。同样地，第四间隔体133还将确保第四特征件123和第二特征件121之间的分隔不受未对准的影响。应考虑，最终在第三间隔体132和/或第四间隔体133的顶部上的第四特征件123的任何材料可在之后的阶段中去除，例如使用CMP或任何其它合适的方法(未显示)。因此，间隔体132和133会确保第四特征件123与特征件121和123之间保持所需的距离。当形成第四特征件123时，可能不存在使用的掩模或子掩模的未对准。在该图中，显示了第四特征件同时与第三特征件122和第二特征件121相邻并接触。也可能形成第四特征件123而没有未对准，但这样其宽度小于在间隔体132和133之间形成的间隙的宽度，留下了在第四特征件123与间隔体132和133中的一个或两个之间的间隙。通过较早去除第一间隔体130和第二间隔体131，间隔体132和133之间的间隙的尺寸可被良好控制并足够大，从而第四特征件123的合适的宽度可在其中适配。
图1l显示了当垂直于切线K1-K1观察时图1k中的结构的侧视图。
在已形成特征件120、121、122和123之后，可使用第三特征件122和第四特征件123，和，第一特征件120和第二特征件121中的至少一个，作为掩模部分，使目标材料层110图案化。优选地，在图案化之前去除第三间隔体132和第四间隔体133。由于第一特征件120与第二特征件121的分隔优选地在CDU的级别上，在特征件120和121之间的第三特征件122和第四特征件133的形成提供了特征件的图案，其各自的分隔的可小于CDU。对于图1l所示的特征件的布局，在CDU的距离内特征件的密度是在使用单个掩模在单个光刻步骤期间形成所有特征件的情况下的三倍。
可由相同的特征材料形成所有特征件(例如特征件120、121、122和123)。不过，也可考虑使用不同的特征材料，这样使得特征件可为不同的合适材料。合适的特征材料可包括硅的氧化物(例如SiO2)、硅的氮化物(例如Si3N4)、无定形碳(a-C)或无定形硅(a-Si)。也可考虑这些材料的组合。
优选地，可由相同的间隔体材料形成所有间隔体(例如间隔体130、131、132和133)。不过，也可考虑使用不同的间隔体材料，这样使得间隔体可为不同的合适材料。合适的间隔体材料可包括SiO2、Si3N4、a-C、a-Si或氧化钛(TiO)。优选地，选择不同于特征材料的间隔体材料，从而间隔体材料可通过蚀刻选择性地从各个特征件上去除。
通常，可由应当被图案化的任何材料形成目标材料层110。目标材料层110也可不仅仅是单一材料，而是包含不同材料的组合物。例如，目标材料可以是金属，例如Cu、Al、Tn、Ag、Ni或Au(或其它导电材料)或半导体，例如第IV族半导体(例如Si或Ge)或第III-V族半导体(例如GaN、GaP或GaAs)，以提供一些非限制性的例子。其它可能的目标材料包括SiO2、Si3N4、a-C、a-Si或TiO。如果使用任何这些后者类型的目标材料，优选地，选择与特征材料和间隔体材料不同的目标材料以使得特征材料和间隔体材料被选择性地通过蚀刻从目标材料层110上去除。.
第二层112可表示在其上可沉积(或提供)目标材料层110并根据所需布局图案化的任何其它层。第二层112可以是基材，并且是包括以下物质的材料：例如硅氧化物(如SiO2)、硅氮化物(如Si3N4)、碳化硅(SiC)、无定形碳(a-C)、无定形硅(a-Si)或氮化钛(TiN)。也可使用图案化的目标材料层110将第二层112自身图案化，其中图案化的目标材料层110可用作硬掩模。第二层112也可以是晶体管结构、BEOL层、硅结构、储存层或其它。
在形成第三间隔体132和第四间隔体133之前去除第一间隔体130和第二间隔体131，允许形成具有想要尺寸和各个分开的特征件的精确图案。作为例子，如果目的是形成等宽度、被等距离分隔分开的特征件的图案，说明的方法使得形成这样的图案，并将图案转移到目标材料层110上。会首先以对应于CDU的距离分开形成两个特征件(对应于上述实施方式中的特征件120和121)。随后，会形成第一和第二间隔体(对应于间隔体130和131)，从而所述间隔体的宽度对应于想要的分隔距离。接下来，使用例如第一间隔体作为导向物形成第三特征件(对应于特征件122)，从而第一和第三特征件之间的分隔至少(并优选地等于)为第一间隔体的宽度。形成第三特征件之后，会去除第一和第二间隔体，仅在目标材料层上留下第一、第二和第三特征件，它们各自具有相等的宽度并具有在第一和第三特征件之间想要的分隔。接着，形成第三和第四间隔体(对应于间隔体132和133)，其中所述间隔体的宽度等于先前的、现已去除的间隔体的宽度。最后，使用第三和第四间隔体作为导向物，在第三和第二特征件之间形成第四特征件(对应于特征件123)，从而第四特征件与第三和第二特征件之间的分隔至少为(优选等于)第三和第四间隔体的宽度。使用所述方法使得如果去除所有剩余的间隔体，第一、第二、第三和第四特征件会保留在目标材料层上，它们各自具有想要的宽度和想要的各个分隔。这能形成这样的特征件：具有比如果仅使用单个光刻步骤(使用单个掩模或子掩模)可能得到的更致密间隔，且具有在第二和第三特征件之间对称形成的第四特征件。
在上文中，主要参考有限数量的实施例来阐述本发明概念。不过，本领域技术人员应容易地理解，除了上文中公开的实施例外的在本发明概念的范围内，如所附权利要求书所限定的其它实施例也是可能的。本领域技术人员在实施本发明概念的过程中，研究附图、说明书以及所附权利要求书，可以理解和实现所述实施方式的各种变化形式。
例如，第一特征件120和第二特征件121在上文中优选地说明由相同材料制备。不过，如所附权利要求限定的本发明概念的范围同样涵盖这样的情况：例如第一特征件120和第二特征件121由不同材料制备，甚至可能需要额外的工艺步骤。此外，在一些应用中，不需要存在第二层112，目标材料层110可表示要被图案化的最终层。
在权利要求中，术语“包括”并不排除其它步骤或要素，不定冠词“一种”或“一个”并不排除多个。同样，事实上互不相同的从属权利要求中所述的某些步骤和/或特征并不表示这些特征的组合不能用于获益。

Claims (8)

1.一种使目标材料层图案化的方法，所述方法包括：
在所述目标材料层上形成第一特征件和第二特征件；
在面对第二特征件的第一特征件的至少一个侧壁上形成第一间隔体，和，在面对第一特征件的第二特征件的至少一个侧壁上形成第二间隔体；
在第一和第二特征件之间的目标材料层上形成第三特征件；
去除第一和第二间隔体；
在去除第一和第二间隔体后，在面对第二特征件的第三特征件的至少一个侧壁上形成第三间隔体，和，在面对第三特征件的第二特征件的至少一个侧壁上形成第四间隔体；
在第二和第三特征件之间的目标材料层上形成第四特征件；并且
采用第三和第四特征件，和，第一和第二特征件中的至少一个，作为掩模部分，使所述目标材料层图案化。
2.如权利要求1所述的方法，其还包括在形成第四特征件之后且在使所述目标材料层图案化之前去除第三和第四间隔体。
3.如权利要求1或2所述的方法，其中使用相同的子掩模形成第一和第二特征件。
4.如前述任一项权利要求所述的方法，其中在同一过程中形成第一和第二间隔体。
5.如前述任一项权利要求所述的方法，其中使用第一和第二间隔体中的至少一个作为导向物来形成第三特征件。
6.如前述任一项权利要求所述的方法，其中使用第三和第四间隔体作为导向物来形成第四特征件。
7.如前述任一项权利要求所述的方法，其中第一、第二、第三和第四特征件中的每一个以各自细长特征件的形式形成。
8.如前述任一项权利要求所述的方法，其中形成第一、第二、第三和第四特征件，使得它们互相平行地延伸。
CN201710062690.7A 2016-01-28 2017-01-26 使目标材料层图案化的方法 Active CN107017155B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16153064 2016-01-28
EP16153064.7 2016-01-28

Publications (2)

Publication Number Publication Date
CN107017155A true CN107017155A (zh) 2017-08-04
CN107017155B CN107017155B (zh) 2021-01-26

Family

ID=55272268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710062690.7A Active CN107017155B (zh) 2016-01-28 2017-01-26 使目标材料层图案化的方法

Country Status (2)

Country Link
EP (1) EP3203499B1 (zh)
CN (1) CN107017155B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1359613A2 (en) * 2002-04-29 2003-11-05 Hewlett-Packard Company Method of fabricating high density sub-lithographic features on a substrate
CN101587304A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 图形转移方法
CN101859697A (zh) * 2009-04-09 2010-10-13 旺宏电子股份有限公司 图案化的方法及集成电路结构
US20150311063A1 (en) * 2014-04-25 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Integrated Circuit Design and Fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674967B1 (ko) * 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
EP2092393A2 (en) * 2006-11-14 2009-08-26 Nxp B.V. Double patterning for lithography to increase feature spatial density
US8987142B2 (en) * 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1359613A2 (en) * 2002-04-29 2003-11-05 Hewlett-Packard Company Method of fabricating high density sub-lithographic features on a substrate
CN101587304A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 图形转移方法
CN101859697A (zh) * 2009-04-09 2010-10-13 旺宏电子股份有限公司 图案化的方法及集成电路结构
US20150311063A1 (en) * 2014-04-25 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Integrated Circuit Design and Fabrication

Also Published As

Publication number Publication date
EP3203499B1 (en) 2018-10-17
EP3203499A1 (en) 2017-08-09
CN107017155B (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
US10170306B2 (en) Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
US9818611B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
US20160293478A1 (en) Self-aligned double patterning process for metal routing
US9269606B2 (en) Spacer enabled active isolation for an integrated circuit device
US10186452B2 (en) Asymmetric stair structure and method for fabricating the same
KR20100106455A (ko) 고밀도 패턴 형성 방법
TWI450319B (zh) 大區域奈米尺度圖案的製造方法
US9502306B2 (en) Pattern formation method that includes partially removing line and space pattern
CN109767977A (zh) 半导体结构及其制造方法
US10461145B2 (en) Method for fabricating magnetic core
US20140220493A1 (en) Self Aligned Patterning With Multiple Resist Layers
CN109767978A (zh) 图案化目标层的制备方法
US7536671B2 (en) Mask for forming fine pattern and method of forming the same
US9012330B2 (en) Method for semiconductor cross pitch doubled patterning process
US20100178773A1 (en) Method of forming semiconductor devices employing double patterning
CN107017155A (zh) 使目标材料层图案化的方法
JP2013161987A (ja) パターン形成方法
CN110391136A (zh) 图案化方法
US7939451B2 (en) Method for fabricating a pattern
CN109427546A (zh) 半导体结构的制备方法
US9436081B2 (en) Methods of modifying masking reticles to remove forbidden pitch regions thereof
US20150270138A1 (en) Method for forming fine patterns of semiconductor device
JP2017098366A (ja) 半導体製造方法
JPH03263835A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant