CN107016143A

CN107016143A - 参数提取的方法及其系统

Info

Publication number: CN107016143A
Application number: CN201610843746.8A
Authority: CN
Inventors: 林威仰; 刘凯明
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2015-09-24
Filing date: 2016-09-23
Publication date: 2017-08-04
Also published as: TW201712578A; KR101777028B1; KR20170036585A; US9747409B2; DE102015117026A1; DE102015117026B4; US20170091371A1

Abstract

本发明的实施例涉及由至少一个处理器实施的方法，包括如下步骤：生成包括晶体管的芯片的布局数据；基于布局数据中的晶体管的位置确定用于晶体管的热相关参数；生成包括热相关参数的网表数据；基于网表数据实施布局后模拟；以及验证布局后模拟是否满足设计规格。本发明的实施例还涉及参数提取的方法及其系统。

Description

参数提取的方法及其系统

技术领域

本发明的实施例涉及半导体领域，更具体地涉及参数提取的方法及其系统。

背景技术

在用于制造半导体集成电路(IC)的设计流程中，可以结合各种方法和电子设计自动化工具以建立期望的模拟环境。使用多个内置器件模型和设计规则以验证设计的性能，诸如功能、功率、操作时间和管芯尺寸。此外，需要准备具有不同组参数的不同模型用于解决不同的应用。在模型参数中，利用热相关参数以模拟热源对于器件功能和性能的影响。然后，通过考虑热效应确定并在设计IC上反映合理的设计裕度。因此，在器件中最小化由于器件加热导致的功能误差和性能退化。

发明内容

本发明的实施例提供了一种半导体设计方法，由至少一个处理器实施，包括：生成包括晶体管的芯片的布局数据；基于所述布局数据中的晶体管的位置信息确定用于所述晶体管的热相关参数；生成包括所述热相关参数的网表数据；基于所述网表数据实施布局后模拟；以及验证所述布局后模拟是否满足设计规格。

本发明的实施例还提供了一种半导体设计方法，由至少一个处理器实施，包括：生成包括晶体管的芯片的布局数据；将具有与所述晶体管中的一个对应的标志区域的标志层结合至所述布局数据中；基于所述布局数据，确定对于所述晶体管中的每一个的热相关器件数量；生成包括所述热相关参数的网表数据；基于所述网表数据实施布局后模拟；以及验证所述布局后模拟是否满足设计规格。

本发明的实施例还提供了一种半导体设计系统，包括一个或多个处理器和包括指令的一个或多个程序，当由所述一个或多个处理器执行所述指令时，使得所述系统：生成包括晶体管的芯片的布局数据；基于所述布局数据，确定用于所述晶体管的热相关参数；生成包括所述热相关参数的网表数据；基于所述网表数据实施布局后模拟；以及验证所述布局后模拟是否满足设计规格。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的实施例。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1是根据一些实施例的示出了设计流程的示意图。

图2A和图2B是根据一些实施例的半导体器件的示意图。

图3是根据一些实施例的布局的示意图。

图4是根据一些实施例的布局的示意图。

图5是根据一些实施例的模拟工艺的流程图。

图6是根据一些实施例的模拟工艺的流程图。

图7是根据一些实施例的硬件系统的框图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触而形成的实施例，并且也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。

图1是根据一些实施例的示出了设计流程100的示意图。用于设计半导体芯片的设计流程100利用一个或多个电子设计自动化(EDA)工具以在其中执行操作。通常使用工作站或个人电脑执行该工具以完成该流程。设计流程100包括系统设计阶段110、逻辑设计阶段120、合成阶段130、预布局模拟阶段140、布局开发阶段150、参数提取阶段160和布局后模拟阶段170。

最初，在系统设计阶段110中，为用于感兴趣的芯片的系统架构提供高水平的描述。在该阶段中，根据设计规格确定芯片的每个功能以及性能要求。通常由相应的示意性功能模块或功能块代表那些功能。此外，可以寻求优化或性能折衷以便获得具有经济实惠的成本和功率的设计规格。

在设计阶段120中，使用硬件描述语言在寄存器传输级(RTL)中描述功能模块和功能块。通常可以从商业软件，例如，Verilog或VHDL获得语言工具。在逻辑设计阶段120中实施初步的功能检查以验证实施的功能是否符合在系统设计阶段110中设定的规格。

随后，在合成阶段130中，将在RTL描述中的模块转化成网表数据，在网表数据中建立每个功能模块中的电路结构，例如，逻辑门和寄存器。在一些实施例中，进行这种逻辑门和寄存器至标准单元库中的可利用的单元的技术映射。此外，提供网表数据以描述在门级中的芯片器件的功能关系。在实施例中，将网表数据由门级视图转变成晶体管级视图。

然后，在预布局模拟阶段140中验证门级网表数据。在阶段140的验证工艺期间，如果一些功能在模拟中验证失败，则设计流程100可以被暂时暂停并且回到阶段110或120以进一步更正或更改。在预布局模拟阶段140之后，IC芯片设计通过初步验证并且完成前端设计工艺。因此，将进行后端物理设计工艺。

在布局开发阶段150中，实施在前端工艺期间确定的代表电路的物理架构。布局开发涉及一系列的放置操作和布线操作，允许在放置操作中确定每个组件和器件的具体结构和相关几何图形，并且在放置操作之后对不同组件之间的互连进行布线。此外，放置操作涉及决定有限大的空间中的每个IC芯片组件和电路的放置位置，并且布线操作决定连接线的实际引线。实施放置和布线两个操作以满足诸如来自芯片制造工厂的设计规则检查(DRC)卡片组(deck)，从而满足芯片的制造标准。在设计开发阶段150之后，创建放置和布线布局数据并且相应地生成具有放置和布线数据的网表。

在参数提取阶段160中，进行布局参数提取(LPE)操作以导出来自于开发的布局中的依赖布局的参数，诸如寄生电阻和电容。在一些实施例中，在布局参数提取操作之前，实施布局-原理图(LVS)验证以就放置和布线网表而言检查芯片的功能性能。因此，然后生成布局后网表数据，其包括依赖布局的参数。

在布局后模拟阶段170中，通过考虑先前阶段中获得的参数来实施物理验证。在阶段170中，进行晶体管级行为的模拟以便核查芯片是否在要求的系统规格内执行期望的功能。此外，实施布局后模拟以保证在芯片制造工艺中不出现电问题和光刻问题。

在布局后模拟阶段170之后，在阶段180中确定布局后网表是否满足设计规格。如果肯定，则在阶段190中接受电路设计，并且然后相应地签署。然而，如果布局后模拟的结果不利，则设计流程100将回到先前的阶段以进行功能和性能调整。例如，设计流程100可以回到布局开发阶段150，在该阶段中重新开发布局以修正来自布局级的问题。可选地，设计流程100可以退至更早的阶段；或者系统设计阶段100或逻辑设计阶段120以便在不能在后端阶段中解决问题的情况下重新进行芯片设计。

图1中示出的设计流程100是示例性的。阶段或操作的其他顺序、阶段的分割、或在示出的阶段之前、之间或之后的附加的阶段仍然落在本发明的考虑的范围内。

再次参考图1的参数提取阶段160，基于布局数据而提取的依赖布局的参数确定模拟芯片操作中的SPICE(集成电路通用模拟程序)模型的有效性。在这些参数中，热相关参数用于(尤其在晶体管级模拟中)提供从芯片的每个组件产生的热的信息。在对热生成机制建模中观察到被称为自加热效应(SHE)的现象。因此，对SHE的更好的了解将帮助更精确地导出热相关参数。

发现对于在芯片中的建模的器件的SHE的典型的热源是有源器件，诸如金属氧化物半导体场效应晶体管(MOSFET)，并且具体地，电流流经其漏极区域。相应地，SHE的程度将与它的操作电流和功率成比例。认为由于SHE而导致的热积累在先进的半导体器件(诸如鳍式场效应晶体管(FinFET)或绝缘体上硅FET(SOI FET))中更明显。此外，可以发现针对建模的器件的另一热源在它的有源器件附近。结果，热贡献者的识别对SHE建模至关重要。因此，将SHE更好地解释为由建模的器件本身和附近的器件导致的热效应。

除了热源之外，SHE的分析揭示：与附近的器件的距离将确定对建模的器件的实际热贡献。此外，用于连接附近的器件的材料和结构也将导致不同的热传播路径。例如，与其中两个FET器件设置在分离的OD区域中的隔离结构相比，将两个邻近的FET器件容纳在共同的氧化物扩散(OD)区域内的结构将允许在两个FET器件之间分配更多的热。换句话说，SHE归因于如下因素，包括建模的器件本身的电功率等级、附近的器件的电功率等级、与这样的附近的器件的相对距离或器件的布局布置。基于上面的讨论，热相关参数将依赖于布局并且只能在布局完成之后精确地获得。

另外，参考布局后模拟阶段170，通过将每个器件的SPICE模型结合至模拟器中来获得完整的布局后模拟结果，这在当对热源进行供电或断电时的不同的时间情况下对SHE进行分析。通过在一段时间期间将开关活动数据(即，器件通-断状态的文件)投射(project)在布局设局上来完成实时功率分析。因此，操作设计流程100，其中，在阶段160和170中分别实施热相关参数提取操作和动态模拟器安装。因此，将得到更精确地模拟结果。

相反，通过在设计流程期间假定固定数量的热源来进行一些现有的设计流程中的SHE建模。以固定数量的热源来计算共用共同的OD区域的附近的有源器件，而不管它们的功率值和相对距离。通常基于在每个OD区域中的器件数量，通过查找表格的方法确定用于热源的静态数据。此外，在一些现有的布局后模拟方法中，模拟器不考虑热源的实时开关状态。相反，在模拟阶段假定对热源进行供电。因此，发现得到的模拟结果没有在几何上和时间上反映实际的SHE。因此，可能需要更长的设计循环时间或可能增加制造成本。

在下文中，将呈现根据本发明的各个实施例。参考图1的阶段140，预布局模拟操作完成并且已通过验证之后，将生成预布局网表数据以用作布局开发的输入。在下面展示从完整预布局网表提取的示例性部分，其中涉及五个晶体管。

M214 D1 G1 S1 B1 nch_svt

M216 D2 G2 S2 B2 nch_svt

M224 D3 G3 S3 B3 nch_svt

M226 D4 G4 S4 B4 nch_svt

M228 D5 G5 S5 B5 nch_svt

示例性网表数据的每一行都对应于具有类似语法的每个晶体管。用于每个晶体管的描述都包括(但不限制于)给出晶体管标签(M214至M228)的主要条目。然后，晶体管标签后是四个编号的数据和器件模型名称(nch_svt)，其中，由相同的数字识别每个晶体管通过端子(用于D1的漏极、用于G1的栅极、用于S1的源极和用于B1的主体)至其他器件的连接。随后，提供宽度识别符L2和长度识别符L1。附加默认的符号“u”以代表长度单位。如下面在图2A和图2B中所示，将在布局开发阶段中生成与以上示例性网表对应的精确的几何形状和位置。

图2A是根据一些实施例的半导体器件210的示意图。如图所示，平面图的坐标遵从具有指向X和Y方向的坐标系。半导体器件210可以是FinFET器件。此外，半导体器件210包括与在预布局网表中设定的规格一致的OD区域212、第一栅极区域214和第二栅极区域216。在本实施例中，生成半导体器件210以实施预布局网表数据的两个晶体管，诸如以上讨论的那些名称为M214和M216的晶体管。类似地，还将以相同的方式在布局文件中生成在网表数据中识别的另外三个晶体管。

在二维区域中示出的OD区域212可以对应于FinFET器件210的鳍结构。以沿着X方向限定的OD长度L1和沿着Y方向限定的OD宽度W1生成OD区域212。第一栅极区域214和第二栅极区域216分别对应于晶体管M214和晶体管M216。为了方便，第一栅极区域214和第二栅极区域216分别代表第一晶体管214和第二晶体管216。此外，在半导体器件210的布局中，在OD区域212内构建第一栅极区域214和第二栅极区域216。器件配置的可视化信息有助于随后的热相关参数提取操作。

图2B是根据一些实施例的半导体器件220的示意图。半导体器件220包括具有OD长度L2和OD宽度W2的OD区域222。此外，半导体器件220包括用于分别实施晶体管M224、M226和M22的第一栅极区域224、第二栅极区域226和第三栅极区域2288。半导体器件220包括FinFET结构，其中通过相应地栅极区域识别三个晶体管器件。

在一些实施例中，可以以用于不同应用和限制的不同的OD配置来设计晶体管214、216、224、226和228。例如，可以以五个分开的OD区域或单个共用的OD区域来实施五个晶体管。在任一情况下，实施的芯片功能可以与在图2A和图2B中示出的两个共用的OD区域的配置相同。然而，由于不同的OD配置，所以下面的SHE分析将十分不同。

在图2A和图2B中示出的晶体管的几何信息L1、W1、L2和W2附加至原始网表数据，如下面在另一个示例性网表数据中给出。

M214 D1 G1 S1 B1 nch_svt W1＝2u L1＝0.5u

M216 D2 G2 S2 B2 nch_svt W1＝2u L1＝0.5u

M224 D3 G3 S3 B3 nch_svt W2＝2u L2＝0.5u

M226 D4 G4 S4 B4 nch_svt W2＝2u L2＝0.5u

M228 D5 G5 S5 B5 nch_svt W2＝2u L2＝0.5u

图3是根据一些实施例的布局数据300的示意图。在具有x轴y轴的矩形坐标系中测量布局数据300。此外，在布局数据300中指定原始识别符C0并且用作在布局数据300中的参考。能够调整原始识别符C0的实际位置。原始的识别符C0是全局类型识别符。在布局开发的过程中固定全局类型识别符的坐标并且不相应于布局配置而改变。布局数据300包括分别在图2A和图2B中讨论的半导体器件210和220。

由在左下角处的位置识别符C2指定OD区域212的位置。在实施例中，位置识别符C2是相对于原始识别符C0的全局类型识别符。例如，识别符C2存储(x05,y10)的坐标。结果，当确定OD区域212的尺寸时，能够相应地得到OD区域212的边界。在本实施例中，虽然位置识别符C2用于指代OD区域212，但是还能够可选地指定其他位置，诸如OD区域212的中心或其他角部。

然后，指定用于OD区域212的晶体管214和216的位置。在实施例中，晶体管214的中心的坐标是M1g＝(x10,y20)。类似地，晶体管216的中心的坐标是M2g＝(x20,y20)。基于晶体管214和216的位置，能够得到晶体管214和晶体管216之间的距离。此外，还能够得到晶体管214或着晶体管216与其他组件之间的距离。在本实施例中，虽然几何中心用作晶体管214和216的位置识别符，但是能够可选地使用其他位置，诸如用于晶体管214的底部点(x20,y05)和顶部点(x20,y35)的坐标。如下面例示，更新晶体管的全局的基于位置的信息并附加至布局后的网表数据(为了简洁，省略了包括端子、器件模型名称和几何信息的重复的参数)。

M214 devx＝x10,devy＝y20

M216 devx＝x20,devy＝y20

M224 devx＝x30,devy＝y20

M226 devx＝x40,devy＝y20

M228 devx＝x50,devy＝y20

随后，得到了用于描述晶体管214和216的布局参数，其可以包括OD区域212的识别码(identity)和相应的位置以及OD区域222的识别码和相应的位置。在实施例中，对于OD区域212，为晶体管214和216两者指定识别码表达式ODid＝212。类似地，对于OD区域222，为晶体管224、226和228指定识别码表达式ODid＝222。除了在晶体管之间的相对距离，共用的OD区域上的信息将在识别对于具体的晶体管的重要的热源中有助于SHE分析。如下面示例性示出了晶体管的基于位置的参数和基于OD区域的参数(为了简洁，省略了重复的参数)。

M214 devx＝x10,devy＝y20 ODid＝212

M216 devx＝x20,devy＝y20 ODid＝212

M224 devx＝x30,devy＝y20 ODid＝222

M226 devx＝x40,devy＝y20 ODid＝222

M228 devx＝x50,devy＝y20 ODid＝222

在实施例中，将用于识别符的位置信息定义为相对坐标。在实施例中，以位置表示来记录相对于OD区域212的识别符C2的位置。例如，晶体管识别符M1可以存储坐标M1r＝(x10-x05,y20-y10)。类似地，晶体管识别符M2可以存储坐标M2r＝(x20-x05,y20-y10)。

如下面示例性地示出的，更新晶体管214和216的本地化的位置信息并附加至布局后网表数据(为了简洁，省略了重复的参数)。

M214 devx＝x10-x05,devy＝y20-y10 ODid＝212

M216 devx＝x20-x05,devy＝y20-y10 ODid＝212

在坐标M1r和M2r的本地化设置下，对于晶体管214的热源上的位置信息限制于那些共用的OD区域212的。结果，尤其当在其中百万计的晶体管上估计大规模的布局时，显著减小了对于所有热源的全局搜索的计算负荷。在实施例中，在布局后模拟阶段170中，每个器件的本地位置坐标都可以由它的全局类型的识别符得出，反之亦然。

在实施例中，还将位置信息简化为共用共同的OD区域212的晶体管组的系列指数。预先确定索引规则，据此可以从最左边至最右边索引晶体管。例如，由用于OD区域212的相应的系列数字(serial number)1和2来指定晶体管214和216。因此，还减小了用于SHE分析的位置信息。在下文中，提供代表系列位置信息的示例性网表。

M214 devid＝1 ODid＝212

M216 devid＝2 ODid＝212

M224 devid＝1 ODid＝222

M226 devid＝2 ODid＝222

M228 devid＝3 ODid＝222

对于具体器件的精确的SHE模拟需要该器件的位置信息和该器件的相关的OD识别码。参考OD区域212和222，虽然相对于晶体管224，晶体管214和216可以设置在比晶体管228相对更短短的距离处，但是由于它们设置在不同的OD区域中，所以SHE影响可以显著地不同。在用于模拟SHE的现有的方法中，贯穿预定的查找表格仅提供总器件数量的一个参数，对于OD区域222的情况，该参数设置为三。在该情况中，提供逻辑器件数字而不是实际器件几何信息。此外，当进行SHE模拟时，将用于所有晶体管的活动状态设置为以最大的功率启用。结果，使用现有方法的布局后模拟没有反映实际器件活动和相关的功率分布。因此，悲观的评估结果是不可避免的并且可以导致布局调整的更多的迭代。

图4是根据一些实施例的布局数据400的示意图。将布局数据400组织在具有相应的组件和器件的两个重叠的层中。由于在图4的顶视图中示出布局数据400，所以两个层可以是视觉上分开的。在本实施例中，布局数据400包括第一层中的示例性半导体器件410。类似于在图2A和图2B中示出的描述，半导体器件410包括OD区域412和五个晶体管器件414、416、418、420和422。由晶体管414、416、418、420和422共用的OD区域412限定半导体器件410。

此外，布局数据400包括第二层以用作标志层(未分别示出)，其中分别对应于晶体管414、420和422设置第二标志区域425和第三标志区域435。与第一层和相关的半导体器件410不同，为获得热相关参数的目的一起提供第一标志区域415、第二标志区域425和第三标志区域435以及标志层，并且因此将不会包括在布局后数据中。

在布局数据400的分开的标志层中识别标志区域415、425和435。此外，布局数据400中的标志区域415、425和435用于标记重要的热源以有助于热相关参数提取。确定标志区域的标准可以包括(但不限制于)用于晶体管的操作功率的等级的排序、晶体管的位置、晶体管配置、模拟精度的要求和系统计算资源。

将搜索距离Ds定义为感兴趣的晶体管的任一侧的热源的最大器件数量，假定并行布置OD区域内的栅极区域。参考图4，沿着Y方向并行设置用于五个晶体管的栅极区域。在本实施例中，假定用于OD区域412的搜索距离Ds设置为二。那意味着用于晶体管(例如416)的显著热源的搜索范围将包括左边两个附近的器件(只统计了晶体管414)、右边两个附近的晶体管(晶体管418和420)以及晶体管416本身。在实施例中，搜索距离Ds是预定值并在参数提取操作中保持恒定。在另一实施例中，搜索距离Ds是芯片设计限制条件的函数并且在不同的OD区域中可以不同。

随后，通过在搜索距离(Ds)内统计具有标志层的晶体管的数量来确定用于晶体管的热相关器件的数量Nt。以晶体管416为例，图4的检查揭示，在搜索距离Ds内只有晶体管414和420具有标志层。因此，热相关器件数量Nt是2，记为Nt＝2。类似地，Nt值确定为分别对于晶体管414、418、420和422的Nt＝1、Nt＝3、Nt＝2和Nt＝2。下面提供代表简化的热相关器件数量的示例性网表。

M414 Nt＝1

M416 Nt＝2

M418 Nt＝3

M420 Nt＝2

M422 Nt＝2

然后，提供更新的布局后网表数据并转送至模拟工具。在现有的方法中，提供热相关参数，而不管晶体管的功率值和相对距离如何，在共同OD区域中的晶体管的热参数值都确定为相等。相反，在本实施例中，在芯片操作期间，热源的数量被认为是固定的并且热源的实际活动状况设置为启动。结果，相比于基于坐标的热参数(诸如devx、devy和ODid)，还减小了用于通过参数Nt分析SHE的计算复杂性。此外，虽然简化了，但是通过考虑器件位置和相应的功率值确定了参数Nt。因此，由于共用相同的OD区域的附近的晶体管的Nt值是不同的，所以热相关参数Nt在SHE建模中仍然有效。

模拟工具可以配置为识别标志区域以及其下面的重叠的相应晶体管并且将标志区域翻译成SHE参数，而不是芯片中的物理层。在本实施例中，标志区域配置成矩形并且设置为覆盖布局数据400上的相应的晶体管。然而，用于标志区域的其他配置，例如标志区域的不同形状或与晶体管的不同连接方法，这些都在本发明所考虑的范围内。

图5是根据一些实施例的半导体设计工艺500的流程图。

在操作502中，接收用于芯片的设计规格。在操作504中，生成用于包括多个晶体管的芯片的预布局网表数据。然后，在操作506中，实施预布局模拟以验证预布局网表是否符合设计规格要求的功能。

在操作508中，响应于预布局模拟的验证结果成功而生成用于包括多个晶体管的芯片的布局数据。通过诸如晶体管、OD区域和其他器件的器件的放置来生成布局数据。此外，进行布线操作以在器件之间提供互连。

随后，设计工艺继续至在操作510中的LVS比较，其中将布局后示意图与预布局网表数据比较以保证得到的布局数据符合设计规则。

在操作512中，基于在布局数据中的晶体管的位置信息确定用于晶体管的热相关参数。基于晶体管的功率等级、晶体管的位置或晶体管是否共用共同的OD区域来确定热相关参数。

在实施例中，布局数据包括晶体管共用的OD区域，并且热相关参数包括基于OD区域的分组识别符和对应于各个晶体管的系列数字。在实施例中，热相关参数包括坐标。坐标可以是相对于布局数据中的参考坐标的全局类型的坐标，或者相对于OD区域的本地化类型的坐标。

在实施例中，布局数据还包括标志层，在标志层上生成对应于一个晶体管的标志区域。例如，基于对于功率等级的排序或晶体管的位置来生成标志区域。此外，基于标志区域和搜索距离来确定热相关器件数量。另外，基于晶体管是否共用共同的OD区域来确定热相关参数。

在操作514中，生成包括热相关参数的布局后网表数据。然后，在操作516中，使用合并的网表数据实施布局后模拟。在实施例中，基于晶体管的即时功率等级和热相关参数来实施布局后模拟。

在操作518中，确定预布局网表数据的验证结果是否满足设计规格。如果结果是肯定的，则在操作520中接受电路设计并且签署该设计。相反地，如果模拟结果不满足设计规格，则设计返回至操作508以重新开发布局数据，或返回至操作504以改善预布局网表数据。

图6是根据一些实施例的半导体设计工艺600的流程图。图6中示出的操作602-608遵循图5中示出的操作502-508中的类似的步骤，并且因此，为了简洁省略细节。

随后，在操作609中，响应于预布局模拟的验证结果成功而将对应于晶体管中的一个的具有标志区域的标志层并入布局数据中。生成标志层以将晶体管识别为显著的热源。在实施例中，基于对于功率等级的排序或晶体管的位置来生成标志区域。

然后，在操作610中，类似于图5中示出的操作510，实施LVS比较工艺。

然后，在操作612中，基于的布局数据确定对于每个晶体管的热相关器件数量。基于分组参数和邻近的距离生成热相关参数。在实施例中，基于标志区域和搜索距离确定热相关器件数量。

然后，在操作614中，生成包括热相关器件数量的布局后网表数据。随后，类似于图5中示出的操作516-520，实施操作616-620。

图7是根据一些实施例的用于放置和布线的系统70的框图。参考图7，系统70包括处理器71、网络接口73、输入和输出(I/O)器件75、储存器77、存储器78和总线79。总线79将网络接口73、I/O器件75、储存器77和存储器78耦合至处理器71。

处理器71配置为执行程序指令，并且包括配置为实施参考图1描述和示出的方法的工具。此外，工具配置为实施参考图6和图7描述和示出的用于引线布线的方法。因此，工具配置为执行如下步骤：提供设计规格；生成电路的网表；实施预布局模拟；生成布局；实施LVS；生成多个晶体管的组参数、基于位置的参数或热相关参数；通过结合参数生成合并的网表；实施布局后模拟；以及验证布局后模拟结果。

网络接口73配置为访问程序指令和被远程存储的程序指令通过网络(未示出)访问的数据。

I/O器件75包括输入器件和输出器件，配置为使用户能够与系统70交互。在一些实施例中，例如，输入器件包括键盘、鼠标和其他器件。此外，例如，输出器件包括显示器、打印机和其他器件。

储存器件77配置为用于存储程序指令和被程序指令访问的数据。在一些实施例中，例如，储存器件77包括磁盘和光盘。

存储器78配置为存储要被处理器71执行的程序指令和被程序指令访问的数据。在一些实施例中，存储器78包括随机存取存储器(RAM)和/或其他的易失性储存器件和/或只读存储器(ROM)和/或其他的非易失性储存器件。

在一些实施例中，提供了由至少一个处理器实施的方法。在方法中，由至少一个处理器提供包括晶体管的芯片的布局数据。基于在布局数据中的晶体管的位置信息确定用于晶体管的热相关参数。由至少一个处理器生成包括热相关参数的网表数据。基于网表数据，由至少一个处理器生成布局后模拟。另外，该方法验证布局后模拟是否满足设计规格。

在一些实施例中，提供了由至少一个处理器实施的方法。由至少一个处理器提供包括晶体管的芯片的布局数据。由至少一个处理器将具有与一个晶体管对应的标志区域的标志层结合至布局数据中。基于布局数据，由至少一个处理器确定对于每个晶体管的热相关器件数量。由至少一个处理器生成包括热相关参数的网表数据。基于网表数据，由至少一个处理器实施布局后模拟，并且验证布局后模拟是否满足设计规格。

在一些实施例中，提供包括一个或多个处理器和包括指令的一个或多个程序的系统。当由一个或多个处理器执行时，指令使得系统：由至少一个处理器生成包括晶体管的芯片的布局数据；基于布局数据，由至少一个处理器确定用于晶体管的热相关参数；由至少一个处理器生成包括热相关参数的网表数据；基于网表数据，由至少一个处理器执行布局后模拟；并且验证布局后模拟是否满足设计规格。

根据本发明的一个实施例，其中，实施所述布局后模拟的步骤包括：基于所述晶体管的即时功率等级和热相关参数实施所述布局后模拟。

根据本发明的一个实施例，其中，确定所述热相关参数的步骤包括：基于所述晶体管的功率等级、所述晶体管的位置或所述晶体管是否共用共同的氧化物扩散(OD)区域来确定所述热相关参数。

根据本发明的一个实施例，其中，所述布局数据包括所述晶体管共用的氧化物扩散(OD)区域，并且所述热相关参数包括基于所述氧化物扩散区域的分组识别符和对应于各个晶体管的系列数字。

根据本发明的一个实施例，其中，所述热相关参数包括坐标。

根据本发明的一个实施例，其中，所述坐标是相对于所述布局数据中的参考坐标的全局类型的坐标。

根据本发明的一个实施例，其中，所述布局数据还包括氧化物扩散(OD)区域，所述方法还包括用于所述晶体管的基于所述布局数据的分组识别符。

根据本发明的一个实施例，其中，所述坐标是相对于所述氧化物扩散(OD)区域的本地化类型的坐标。

根据本发明的一个实施例，其中，生成所述布局数据的步骤还包括：在与所述晶体管中的一个对应的布局数据的标志层上生成标志区域。

根据本发明的一个实施例，其中，基于对于所述晶体管的功率等级的排序或所述晶体管的位置生成所述标志区域。

根据本发明的一个实施例，其中，确定所述热相关参数的步骤包括：基于所述标志区域和搜索距离确定热相关器件数量。

根据本发明的一个实施例，其中，所述布局数据包括氧化物扩散(OD)区域，并且还基于所述晶体管是否共用所述氧化物扩散区域确定所述热相关参数。

根据本发明的一个实施例，其中，基于所述标志区域和搜索距离确定所述热相关器件数量。

以上论述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims

1.一种半导体设计方法，由至少一个处理器实施，包括：

生成包括晶体管的芯片的布局数据；

基于所述布局数据中的晶体管的位置信息确定用于所述晶体管的热相关参数；

生成包括所述热相关参数的网表数据；

基于所述网表数据实施布局后模拟；以及

验证所述布局后模拟是否满足设计规格。

2.根据权利要求1所述的方法，其中，实施所述布局后模拟的步骤包括：基于所述晶体管的即时功率等级和热相关参数实施所述布局后模拟。

3.根据权利要求1所述的方法，其中，确定所述热相关参数的步骤包括：基于所述晶体管的功率等级、所述晶体管的位置或所述晶体管是否共用共同的氧化物扩散(OD)区域来确定所述热相关参数。

4.根据权利要求1所述的方法，其中，所述布局数据包括所述晶体管共用的氧化物扩散(OD)区域，并且所述热相关参数包括基于所述氧化物扩散区域的分组识别符和对应于各个晶体管的系列数字。

5.根据权利要求1所述的方法，其中，所述热相关参数包括坐标。

6.根据权利要求5所述的方法，其中，所述坐标是相对于所述布局数据中的参考坐标的全局类型的坐标。

7.根据权利要求5所述的方法，其中，所述布局数据还包括氧化物扩散(OD)区域，所述方法还包括用于所述晶体管的基于所述布局数据的分组识别符。

8.根据权利要求7所述的方法，其中，所述坐标是相对于所述氧化物扩散(OD)区域的本地化类型的坐标。

9.一种半导体设计方法，由至少一个处理器实施，包括：

生成包括晶体管的芯片的布局数据；

将具有与所述晶体管中的一个对应的标志区域的标志层结合至所述布局数据中；

基于所述布局数据，确定对于所述晶体管中的每一个的热相关器件数量；

生成包括所述热相关参数的网表数据；

基于所述网表数据实施布局后模拟；以及

验证所述布局后模拟是否满足设计规格。

10.一种半导体设计系统，包括一个或多个处理器和包括指令的一个或多个程序，当由所述一个或多个处理器执行所述指令时，使得所述系统：

生成包括晶体管的芯片的布局数据；

基于所述布局数据，确定用于所述晶体管的热相关参数；

生成包括所述热相关参数的网表数据；

基于所述网表数据实施布局后模拟；以及

验证所述布局后模拟是否满足设计规格。