CN110991136A - 一种芯片的性能模拟验证方法及装置 - Google Patents

Abstract

本申请公开了一种芯片的性能模拟验证方法，所述方法包括：模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，基于所述元器件的属性信息和第一运作信息，为所述芯片设置模拟工作条件的第一匹配参数；模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作。

Description

一种芯片的性能模拟验证方法及装置

技术领域

本申请实施例涉及集成电路领域，尤其涉及一种芯片的性能模拟验证方法及装置。

背景技术

随着集成电路技术向着系统化、集成化的方向发展，芯片的规模越来越大，比如SoC芯片还会集成多个通用的IP核。对芯片所要实现的具体功能而言，往往存在着大量的冗余逻辑，这些冗余逻辑会占用一定比例的芯片面积，间接提高了芯片的成本。如果在对芯片进行模拟验证过程中删除所有的冗余逻辑，意味着综合过程形成的综合网表比源代码缺少了部分逻辑，增大了形式验证的难度。另外，在综合阶段为了最大限度满足综合面积、时序及功耗的目标，提高综合优化的力度，也会增大形式验证的难度。随着芯片规模的不断增大，执行综合过程和执行形式验证过程的时间都长达多个小时甚至几天，当综合网表不能通过形式验证时，人工确认结果后还需要再次重新综合并重新进行形式验证，造成了大量的时间浪费，影响芯片的开发效率。

发明内容

为解决上述技术问题，本申请实施例提供了一种芯片的性能模拟验证方法及装置。

本申请实施例提供的芯片的模拟验证方法，所述方法包括：

确定所述芯片中待检测的元器件的属性信息，所述属性信息至少包括所述待检测的元器件的功能参数信息、型号信息；

基于所述元器件的属性信息，为所述待检测的元器件设置模拟工作条件的第一综合参数；

模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，检测所述待检测的元器件的运作性能；

若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，直至所述元器件的运作性能够满足目标运作性能；生成所述元器件的运作性能满足目标运作性能时的运作信息；

基于所述元器件的属性信息和所述运作信息，为所述芯片设置模拟工作条件的第一匹配参数；

模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，生成匹配性能信息；

若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作直至所述芯片的匹配性能满足目标匹配性能。

本申请一可选实施方式中，所述第一综合参数、第二综合参数信息和第三综合参数信息均至少包括：时钟约束信息、端口约束信息、多周期路径信息、延时信息和特殊约束设置信息。

本申请一可选实施方式中，所述目标运作性能至少包括以下性能信息：综合面积、综合时钟频率、线载模型、综合力度。

本申请一可选实施方式中，所述模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行运作，包括：将所述芯片的源代码和所述运作信息中的所有点进行匹配。

本申请实施例还提供一种芯片的性能模拟验证装置，所述装置包括：

确定单元，用于确定所述芯片中待检测的元器件的属性信息，所述属性信息至少包括所述待检测的元器件的功能参数信息、型号信息；

第一设置单元，用于基于所述元器件的属性信息，为所述待检测的元器件设置模拟工作条件的第一综合参数；

第一运作单元，用于模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，检测所述待检测的元器件的运作性能；

第一生成单元，用于若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，直至所述元器件的运作性能够满足目标运作性能；生成所述元器件的运作性能满足目标运作性能时的运作信息；

第二设置单元，用于基于所述元器件的属性信息和所述运作信息，为所述芯片设置模拟工作条件的第一匹配参数；

第二运作单元，用于模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，生成匹配性能信息；

第二生成单元，用于若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作直至所述芯片的匹配性能满足目标匹配性能。

本申请一可选实施方式中，所述第一综合参数、第二综合参数信息和第三综合参数信息均至少包括：时钟约束信息、端口约束信息、多周期路径信息、延时信息和特殊约束设置信息。

本申请一可选实施方式中，所述第一目标运作性能至少包括以下性能信息：综合面积、综合时钟频率、线载模型、综合力度。

本申请一可选实施方式中，所述第二运作单元还具体用于将所述芯片的源代码和所述第一运作性能信息中的所有点进行匹配。

本申请实施例的技术方案，通过确定所述芯片中待检测的元器件的属性信息，所述属性信息至少包括所述待检测的元器件的功能参数信息、型号信息；基于所述元器件的属性信息，为所述待检测的元器件设置模拟工作条件的第一综合参数；模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，检测所述待检测的元器件的运作性能；若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，直至所述元器件的运作性能够满足目标运作性能；生成所述元器件的运作性能满足目标运作性能时的运作信息；基于所述元器件的属性信息和所述运作信息，为所述芯片设置模拟工作条件的第一匹配参数；模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，生成匹配性能信息；若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作直至所述芯片的匹配性能满足目标匹配性能。如此，能够在芯片设计过程中实现综合参数和匹配参数的自动更新，进而根据更新的综合参数和匹配参数实现芯片的性能的自动模拟验证，这个过程不需要人工确认综合和/或形式验证的结果，提高了芯片的开发效率。

附图说明

图1为本申请实施例提供的芯片的性能模拟验证方法的流程示意图一；

图2为本申请实施例提供的芯片的性能模拟验证方法的流程示意图二；

图3为本申请实施例提供的芯片的性能模拟验证方法的流程示意图三；

图4为本申请实施例提供的芯片的性能模拟验证方法的流程示意图四；

图5为本申请实施例提供的芯片的性能模拟验证装置的组成结构示意图。

具体实施方式

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

图1为本申请实施例提供的芯片的性能模拟验证方法的流程示意图一，如图1所示，所述芯片的性能模拟验证方法包括：

S101：确定所述芯片中待检测的元器件的属性信息，所述属性信息至少包括所述待检测的元器件的功能参数信息、型号信息。

这里，所述芯片中待检测元器件的属性信息，可以是单个元器件的属性信息，也可以是多个元器件组成的模块的属性信息，属性信息至少包括待检测元器件的功能参数信息、型号信息，还可以包括元器件的连接关系，属性信息中包括元器件的基本单元、随机存取存储器(RAM，Random Access Memory)、PAD单元等对应的综合库文件，以及芯片中所有的设计文件，其中，综合库文件用于实现电路网表的综合映射。

芯片中所用的设计文件可以为verilog、system verilog、db、ddc等格式的文件。

S102：基于所述元器件的属性信息，为所述待检测的元器件设置模拟工作条件的第一综合参数。

具体的，一方面，在为所述待检测的元器件设置模拟工作条件的第一综合参数时，需要配置对芯片进行模拟验证的实施对象及实施流程。例如，实施对象可以为多个待检测元器件所组成的模块，实施流程可以设置为仅执行步骤S102～S107中的部分步骤。

另一方面，还需要为待检测的元器件设置模拟工作条件的第一综合参数。以芯片的综合过程为例，在综合过程中，模拟工作条件的第一综合参数可以包括综合目标、综合约束和综合优化等信息。其中，综合目标参数包括：综合面积、综合时钟频率、线载模型、综合力度等目标值；综合约束包括：时钟约束、端口约束、多周期路径、延时信息及特殊约束设置等约束信息；综合优化包括：scan、gate_clock、增量优化等多种优化项以满足综合目标。

S103：模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，检测所述待检测的元器件的运作性能。

需要说明的是，在进行模拟驱动前，除第一综合参数外，还要读取属性信息中的综合库文件及芯片的设计文件，进一步再模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行运作。在运作结束后需要通过可执行文件检测所述待检测元器件的运作性能，生成运作过程的运作信息。

S104：若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，直至所述元器件的运作性能够满足目标运作性能；生成所述元器件的运作性能满足目标运作性能时的运作信息。

这里，当芯片中的元器件的运作性能不满足目标运作性能时，第一运作过程生成信息更新综合参数，形成第二综合参数，进一步的，根据第二综合参数再次模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数的配置进行第一运作，直至所述元器件的运作性能满足第一目标运作性能，生成满足第一目标运作性能的模拟过程的运作信息。需要说明的是，本步骤是通过可执行文件自动实现的。

以综合过程为例，当综合过程结束后，需要判断综合的结果是否满足预设的综合目标，若不满足，则需要再次综合过程，进而再次确定元器件的运作性能是否满足综合目标，如此循环，直至对芯片中待检测元器件的综合结果满足综合目标。

当芯片中待检测元器件的综合结果满足综合目标时，生成综合网表、时序面积功耗报告及其它文件，综合过程所生成的文件可以供芯片设计阶段形式验证过程使用。

S105：基于所述元器件的属性信息和所述运作信息，为所述芯片设置模拟工作条件的第一匹配参数。

具体的，基于步骤S104生成的文件，以及原有的芯片中元器件的属性信息文件，再次为芯片模拟验证过程的第二运作设置第一匹配参数。

S106：模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，生成匹配性能信息。

本身请一可选实施方式中，所述模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行运作，包括：将所述芯片的源代码和所述第一运作性能信息中的所有点进行匹配。

具体的，以芯片的性能模拟验证过程的形式验证为例，第二运作的执行过程包括：

1)读入综合过程生成的设置文件及比对规则，其中，设置文件包括综合所用到的所有设置、规则及参数，通过使用设置文件能够加快形式验证的速度；

2)设置库文件，包括芯片中用到的基本单元、RAM、PAD单元等对应的综合库文件；

3)读入设计文件，设计文件包括包括参考设计(reference design)的所有源代码和被验证设计的综合网表文件；其中，参考设计为芯片的源代码。

4)将参考设计和被验证设计的综合网表中的所有点进行匹配，生成匹配结果；

5)对所有匹配的点进行验证，保证所有匹配的点的逻辑一致，功能正确。

S107：若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作直至所述芯片的匹配性能满足目标匹配性能。

这里，当匹配性能不满足目标匹配性能时，则利用生成的匹配性能信息，从匹配性能信息中提取新的约束信息，添加至原第一综合参数的中，再次执行上述步骤S102～S107。使得在最终在模拟验证过程中，芯片的模拟性能能够达到最优。需要说明的是，本步骤是通过可执行文件自动实现的。

以形式验证过程为例，在执行形式验证过程后，会输出形式验证报告，形式验证报告中包括形式验证过程中的匹配点、验证通过点等信息，当形式验证未成功时，可以从该形式验证报告中提取新的综合约束，进而执行新的综合参数，进而再次依次执行综合和形式验证过程。

本申请实施例的技术方案，能够在芯片性能的模拟验证过程中实现综合参数和匹配参数的自动更新，进而根据更新的综合参数和匹配参数实现芯片的性能的自动模拟验证。不需要人工确认综合和/或形式验证的结果，提高了芯片的开发效率。

图2为本申请实施例提供的芯片的性能模拟验证方法的流程示意图二，如图2所示，图2为利用本申请实施例的技术方案步骤S101～S104执行芯片性能模拟验证的综合过程的流程，具体包括如下步骤：

S201：设置综合目标。这里，综合目标包括综合面积、综合时钟频率、线载模型、综合力度等目标值。

S202：设置综合库。具体的，综合库包括芯片中用到的基本单元、RAM、PAD单元等对应的综合库文件，用于电路网表的工艺映射。

S203：读入设计文件。这里，设计文件包括：包括芯片中所用的所有设计文件，可以为verilog、system verilog、db、ddc等格式。

S204：设置综合约束。具体的，综合约束中包括包括时钟约束、端口约束、多周期路径、延时信息及特殊约束设置等约束信息。

S205：综合优化。这里，可以设置多种选项进行综合优化，包括scan、gate_clock、增量优化等以满足综合目标。

图3为本申请实施例提供的芯片的性能模拟验证方法的流程示意图三，如图3所示，图3为利用本申请实施例的技术方案执行执行芯片性能模拟验证的形式验证过程的流程，具体包括如下步骤：

S301：设置形式验证参数。这里，除形式验证参数外还需要设置形式验证的对象，其中，参考设计为芯片的源代码，被验证设计为芯片的综合网表。

S302：读入设置文件。这里，设置文件包括综合所用到的所有设置、规则及参数，使用该文件可以加快形式验证的速度。

S303：设置库文件。具体的，库文件包括芯片中用到的基本单元、RAM、PAD单元等对应的形式验证用库文件。

S304：读入设计文件。具体的，设计文件包括：包括参考设计所有源代码和被验证设计综合网表文件。

S305：匹配。具体的，在进行匹配的过程中，需要对参考设计和被验证设计中的所有点进行匹配，并生成匹配结果。

S306：验证。验证过程需要将所有匹配的点进行验证，保证所有匹配的点的逻辑一致，功能正确。

图4为本申请实施例提供的芯片的性能模拟验证方法的流程示意图四，如图4所示，图4为利用本申请实施例的技术方案执行综合及形式验证过程的流程，包括如下步骤：

S401：配置参数。具体的，配置参数过程中，配置实施对象及实施流程。在芯片开发阶段，实施对象可以为某一个模块，该方法可以应用在自底向上(down-top)综合流程中；在芯片定型阶段，实施对象可以为顶层设计，该方法也可以应用在自顶到下(top-down)综合流程中；实施流程可以配置单独自动化综合或形式验证，也可以配置自动化综合及形式验证全流程。

S402：运行可执行文件；通过可执行文件控制整个自动化综合及形式验证流程，并将生成的数据存放在指定路径下，方便对生成的数据进行调用。

S403：执行综合。在执行综合过程时，启动综合工具，对综合对象进行综合优化。

S404：判断综合结果。具体的，当综合结果不满足综合目标时，则重新配置综合过程的参数，再次执行综合过程S403，若综合结果满足综合目标则执行步骤S405。

S405：生成综合网表和报告。具体的，综合结果满足综合目标时，输出综合过程的综合网表、时序面积功耗报告及形式验证用的设置文件等，其中综合网表和设置文件用于形式验证，综合结束退出综合工具。

S406：执行形式验证。此步骤启动形式验证工具、对综合对象的网表和设计源代码进行形式验证。

S407：验证形式验证结果。这里，当形式验证结果不成功时执行步骤S409，当形式验证结果成功时，执行步骤S408。

S408：提取综合约束。此步骤中，需要对形式验证过程生成的报告中提取综合约束，利用此综合约束重新执行步骤S403～S407，直至形式验证通过。

S409：生成形式验证报告。

通过图4所述的流程能够实现芯片模拟验证过程综合及形式验证的全过程，整个过程都可以利用可执行文件自动实现，不需要人工确认综合和/或形式验证的结果，提高了芯片的开发效率。

本申请实施例还提供一种芯片的性能模拟验证装置，所述装置包括：

确定单元51，用于确定所述芯片中待检测的元器件的属性信息，所述属性信息至少包括所述待检测的元器件的功能参数信息、型号信息；

第一设置单元52，用于基于所述元器件的属性信息，为所述待检测的元器件设置模拟工作条件的第一综合参数；

第一运作单元53，用于模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，检测所述待检测的元器件的运作性能；

第一生成单元54，用于若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，直至所述元器件的运作性能够满足目标运作性能；生成所述元器件的运作性能满足目标运作性能时的运作信息；

第二设置单元55，用于基于所述元器件的属性信息和所述运作信息，为所述芯片设置模拟工作条件的第一匹配参数；

第二运作单元56，用于模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，生成匹配性能信息；

第二生成单元57，用于若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作直至所述芯片的匹配性能满足目标匹配性能。

本申请一可选实施方式中，所述第一综合参数、第二综合参数信息和第三综合参数信息均至少包括：时钟约束信息、端口约束信息、多周期路径信息、延时信息和特殊约束设置信息。

本申请一可选实施方式中，所述第一目标运作性能至少包括以下性能信息：综合面积、综合时钟频率、线载模型、综合力度。

本申请一可选实施方式中，所述第二运作单元还具体用于将所述芯片的源代码和所述运作信息中的所有点进行匹配。

本领域技术人员应当理解，图5所示的芯片的性能模拟验证装置中的各单元的实现功能可参照前述芯片的性能模拟验证方法方法的相关描述而理解。图5所示的芯片的性能模拟验证方法中的各单元的功能可通过运行于处理器上的程序而实现，也可通过具体的逻辑电路而实现。

本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

在本申请所提供的几个实施例中，应该理解到，所揭露的方法和智能设备，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本申请各实施例中的各功能单元可以全部集成在一个第二处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (8)

1.一种芯片的性能模拟验证方法，其特征在于，所述方法包括：

确定所述芯片中待检测的元器件的属性信息，所述属性信息至少包括所述待检测的元器件的功能参数信息、型号信息；

基于所述元器件的属性信息，为所述待检测的元器件设置模拟工作条件的第一综合参数；

模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，检测所述待检测的元器件的运作性能；

若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，直至所述元器件的运作性能够满足目标运作性能；生成所述元器件的运作性能满足目标运作性能时的运作信息；

基于所述元器件的属性信息和所述运作信息，为所述芯片设置模拟工作条件的第一匹配参数；

模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，生成匹配性能信息；

若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作直至所述芯片的匹配性能满足目标匹配性能。

2.根据权利要求1所述的方法，其特征在于，所述第一综合参数、第二综合参数信息和第三综合参数信息均至少包括：时钟约束信息、端口约束信息、多周期路径信息、延时信息和特殊约束设置信息。

3.根据权利要求1所述的方法，其特征在于，所述目标运作性能至少包括以下性能信息：综合面积、综合时钟频率、线载模型、综合力度。

4.根据权利要求1所述的方法，其特征在于，所述模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行运作，包括：将所述芯片的源代码和所述运作信息中的所有点进行匹配。

5.一种芯片的性能模拟验证装置，其特征在于，所述装置包括：

确定单元，用于确定所述芯片中待检测的元器件的属性信息，所述属性信息至少包括所述待检测的元器件的功能参数信息、型号信息；

第一设置单元，用于基于所述元器件的属性信息，为所述待检测的元器件设置模拟工作条件的第一综合参数；

第一运作单元，用于模拟驱动所述待检测的元器件按所述模拟工作条件的第一综合参数的配置进行第一运作，检测所述待检测的元器件的运作性能；

第一生成单元，用于若所述元器件的运作性能不满足目标运作性能，则生成第二综合参数，模拟驱动所述待检测的元器件按所述模拟工作条件的第二综合参数配置进行第一运作，直至所述元器件的运作性能够满足目标运作性能；生成所述元器件的运作性能满足目标运作性能时的运作信息；

第二设置单元，用于基于所述元器件的属性信息和所述运作信息，为所述芯片设置模拟工作条件的第一匹配参数；

第二运作单元，用于模拟驱动所述芯片按所述模拟工作条件的第一匹配参数的配置进行第二运作，检测所述芯片的匹配性能，生成匹配性能信息；

第二生成单元，用于若所述匹配性能不满足目标匹配性能，则基于所述第一匹配性能信息生成第三综合参数，基于所述第三综合参数重新进行所述第一运作和所述第二运作直至所述芯片的匹配性能满足目标匹配性能。

6.根据权利要求5所述的系统，其特征在于，所述第一综合参数、第二综合参数信息和第三综合参数信息均至少包括：时钟约束信息、端口约束信息、多周期路径信息、延时信息和特殊约束设置信息。

7.根据权利要求6所述的系统，其特征在于，所述第一目标运作性能至少包括以下性能信息：综合面积、综合时钟频率、线载模型、综合力度。

8.根据权利要求5所述的系统，其特征在于，所述第二运作单元还具体用于将所述芯片的源代码和所述运作信息中的所有点进行匹配。

Images