CN107015760A - 存储器系统和存储器系统的操作方法 - Google Patents

存储器系统和存储器系统的操作方法 Download PDF

Info

Publication number
CN107015760A
CN107015760A CN201610848672.7A CN201610848672A CN107015760A CN 107015760 A CN107015760 A CN 107015760A CN 201610848672 A CN201610848672 A CN 201610848672A CN 107015760 A CN107015760 A CN 107015760A
Authority
CN
China
Prior art keywords
load
memory
write
storage arrangement
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610848672.7A
Other languages
English (en)
Inventor
辛范柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107015760A publication Critical patent/CN107015760A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种将数据处理至存储器装置中的存储器系统和该存储器系统的操作方法。所述存储器系统可以包括存储器装置；以及控制器，其适用于：响应于命令对存储器装置执行命令操作，计算对应于命令的前台操作负载，计算用于命令操作的存储器装置的可用存储器负载，并且基于前台操作负载和可用存储器负载动态地确定命令操作的优先级和负载。

Description

存储器系统和存储器系统的操作方法
相关申请的交叉引用
本申请要求于2016年1月14日提交的申请号为10-2016-0004725的韩国专利申请的优先权，其全部公开通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种包括存储器装置的存储器系统和该存储器系统的操作方法。
背景技术
计算机环境范式已经转变为能够随时随地使用的普适计算系统。由此，便携电子设备，诸如移动电话、数码相机以及笔记本电脑的使用已经快速地增加。这些便携电子设备一般采用具有一个或多个用作数据存储装置的存储器装置的存储器系统。存储器系统用作便携电子设备的主存储器装置或者辅助存储器装置。
由于使用存储器装置的存储器系统不具有活动部件，所以使用存储器装置的存储器系统提供优秀的稳定性、持久性、高信息存取速度、以及低功耗。具有这样的优势的存储器系统的实例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、以及固态驱动器(SSD)。
发明内容
各种实施例涉及一种具有最小化的复杂度和性能退化并且能够使存储器装置的使用效率最大化的存储器系统，以及该存储器系统的操作方法。
在一个实施例中，一种存储器系统，可以包括：存储器装置；以及控制器，其适用于：响应于命令对存储器装置执行命令操作，计算对应于命令的前台操作负载，计算用于命令操作的存储器装置的可用存储器负载，并且基于前台操作负载和可用存储器负载动态地确定命令操作的优先级和负载。
命令可以包括读取命令和写入命令中的至少一个，并且前台操作负载可以包括对应于读取命令的前台读取操作负载和对应于写入命令的前台写入操作负载中的至少一个。
命令操作可以包括读取操作和写入操作，并且可用存储器负载可以包括读取操作的读取存储器可用负载和写入操作的写入存储器可用负载。
控制器可以进一步计算涉及当前执行的后台操作的存储器装置的后台操作负载。
控制器可以进一步基于读取操作和写入操作的存储器装置的参数、后台操作负载和前台读取和写入操作负载来计算存储器装置的最大读取和写入存储器可用负载。
控制器可以基于最大读取和写入存储器可用负载和读取和写入存储器可用负载动态地确定读取操作和写入操作的优先级和负载。
存储器装置包括：多个页面、包括多个页面的多个存储块、包括多个存储块的多个平面以及包括多个平面的多个存储器管芯；以及控制器，其可以确定存储器管芯、平面、存储块和页面中的至少一个的大小或者数量作为读取操作和写入操作的负载。
当仅从主机提供读取命令时，控制器可以确定最大读取存储器可用负载作为读取操作的负载，并且中，当仅从主机提供写入命令时，控制器可以确定最大写入存储器可用负载作为写入操作的负载。
控制器可以基于读取操作和写入操作的读取和写入存储器可用负载调整读取操作和写入操作的负载。
控制器可以包括：第一计算单元，其适用于计算前台读取和写入操作负载；第二计算单元，其适用于计算后台操作负载；监测单元，其适用于提供监测读取操作和写入操作计算读取和写入存储器可用负载；计算单元，其适用于计算最大读取和写入存储器可用负载；以及调度单元，其适用于动态地确定读取操作和写入操作的优先级和负载。
参数可以包括：用于读取操作的存储器装置的大小和时间间隔，以及用于写入操作的存储器装置的大小和时间间隔。
在一个实施例中，一种具有存储器装置的存储器系统的操作方法，所述方法可以包括：响应于命令对存储器装置执行命令操作，计算对应于命令的前台操作负载，计算用于命令操作的存储器装置的可用存储器负载，并且基于前台操作负载和可用存储器负载动态地确定命令操作的优先级和负载。
命令可以包括读取命令和写入命令中的至少一个，前台操作负载可以包括对应于读取命令的前台读取操作负载和对应于写入命令的前台写入操作负载中的至少一个，命令操作可以包括读取操作和写入操作中的至少一个，并且可用存储器负载可以包括用于读取操作的读取存储器可用负载和用于写入操作的写入存储器可用负载中的至少一个。
操作方法可以进一步包括计算涉及当前执行的后台操作的存储器装置的后台操作负载。
操作方法可以进一步包括基于读取操作和写入操作的存储器装置的参数、后台操作负载和前台读取和写入操作负载来计算存储器装置的最大读取和写入存储器可用负载。
动态地确定命令操作的优先级和负载可以包括基于最大读取和写入存储器可用负载和读取和写入存储器可用负载动态地确定读取操作和写入操作的优先级和负载。
其中所述存储器装置包括：多个页面、包括所述多个页面的多个存储块、包括所述多个存储块的多个平面以及包括所述多个平面的多个存储器管芯，并且可以通过确定存储器管芯、平面、存储块、和页面中的至少一个的大小或者数量作为读取操作和写入操作的负载而执行用于命令操作的负载的动态确定。
当仅从主机提供读取命令时，可以通过确定最大读取存储器可用负载作为读取操作的负载而执行用于命令操作的负载的动态确定，并且当仅从主机提供写入命令时，可以通过确定最大写入存储器可用负载作为写入操作的负载而执行用于命令操作的负载的动态确定。
动态地确定用于命令操作的负载可以包括基于读取操作和写入操作的读取和写入存储器可用负载调整用于读取操作和写入操作的负载。
参数可以包括：用于读取操作的存储器装置的大小和时间间隔，以及用于写入操作的存储器装置的大小和时间间隔。
附图说明
图1是示出根据本发明的一个实施例的包括存储器系统的数据处理系统的简图。
图2是示出图1的存储器系统中采用的存储器装置的示例的简图。
图3是示出根据本发明的一个实施例的存储器装置中的存储器块的电路图。
图4至图11是示意地示出图2的存储器装置各个方面的简图。
图12是示出根据本发明的一个实施例的图1的存储器系统中的存储器装置的数据处理操作的示例的示意图。
图13是示出根据本发明的一个实施例的图1的存储器系统的操作过程的流程图。
具体实施方式
下面将参考附图更加详细地描述各种实施例。然而，本发明可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。而是，这些实施例被提供使得本公开将是彻底且完整的，并且将向本领域技术人员完全地表达本发明。在整个公开中，相同的参考数字用于对应本发明的各种附图和实施例中的相似部件。
将理解的是，虽然本文中术语“第一”、“第二”、“第三”等可以用于描述各种元件，这些元件不应这些术语限制。这些术语是用于区别一元件与另一元件。因此，只要不背离本发明的精神和范围，下文描述的第一元件也可以称为第二元件或第三元件。
附图不一定按比例，并且在一些情况下，为了清楚地示出实施例的特征，比例可能已经被扩大。
应理解，当被一个元件“连接至”或“联接至”另一个元件时，可以是该元件直接地连接或联接至另一个元件，或者两者间存在中间元件。此外，当被一个元件被称作在两个元件“之间”时应当理解为，该一个元件可以是两个元件之间的唯一的元件，或者也可以存在一个或多个中间元件。
本文使用的术语仅是出于描述特定实施例而不意在限制本发明。如在本文中使用的，单数形式意在也包括复数形式，除非上下文有清楚的相反指示。此外，将理解的是，当在本说明书中使用时，术语“包括”是指提及的元件的存在，但不用于排除一个或多个其他元件的存在或增加。在本文中使用时，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。
除非有相反说明，包括本文使用的科技术语的所有的项目具有与本发明所属技术领域技术人员通常所理解的相同意义。此外，将理解的是，诸如例如在常用词典里定义的那些术语应当解释为具有与其在相关技术上下文中的意义一致的意义，并且不应理解为理想化或过于正式的感觉，除非在本文中明确地如此定义。
在下列说明中，陈述了大量特殊的细节，以提供本发明的透彻理解。本发明可以在没有部分或全部所述特殊细节的情况下实施。在其他情况下，为了不使本发明被不必要地模糊，不详细描述公知的工艺结构和/或工艺。
还应注意，在一些情况下，对本领域技术人员显然的是，除非另有具体说明，结合一个实施例描述的特征或元件可以单独使用或者与另一个实施例的其他特征或元件组合使用。
以下，将参考附图详细地描述本发明的各种实施例。
现在参照图1，提供根据本发明的一个实施例的包括存储器系统的数据处理系统。
根据图1的实施例，数据处理系统100可以包括主机102和存储器系统110。
主机102可以包括例如便携电子设备，诸如移动电话、MP3播放器、笔记本电脑，或者电子设备，诸如台式电脑、游戏机、电视和投影仪。
存储器系统110可响应于来自主机102的请求来操作。例如，存储器系统110可以存储待被主机102访问的数据。存储器系统110可以用作主机102的主存储器系统。存储器系统110可以利用根据待与主机102电联接的主机接口的协议的各种存储器装置中的任一种来实现。存储器系统110可以利用各种存储器装置中的一种来实现，诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、减小尺寸的多媒体卡(RS-MMC)和微型-MMC、安全数字(SD)卡、小型-SD和微型-SD、通用串行总线(USB)存储器装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
存储器系统110的存储装置可利用非易失性存储器装置来实现，诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和电阻式RAM(RRAM)。
存储器系统110可包括存储待被主机102访问的数据的存储器装置150和可控制数据在存储器装置150中的存储的控制器130。
控制器130和存储器装置150可以集成到一个半导体装置中。例如，控制器130和存储器装置150可以集成到一个半导体装置中并且构成固态驱动器(SSD)。当存储器系统110用作SSD时，与存储器系统110电联接的主机102的操作速度可以显著地增加。
控制器130和存储器装置150可以集成到一个半导体装置中并且构成存储卡。控制器130和存储卡150可集成到一个半导体装置中并且构成存储卡，诸如例如个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型MMC、安全数字(SD)卡、小型-SD、微型-SD和SDHC和通用闪速存储(UFS)装置。
作为另一个示例，存储器系统110可以构成计算机、超便携移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下传输并接收信息的装置、配置家庭网络的各种电子装置中的一种、配置计算机网络的各种电子装置中的一种、配置远程信息处理网络的各种电子装置中的一种、RFID装置或配置计算系统的各种组成元件中的一种。
当电源中断时存储器系统110的存储器装置150可以留存存储的数据，并且，特别地，在写入操作期间存储主机102提供的数据，并且在读取操作期间将存储的数据提供至主机102。存储器装置150可以包括多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页面。每个页面可以包括多个存储器单元，多个字线(WL)电联接至所述多个存储器单元。存储器装置150可以是非易失性存储器装置，例如闪速存储器。闪速存储器可以具有三维(3D)堆叠结构。稍候将参考图2至图11详细地描述存储器装置150构造和存储器装置150的三维(3D)堆叠结构。
存储器系统110的控制器130可响应于来自主机102的请求来控制存储器装置150。控制器130可将从存储器装置150读取的数据提供至主机102并将从主机102提供的数据存储在存储器装置150中。为此，控制器130可控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的全部操作。
详细地，控制器130可包括主机接口单元132、处理器134、错误纠正码(ECC)单元138、电源管理单元140、NAND闪速控制器142以及存储器144。
主机接口单元132可以处理来自主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的至少一个与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速PCI(PCI-E)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)和集成驱动电路(IDE)。
ECC单元138可以检测和纠正读取操作期间从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可纠正错误位的阈值数量时，ECC单元138可以不纠正错误位，并且可以输出表示纠正错误位失败的错误纠正失败信号。
ECC单元138可以基于诸如以下的编码调制执行错误纠正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、涡轮码、里德-所罗门(RS)码、卷积码、递归卷积码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等。ECC单元138可以包括用于错误纠正操作的所有的电路、系统、或装置。
PMU 140可以提供和管理控制器130的电源，即，包括在控制器130中的组成元件的电力。
NFC 142可用作控制器130和存储器装置150之间的存储接口以允许控制器130响应于来自主机102的请求控制存储器装置150。当存储器装置150是闪速存储器并且特别是当存储器装置150是NAND闪速存储器时，NFC 142可以生成存储器装置150的控制信号并且在处理器134的控制下处理数据。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供至主机102并将由主机102提供的数据存储至存储器装置150。当控制器130控制存储器装置150的操作时，存储器144可以存储控制器130和存储器装置150的诸如读取、写入、编程和擦除操作的操作使用的数据。
存储器144可以利用易失性存储器来实现。存储器144可以利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实现。如上所说，存储器144可存储被主机102和存储器装置150用于读取和写入操作的数据。为了存储数据，存储器144可包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射(map)缓冲器等。
处理器134可以控制存储器系统110的一般操作，并且可以响应于来自主机102的写入请求或读取请求控制存储器装置150的写入操作或读取操作。处理器134可以驱动称作闪存转换层(FTL)的固件以控制存储器系统110的一般操作。处理器可利用微处理器、中央处理单元(CPU)来实现。
管理单元(未示出)可以被包括在处理器134中，并可执行存储器装置150的坏块管理。管理单元可发现包括在存储器装置150中的对于进一步使用处于不满意状态的坏存储块，并对坏存储块执行坏块管理。当存储器装置150是闪速存储器，例如NAND闪速存储器时，由于NAND逻辑功能的特性，写入操作期间，例如编程期间可能发生编程失败。在坏块管理期间，编程失败的存储块或坏的存储块的数据可以编程到新的存储块中。同样地，由于编程失败产生的坏块可能使具有3D堆叠结构的存储器装置150的利用效率和存储器系统100的可靠性严重劣化，并且由此需要可靠的坏块管理。
图2是示出图1的存储器装置150的示意图。
参考图2的实施例，存储器装置150可以包括多个存储块，例如第0至第(N-1)块210-240。多个存储块210-240中的每个可以包括多个页面，例如2M个页面(2M页面)，但本发明不限于此。多个页面中的每个页面可以包括多个存储器单元，多个字线电联接至所述多个存储器单元。
同样地，根据可被存储或表达在每个存储器单元中的位的数量存储器装置150可以包括作为单层单元(SLC)存储块或多层单元(MLC)存储块的多个存储块。SLC存储块可包括利用每个都能够存储1位数据的存储器单元实现的多个页面。MLC存储块可包括利用每个都能够存储多位数据例如两位以上数据的存储器单元实现的多个页面。包括通过能够存储3个位数据的存储器单元实现的多个页面的MLC存储块可以限定为三层单元(TLC)存储块。
多个存储块210至240中的每个可以在写入操作期间存储由主机装置102提供的数据，并且可以在读取操作期间将存储的数据提供至主机102。
图3是示出图1的多个存储块152至156中的一个的电路图。
参照图3的实施例，存储器装置150的存储块152可包括分别电联接至位线BL0至BLm-1的多个单元串340。每列的单元串340可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或多个存储器单元晶体管MC0至MCn-1可串联地电联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可以由多层单元(MLC)构成，每个所述多层单元(SLC)存储多个位的数据信息。串340可分别电联接至对应的位线BL0至BLm-1。作为参考，在图3中，“DSL”表示漏极选择线、“SSL”表示源极选择线，并且“CSL”表示公共源线。
虽然图3作为示例示出由NAND闪速存储器单元构成的存储块152，但是应当注意根据实施例的存储器装置150的存储块152不限于NAND闪速存储器，并且可以通过NOR闪速存储器、结合至少两种存储器单元的混合闪速存储器或控制器内置在存储芯片中的1-NAND闪速存储器来实现。半导体装置的操作特征可不仅应用于电荷存储层由导电浮栅极配置的闪速存储装置，而且可应用于电荷存储层由介电层配置的电荷捕获闪存(CTF)。
存储器装置150的电压供应块310可以将字线电压，例如，编程电压、读取电压和过电压根据操作方式提供至各个字线，以及将电压供应到体材料(bulks)，例如其中形成有存储器单元的阱区。电压供应块310可以在控制电路(未示出)的控制下执行电压生成操作。电压供应块310可以生成多个可变的读取电压以生成多个读取数据、在控制电路控制下选择存储器单元阵列的存储块或扇区中的一个、从选择的存储块选择一个字线、并且将字线电压提供至选择的字线和未选择的字线。
存储器装置150的读取/写入电路320可以由控制电路控制，并且可以根据操作模式用作传感放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的传感放大器。同样，在编程操作期间，读取/写入电路320可以用作根据待被存储在存储器单元阵列中的数据驱动位线。读取/写入电路320可以在编程操作期间从缓冲器(未示出)接收将要写入存储器单元阵列的数据，并且可以根据输入的数据驱动位线。为此，读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322、324和326，并且多个锁存器(未示出)可包括在页面缓冲器322、324和326中的每个中。
图4至图11是示出图1的存储器装置的示意简图。
图4是示出图1的存储器装置150的多个存储块152至156的示例的框图。
参照图4的实施例，存储器装置150可包括多个存储块BLK0至BLKN-1，并且存储块BLK0至BLKN-1中的每个可以三维(3D)结构或纵向结构来实现。各个存储块BLK0至BLKN-1可包括在第一至第三方向例如x轴方向、y轴方向和z轴方向上延伸的结构。
各个存储块BLK0至BLKN-1可以包括在第二方向延伸的多个NAND串NS。多个NAND串NS可以设置在第一方向和第三方向。每个NAND串NS可电联接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟字线DWL以及公共源线CSL。即，各个存储块BLK0至BLKN-1可以电联接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL、以及多个公共源线CSL。
图5是图4的多个存储块BLK0至BLKN-1中的一个存储块BLKi的透视图。图6是沿图5的存储块BLKi的线I-I’截取的截面图。
参考图5和6的实施例，存储器装置150的多个存储块中的存储块BLKi可以包括在第一至第三方向延伸的结构。
可以设置衬底5111。衬底5111可以包括掺杂第一型杂质的硅材料。衬底5111可以包括掺杂p-型杂质的硅材料或可以是p-型阱，例如袋(pocket)p阱，并且包括围绕p-型阱的n-型阱。虽然假定衬底5111是p-型硅，但是应注意衬底5111不限于p-型硅。
在第一方向延伸的多个掺杂区域5311至5314可以设置在衬底5111上方。多个掺杂区域5311至5314可以包含不同于衬底5111的第二型杂质。多个掺杂区域5311至5314可以掺杂有n-型杂质。虽然此处假定第一至第四掺杂区域5311至5314是n-型，但应注意第一至第四掺杂区域5311至5314不限于n-型。
在第一掺杂区域5311和第二掺杂区域5312之间的衬底5111上方的区域中，在第一方向延伸的多个介电材料5112可以顺次地设置在第二方向。介电材料5112和衬底5111可以在第二方向以预定距离彼此隔开。介电材料5112可以在第二方向以预定的距离互相分离。介电材料5112可以包括诸如二氧化硅的介电材料。
在第一掺杂区域5311和第二掺杂区域5312之间的衬底5111上方的区域中，设置了顺次布置在第一方向并且在第二方向贯穿介电材料5112的多个柱状物5113。多个柱状物5113可以分别地贯穿介电材料5112并且可以电联接到衬底5111。每个柱状物5113可以由多种材料构造。每个柱状物5113的表面层5114可以包括由第一型杂质掺杂的硅材料。每个柱状物5113的表面层5114可以包括掺杂有与衬底5111相同类型的杂质的硅材料。虽然假定每个柱状物5113的表面层5114可以包括p-型硅，但应注意每个柱状物5113的表面层5114不限于p-型硅。
每个柱状物5113的内层5115可以由介电材料形成。每个柱状物5113的内层5115可以由诸如二氧化硅的介电材料填充。
在第一掺杂区域5311和第二掺杂区域5312之间的区域，可以沿着介电材料5112、柱状物5113和衬底5111的露出表面设置介电层5116。介电层5116的厚度可小于介电材料5112之间的距离的一半。换言之，不同于介电材料5112和介电层5116的材料的区域可被布置，可设置在(i)设置在介电材料5112的第一介电材料的底部表面上方的介电层5116和(ii)设置在介电材料5112的第二介电材料的顶部表面上方的介电层5116之间。介电材料5112位于第一介电材料下面。
在第一掺杂区域5311和第二掺杂区域5312之间的区域中，导电材料5211-5291可设置在介电层5116的露出表面上方。在第一方向上延伸的导电材料5211可以设置在邻近衬底5111的介电材料5112和衬底5111之间。特别地，在第一方向上延伸的导电材料5211可设置在(i)设置在衬底5111上的介电层5116和(ii)设置在邻近衬底5111的介电材料5112的底部表面上的介电层5116之间。
在第一方向上延伸的导电材料可设置在(i)设置在介电材料5112中的一个的顶部表面上方的介电层5116和(ii)设置在置于特定介电材料5112上方的介电材料5112的另一介电材料的底部表面上的介电层5116之间。在第一方向上延伸的导电材料5221-5281可设置在介电材料5112之间。在第一方向上延伸的导电材料5291可设置在最上面的介电材料5112上。在第一方向上延伸的导电材料5211-5291可以是金属材料。在第一方向上延伸的导电材料5211-5291可以是诸如多晶硅的导电材料。
在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可设置与第一掺杂区域5311和第二掺杂区域5312之间的结构相同的结构。例如，在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可设置：在第一方向上延伸的多个介电材料5112、连续地设置在第一方向上且在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的露出表面上方的介电层5116、以及在第一方向上延伸的多个导电材料5212-5292。
在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可设置与第一掺杂区域5311和第二掺杂区域5312之间的结构相同的结构。例如，在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可设置：在第一方向上延伸的多个介电材料5112、顺序地设置在第一方向上且在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的露出表面上方的介电层5116、以及在第一方向上延伸的多个导电材料5213-5293。
漏极5320可分别设置在多个柱状物5113上方。漏极5320可以是掺杂有第二类型杂质的硅材料。漏极5320可以是掺杂有n-型杂质的硅材料。尽管为了方便起见假定漏极5320包括n-型硅，但应注意的是，漏极5320不限于n-型硅。例如，每个漏极5320的宽度可大于每个对应的柱状物5113的宽度。每个漏极5320可以焊盘(pad)的形状设置在每个对应的柱状物5113的顶部表面上方。
在第三方向上延伸的导电材料5331-5333可设置在漏极5320上方。导电材料5331-5333可在第一方向上顺序地设置。各个导电材料5331-5333可与对应区域的漏极5320电联接。漏极5320和在第三方向上延伸的导电材料5331-5333可通过接触插头电联接。在第三方向上延伸的导电材料5331-5333可以是金属材料。在第三方向上延伸的导电材料5331-5333可以是诸如多晶硅的导电材料。
在图5和图6中，各个柱状物5113可与介电层5116和在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293一起形成串。各自的柱状物5113可与介电层5116和在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293一起形成NAND串NS。每个NAND串NS可包括多个晶体管结构TS。
图7是图6的晶体管结构TS的截面视图。
根据图7的实施例，在图6的晶体管结构TS中，介电层5116可包括第一子介电层5117、第二子介电层5118和第三子介电层5119。
在每个柱状物5113中的p-型硅的表面层5114可作为主体。邻近柱状物5113的第一子介电层5117可作为隧穿介电层，且可包括热氧化层。
第二子介电层5118可作为电荷存储层。第二子介电层5118可作为电荷捕获层，且可包括氮化物层或诸如氧化铝层、氧化铪层等的金属氧化物层。
邻近导电材料5233的第三子介电层5119可作为阻断介电层。邻近在第一方向上延伸的导电材料5233的第三子介电层5119可形成为单层或多层。第三子介电层5119可以是介电常数大于第一子介电层5117和第二子介电层5118的诸如氧化铝层、氧化铪层等的高k介电层。
导电材料5233可作为栅极或控制栅极。即，栅极或控制栅极5233、阻断介电层5119、电荷存储层5118、隧穿介电层5117和主体5114可形成晶体管或存储器单元晶体管结构。例如，第一子介电层5117、第二子介电层5118和第三子介电层5119可形成氧化物-氮化物-氧化物(ONO)结构。在一个实施例中，为方便起见，在每个柱状物5113中的p-型硅的表面层5114将被称为第二方向上的主体。
存储块BLKi可包括多个柱状物5113。即，存储块BLKi可包括多个NAND串NS。详细地，存储块BLKi可包括在第二方向或垂直于衬底5111的方向上延伸的多个NAND串NS。
每个NAND串NS可包括设置在第二方向上的多个晶体管结构TS。每个NAND串NS的多个晶体管结构TS中的至少一个可作为串源晶体管SST。每个NAND串NS的多个晶体管结构TS中的至少一个可作为接地选择晶体管GST。
栅极或控制栅极可对应于在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293。换言之，栅极或控制栅极可在第一方向上延伸且形成字线和至少一个源极选择线SSL和至少一个接地选择线GSL的至少两个选择线。
在第三方向上延伸的导电材料5331-5333可电联接至NAND串NS的一端。在第三方向上延伸的导电材料5331-5333可作为位线BL。即，在一个存储块BLKi中，多个NAND串NS可电联接至一个位线BL。
在第一方向上延伸的第二类型掺杂区域5311-5314可被设置至NAND串NS的另一端。在第一方向上延伸的第二类型掺杂区域5311-5314可作为公共源线CSL。
即，存储块BLKi可包括在垂直于衬底5111的方向例如第二方向上延伸的多个NAND串NS，且可作为其中多个NAND串NS电联接至一个位线BL的例如电荷捕获类型存储器的NAND闪速存储块。
尽管图5-图7中示出了在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293设置为9层，但应注意的是，在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293不限于设置为9层。例如，在第一方向上延伸的导电材料可设置为8层、16层或任意多个层。换言之，在一个NAND串NS中，晶体管的数量可以是8个、16个或更多。
尽管图5-图7中示出了3个NAND串NS被电联接至一个位线BL，但应注意的是，实施例不限于具有被电联接至一个位线BL的3个NAND串NS。在存储块BLKi中，m个NAND串NS可电联接至一个位线BL，m为正整数。根据电联接至一个位线BL的NAND串NS的数量，在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293的数量和公共源线5311-5314的数量也可被控制。
进一步地，尽管图5-图7中示出了3个NAND串NS被电联接至在第一方向上延伸的一个导电材料，但应注意的是，实施例不限于具有被电联接至在第一方向上延伸的一个导电材料的3个NAND串NS。例如，n个NAND串NS可被电联接至在第一方向上延伸的一个导电材料，n为正整数。根据被电联接至在第一方向上延伸的一个导电材料的NAND串NS的数量，位线5331-5333的数量也可被控制。
图8是示出具有如参照图5-图7所述的第一结构的存储块BLKi的等效电路图。
参照图8的实施例，在具有第一结构的块BLKi中，NAND串NS11-NS31可设置在第一位线BL1和公共源线CSL之间。第一位线BL1可对应于图5和图6的在第三方向上延伸的导电材料5331。NAND串NS12-NS32可设置在第二位线BL2和公共源线CSL之间。第二位线BL2可对应于图5和图6的在第三方向上延伸的导电材料5332。NAND串NS13-NS33可设置在第三位线BL3和公共源线CSL之间。第三位线BL3可对应于图5和图6的在第三方向上延伸的导电材料5333。
每个NAND串NS的源极选择晶体管SST可电联接至对应的位线BL。每个NAND串NS的接地选择晶体管GST可电联接至公共源线CSL。存储器单元MC可以设置在每个NAND串NS的源极选择晶体管SST和接地选择晶体管GST之间。
在该示例中，NAND串NS可由行和列的单元定义并且电联接至一个位线的NAND串NS可形成一列。电联接至第一位线BL1的NAND串NS11-NS31可对应于第一列，电联接至第二位线BL2的NAND串NS12-NS32可对应于第二列，并且电联接至第三位线BL3的NAND串NS13-NS33可对应于第三列。电联接至一个源极选择线SSL的NAND串NS可形成一行。电联接至第一源极选择线SSL1的NAND串NS11-NS31可形成第一行，电联接至第二源极选择线SSL2的NAND串NS12-NS32可形成第二行，并且电联接至第三源极选择线SSL3的NAND串NS13-NS33可形成第三行。
在每个NAND串NS中，可定义高度。在每个NAND串NS中，邻近接地选择晶体管GST的存储器单元MC1的高度可具有值“1”。在每个NAND串NS中，当从衬底5111被测量时，存储器单元的高度可随着存储器单元靠近源极选择晶体管SST而增加。在每个NAND串NS中，邻近源极选择晶体管SST的存储器单元MC6的高度可以是7。
在相同行中的NAND串NS的源极选择晶体管SST可共享源极选择线SSL。在不同行中的NAND串NS的源极选择晶体管SST可分别电联接至不同的源极选择线SSL1、SSL2和SSL3。
相同行中的NAND串NS中的相同高度处的存储器单元可共享字线WL。即，在相同高度处，电联接至不同行中的NAND串NS的存储器单元MC的字线WL可被电联接。相同行的NAND串NS中相同高度处的虚拟存储器单元DMC可共享虚拟字线DWL。即，在相同高度或水平处，电联接至不同行中的NAND串NS的虚拟存储器单元DMC的虚拟字线DWL可被电联接。
位于相同水平或高度或层处的字线WL或虚拟字线DWL可在可设置在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293的层处彼此电联接。在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293可通过接触部共同电联接至上层。在上层处，在第一方向上延伸的导电材料5211-5291、5212-5292和5213-5293可被电联接。换言之，在相同行中的NAND串NS的接地选择晶体管GST可共享接地选择线GSL。进一步地，在不同行中的NAND串NS的接地选择晶体管GST可共享接地选择线GSL。即，NAND串NS11-NS13、NS21-NS23和NS31-NS33可电联接至接地选择线GSL。
公共源线CSL可电联接至NAND串NS。在有源区域上和在衬底5111上，第一至第四掺杂区域5311-5314可被电联接。第一至第四掺杂区域5311-5314可通过接触部电联接至上层，并且在上层处，第一至第四掺杂区域5311-5314可被电联接。
即，如图8中的，相同高度或水平的字线WL可被电联接。因此，当选择特定高度处的字线WL时，电联接至字线WL的所有NAND串NS可被选择。在不同行中的NAND串NS可电联接至不同源极选择线SSL。因此，在电联接至相同字线WL的NAND串NS中，通过选择源极选择线SSL1-SSL3中的一个，在未选择的行中的NAND串NS可与位线BL1-BL3电隔离。换言之，通过选择源极选择线SSL1-SSL3中的一个，NAND串NS的行可被选择。此外，通过选择位线BL1-BL3中的一个，所选择的行中的NAND串NS可以列为单位来选择。
在每个NAND串NS中，可设置虚拟存储器单元DMC。在图8中，虚拟存储器单元DMC可在每个NAND串NS中被设置在第三存储器单元MC3和第四存储器单元MC4之间。即，第一至第三存储器单元MC1-MC3可设置在虚拟存储器单元DMC和接地选择晶体管GST之间。第四至第六存储器单元MC4-MC6可设置在虚拟存储器单元DMC和源极选择晶体管SSL之间。每个NAND串NS的存储器单元MC可被虚拟存储器单元DMC划分成存储器单元组。在划分的存储器单元组中，邻近接地选择晶体管GST的存储器单元例如MC1-MC3可被称为较低存储器单元组，且邻近串选择晶体管SST的存储器单元例如MC4-MC6可被称为较高存储器单元组。
在下文中，将参照图9至11做出详细说明，图9至11示出根据本发明的另一个实施例的通过不同于第一结构的三维(3D)非易失性存储器而实现的存储器系统。
图9是示意性说明利用不同于上文参照图5至8所述的第一结构的三维(3D)非易失性存储装置来实现的存储装置，并且示出图4的多个存储块的存储块BLKj的透视图。图10是示出沿图9的线VII-VII＇截取的存储块BLKj的截面图。
根据图9和图10的实施例，图1的存储器装置150的多个存储块中的存储块BLKj可以包括在第一至第三方向延伸的结构。
可以设置衬底6311。例如，衬底6311可包括掺杂有第一类型杂质的硅材料。例如，衬底6311可包括掺杂有p-型杂质的硅材料或可以是p-型阱，例如袋p-阱，且包括围绕p-型阱的n-型阱。尽管为了方便在实施例中假定衬底6311为p-型硅，但应注意的是，衬底6311不限于p-型硅。
在x轴方向和y轴方向上延伸的第一至第四导电材料6321-6324被设置在衬底6311上方。第一至第四导电材料6321-6324可在z轴方向上隔开预定距离。
在x轴方向和y轴方向上延伸的第五至第八导电材料6325-6328可设置在衬底6311上方。第五至第八导电材料6325-6328可在z轴方向上隔开预定距离。第五至第八导电材料6325-6328可在y轴方向上与第一至第四导电材料6321-6324隔开。
可设置穿过第一至第四导电材料6321-6324的多个下部柱状物DP。每个下部柱状物DP在z轴方向上延伸。而且，可设置穿过第五至第八导电材料6325-6328的多个上部柱状物UP。每个上部柱状物UP在z轴方向上延伸。
下部柱状物DP和上部柱状物UP中的每个可包括内部材料6361、中间层6362和表面层6363。中间层6362可用作单元晶体管的通道。表面层6363可包括阻断介电层、电荷存储层和隧穿介电层。
下部柱状物DP和上部柱状物UP可通过管栅极PG电联接。管栅极PG可被设置在衬底6311中。例如，管栅极PG可包括与下部柱状物DP和上部柱状物UP相同的材料。
在x轴方向和y轴方向上延伸的第二类型的掺杂材料6312可设置在下部柱状物DP上方。例如，第二类型的掺杂材料6312可包括n-型硅材料。第二类型的掺杂材料6312可用作公共源线CSL。
漏极6340可设置在上部柱状物UP上方。漏极6340可包括n-型硅材料。在y轴方向上延伸的第一上部导电材料6351和第二上部导电材料6352可设置在漏极6340上方。
第一上部导电材料6351和第二上部导电材料6352可在x轴方向上隔开。第一上部导电材料6351和第二上部导电材料6352可由金属形成。第一上部导电材料6351和第二上部导电材料6352和漏极6340可通过接触插头电联接。第一上部导电材料6351和第二上部导电材料6352分别作为第一位线BL1和第二位线BL2。
第一导电材料6321可作为源极选择线SSL，第二导电材料6322可作为第一虚拟字线DWL1，并且第三导电材料6323和第四导电材料6324分别作为第一主字线MWL1和第二主字线MWL2。第五导电材料6325和第六导电材料6326分别作为第三主字线MWL3和第四主字线MWL4，第七导电材料6327可作为第二虚拟字线DWL2，并且第八导电材料6328可作为漏极选择线DSL。
下部柱状物DP和邻近下部柱状物DP的第一至第四导电材料6321-6324形成下部串。上部柱状物UP和邻近上部柱状物UP的第五至第八导电材料6325-6328形成上部串。下部串和上部串可通过管栅极PG电联接。下部串的一端可电联接至作为公共源线CSL的第二类型的掺杂材料6312。上部串的一端可通过漏极6340电联接至对应的位线。一个下部串和一个上部串形成一个单元串，其电联接在作为公共源线CSL的第二类型的掺杂材料6312和作为位线BL的上部导电材料层6351-6352中的对应的一个之间。
即，下部串可包括源极选择晶体管SST、第一虚拟存储器单元DMC1、以及第一主存储器单元MMC1和第二主存储器单元MMC2。上部串可包括第三主存储器单元MMC3、第四主存储器单元MMC4、第二虚拟存储器单元DMC2和漏极选择晶体管DST。
在图9和图10中，上部串和下部串可形成NAND串NS，且NAND串NS可包括多个晶体管结构TS。由于上文参照图7详细地描述了包括在图9和图10中的NAND串NS中的晶体管结构，所以在此将省略其详细说明。
图11是示出具有如上参照图9和图10所述的第二结构的存储块BLKj的等效电路的电路图。为方便起见，仅示出形成第二结构中的存储块BLKj中的一对的第一串和第二串。
根据图11的实施例，在存储器装置150的多个块中的具有第二结构的存储块BLKj中，单元串可以定义多个对的这种方式来设置，其中，单元串中的每个都利用如上参照图9和图10所述的通过管栅极PG电联接的一个上部串和一个下部串来实现。
即，在具有第二结构的某一存储块BLKj中，存储器单元CG0-CG31沿第一通道CH1(未示出)堆叠，例如，至少一个源极选择栅极SSG1和至少一个漏极选择栅极DSG1可形成第一串ST1，并且存储器单元CG0-CG31沿第二通道CH2(未示出)堆叠，例如，至少一个源极选择栅极SSG2和至少一个漏极选择栅极DSG2可形成第二串ST2。
第一串ST1和第二串ST2可电联接至相同漏极选择线DSL和相同源极选择线SSL。第一串ST1可电联接至第一位线BL1，且第二串ST2可电联接至第二位线BL2。
尽管图11中描述了第一串ST1和第二串ST2被电联接至相同漏极选择线DSL和相同源极选择线SSL，但可认为第一串ST1和第二串ST2可电联接至相同源极选择线SSL和相同位线BL、第一串ST1可电联接至第一漏极选择线DSL1并且第二串ST2可电联接至第二漏极选择线SDL2。进一步地，可认为第一串ST1和第二串ST2可电联接至相同漏极选择线DSL和相同位线BL、第一串ST1可电联接至第一源极选择线SSL1并且第二串ST2可电联接至第二源极选择线SSL2。
参照图12提供根据本发明的一个实施例的图1的存储器系统110中的存储器装置150的数据处理操作。
根据图12的实施例，控制器130计算前台操作要求的前台操作负载，计算存储器装置150，即，前台操作可用的存储器的存储器可用负载，计算可以在前台操作期间执行的后台操作要求的后台操作负载，并且基于前台操作负载、存储器可用负载和后台操作负载确定存储器装置150中前台操作的优先级和负载。前台操作可以为例如读取操作和写入操作中的至少一个。后台操作可以为例如碎片收集(GC)操作和损耗平衡(WL)操作中的至少一个。
在本发明的一个实施例中，前台操作负载可以分类为读取操作要求的前台读取操作负载和写入操作(也称作编程操作)要求的前台写入操作负载。此外，存储器可用负载可以分类为读取操作当前可用的读取存储器可用负载和写入操作当前可用的写入存储器可用负载。
此外，在本发明的实施例中，控制器130可以动态地区分存储器装置150的读取和写入操作的优先次序并且基于前台操作负载、存储器可用负载和后台操作负载确定存储器装置150中读取和写入操作的负载。控制器130也可以动态地确定读取操作和编程操作的吞吐量。
在本发明的一个实施例中，控制器130可以基于存储器装置150用于读取和写入操作的容量(即，存储器可用负载)计算存储器装置150的最大读取存储器可用负载和最大写入存储器可用负载。在此情况下，当仅从主机102提供读取命令时，控制器130基于最大读取存储器可用负载对存储器装置150执行读取操作。当仅从主机102提供写入命令时，控制器130基于最大写入存储器可用负载对存储器装置150执行编程操作。
在本发明的一个实施例中，控制器130可以基于读取和写入命令的数量和存储器装置150中用于读取和写入操作存储器管芯、平面、存储块或者页面的存储容量而计算前台读取负载、前台写入负载。
此外，在本发明的实施例中，控制器130可以基于涉及当前要执行的读取和写入操作的存储器管芯、平面、存储块或者页面的存储容量计算读取和写入存储器可用负载。
根据图12的实施例，控制器130将对应于写入命令的用户数据存储在多个存储块的特定存储块中，该多个存储块包括在多个平面1232-1280中，多个平面1232-1280包括在存储器装置150中的多个存储器管芯1230-1270中。
控制器130包括第一计算单元1202，其适用于计算一个或多个前台操作，诸如例如响应于读取和写入命令中的至少一个的读取和/或写入操作，所要求的前台操作负载。第一计算单元1202可以例如计算读取操作期间的前台读取操作负载。第一计算单元1202可以例如计算编程操作期间的前台写入操作负载。第一计算单元1202可以计算读取操作期间的前台读取操作负载和编程操作期间的写入操作负载两者。第一计算单元1202可以计算存储器装置150中读取操作要求的存储块的存储容量作为前台读取操作负载。第一计算单元1202可以计算读取命令数量作为前台读取操作负载。第一计算单元1202可以计算存储器装置150中写入操作要求的存储块的存储容量作为前台写入操作负载。第一计算单元1202可以计算写入命令数量作为前台写入操作负载。
控制器130进一步包括第二计算单元1204，其适用于计算后台操作期间的后台操作负载。第二计算单元1204可以计算例如GC操作和/或WL操作期间的后台操作负载。在此情况下，为了执行包括数据的复制或者交换的后台操作，第二计算单元1204可以计算存储器装置150中涉及正在执行的后台GC或者WL操作的存储块的存储容量作为后台操作负载。
控制器130可以包括分析单元1208，其适用于基于前台读取操作负载、前台写入操作负载和后台操作负载计算存储器装置150的读取操作和写入操作之间的执行比率。例如，分析单元1208可以基于前台操作负载计算读取操作和写入操作之间的执行比率。同样地，作为示例，分析单元1208可以计算基于读取操作和写入操作要求的存储块的存储容量计算读取操作和写入操作之间的执行比率。同样地，作为示例，分析单元1208可以基于读取命令和写入命令的数量计算读取操作和写入操作之间的执行比率。读取操作和写入操作之间的执行比率可以如下列等式所表示。在此情况下，分析单元1208可以对前台读取操作负载和前台写入操作负载分配权重，以使得读取操作和写入操作优先于后台操作执行。
[等式1]
[等式2]
[等式3]
[等式4]
等式1表示由读取操作和写入操作要求的存储块的存储容量换算的写入操作的执行比率。等式2表示由读取命令和写入命令的数量换算的写入操作的执行比率。等式3表示由读取操作和写入操作要求的存储块的存储容量换算的读取操作的执行比率。等式4表示由读取命令和写入命令的数量换算的读取操作的执行比率。
控制器130可以包括监测单元1214，其适用于计算读取操作和写入操作当前可用的存储器装置150的读取和写入存储器可用负载。监测单元1214可以计算存储器装置150中涉及当前将执行的读取操作的存储器管芯、平面、存储块或者页面的数量作为读取存储器可用负载。此外，监测单元1214计算存储器装置150中涉及当前将执行的写入取操作的存储器管芯、平面、存储块或者页面的数量作为写入存储器可用负载。
监测单元1214可以计数通过列队单元1206传输至存储器装置150的读取命令和写入命令的数量。监测单元1214可以响应于存储器装置150传输的读取和写入操作通过列队单元1206将操作完成通知控制器130。在此情况下，每个读取命令和写入命令可以包括涉及当前将执行的读取操作和写入操作的存储器管芯、平面、存储块或者页面的地址。
控制器130可以包括计算单元1210，其适用于计算存储器装置150的最大读取和写入存储器可用负载。计算单元1210可以使用通过分析单元1208计算的读取操作和写入操作之间的执行比率和存储器装置150的读取和写入操作参数计算最大读取和写入存储器可用负载。
在此情况下，计算单元1210可以使用涉及存储器装置150中当前将执行的读取操作和写入操作的存储块的存储容量和作为读取操作参数的读取时间间隔tR并且使用涉及存储器装置150中当前将执行的读取操作和写入操作的平面或者页面的存储容量以及作为写入操作参数的编程时间间隔tPROG来计算最大读取和写入存储器可用负载。在此情况下，最大读取和写入存储器可用负载可以如下列等式5所表示。
[等式5]
执行时间＝max(ROET,WOET)
等式5表示在最大读取和写入存储器可用负载的读取操作和写入操作中的一个期间的执行时间。在等式5中，“ROET”是最大读取存储器可用负载的读取操作执行时间，“WOET”是最大写入存储器可用负载的写入操作执行时间。根据等式5，计算单元1210计算存储器管芯的数量(NRD)作为最大读取存储器可用负载，并且计算存储器管芯的数量(NNANDS-NRD)作为最大写入存储器可用负载，使得执行时间最小化。
控制器130可以包括调度单元1212，其适用于基于通过计算单元1210计算的最大读取和写入存储器可用负载和通过监测单元1214计算的当前读取和写入存储器可用负载调度存储器装置150中读取操作和写入操作的优先级和负载。
在此情况下，调度单元1212可以基于最大读取和写入存储器可用负载和当前读取和写入存储器可用负载动态地确定存储器装置150读取操作和写入操作的优先级。调度单元1212可以随后基于确定的优先级动态地确定存储器装置150中读取操作和写入操作的负载。存储器装置150中读取操作和写入操作的负载表示涉及存储器装置150中当前将执行的读取操作和写入操作的存储器管芯、平面、存储块或者页面的数量。
控制器130进一步包括列队单元1206，其适用于生成存储器装置150的命令使得基于由调度单元1212确定的存储器装置150中的读取操作和写入操作的负载对存储器装置150执行读取操作和写入操作，并且对存储器装置150列队存储器装置150的命令。在此情况下，存储器装置150的命令包括存储器装置150的存储器管芯、平面、存储块或者页面的地址，基于通过调度单元1212动态地确定的存储器装置150中的读取操作和写入操作的负载，读取操作和写入操作将在所述存储器管芯、平面、存储块或者页面中执行。
例如，当调度单元1212确定读取操作的优先级高于写入操作的优先级并且分析单元1208计算读取操作和写入操作之间的执行比率例如为75：25时，调度单元1212确定读取操作的负载为存储器装置150中的三个存储器管芯、平面、存储块或者页面并且写入操作的负载为存储器装置150中的一个存储器管芯、平面、存储块或者页面。然后控制器130可以基于确定的读取操作和写入操作的负载执行存储器装置150的读取操作和写入操作。
在此情况下，当读取存储器可用负载大于写入存储器可用负载时，控制器130减少确定的读取操作的负载并且增加确定的写入操作的负载。例如，控制器130将读取操作的负载减少为两个存储器管芯、平面、存储块或者页面并且将写入操作的负载增加为两个存储器管芯、平面、存储块或者页面。
作为另一个示例，当调度单元1212确定读取操作的优先级低于写入操作的优先级并且分析单元1208计算读取操作和写入操作之间的执行比率例如为25：75时，调度单元1212确定读取操作的负载为存储器装置150中的一个存储器管芯、平面、存储块或者页面并且写入操作的负载为存储器装置150中的三个存储器管芯、平面、存储块或者页面。然后，控制器130基于确定的读取操作和写入操作的负载执行存储器装置150的读取操作和写入操作。
在此情况下，当读取存储器可用负载小于写入存储器可用负载时，控制器130增加确定的读取操作的负载并且减少确定的写入操作的负载。例如，控制器130将读取操作的负载增加为两个存储器管芯、平面、存储块或者页面并且将写入操作的负载减少为两个存储器管芯、平面、存储块或者页面。
作为另一个示例，当仅从主机102提供读取命令并且仅计算前台读取操作负载，即调度单元1212确定读取操作的优先级高于写入操作的优先级并且分析单元1208计算读取操作和写入操作之间的执行比率为100：0时，基于最大读取存储器可用负载和当前读取存储器可用负载，调度单元1212确定存储器装置150中的读取操作的负载为存储器装置150中的最大读取存储器可用负载(例如，四个存储器管芯、平面、存储块或者页面)，并且控制器130基于确定的读取操作的负载对存储器装置150执行读取操作。
作为另一个示例，当仅从主机102提供写入命令并且仅计算前台写入操作负载，即调度单元1212确定读取操作的优先级低于写入操作的优先级并且分析单元1208计算读取操作和写入操作之间的执行比率为0：100时，基于最大写入存储器可用负载和当前写入存储器可用负载，调度单元1212确定存储器装置150中的写入操作的负载为最大写入存储器可用负载(例如，四个存储器管芯、平面、存储块或者页面)，并且控制器130基于确定的写入操作的负载对存储器装置150执行写入操作。
如上所述，根据本发明的一个实施例，存储器系统计算对应于接收的命令的前台操作负载，计算当前将对存储器装置150执行的前台操作涉及的可用存储器负载，计算前台操作期间对存储器装置150执行后台操作要求的后台操作负载，基于前台操作负载、可用存储器负载和后台操作负载动态地确定存储器装置150的前台操作的优先级和存储器装置150中前台操作的负载，并且基于动态地确定的存储器装置150的前台操作的优先级和存储器装置150中前台操作的负载对存储器装置150执行前台操作。
如上所述，根据本发明的一个实施例，存储器系统计算对应于读取和/或写入命令的前台操作负载，计算当前将对存储器装置150执行的读取操作和写入操作涉及的可用存储器负载，计算前台读取操作和写入操作期间对存储器装置150执行后台操作要求的后台操作负载，基于前台操作负载、可用存储器负载和后台操作负载动态地确定存储器装置150的读取操作和写入操作的优先级和存储器装置150中读取操作和写入操作的负载，并且基于动态地确定的存储器装置150的读取操作和写入操作的优先级和存储器装置150中读取操作和写入操作的负载对存储器装置150执行读取操作和写入操作。
因此，根据本发明的一个实施例的存储器系统能够最大化数据处理性能。此外，存储器系统能够通过使用多级反馈列队法动态地调度存储器装置150的读取操作和写入操作，通过多级反馈列队法，以反馈方式监测对存储器装置150执行的读取操作和写入操作并且存储器装置150的读取命令和写入命令同时列队。
图13是示出根据本发明的一个实施例的图1的存储器系统10的操作过程的流程图。
根据图13的实施例，存储器系统110在步骤1310接收来自主机102的命令，例如读取和/或写入命令。在步骤1320，存储器系统110分别地计算诸如例如对应于提供的命令的读取和/或写入操作的命令操作的前台操作负载和用于命令操作的存储器装置150的存储器可用负载。
此外，在步骤1330，存储器系统110基于前台操作负载、可用存储器负载和后台操作负载动态地确定存储器装置150中读取操作和写入操作的优先级和负载。
在步骤1340，存储器系统110基于确定的读取操作和写入操作的负载对存储器装置150执行命令操作，例如，读取操作和写入操作。
在此情况下，已经参考图12详细描述了作为对应于命令的吞吐量的前台操作负载的计算、可用存储器负载的计算(即，作为用于读取操作和写入操作的存储器装置150的容量的读取存储器可用负载)、存储器装置150的后台操作负载的计算、以及基于前台操作负载、可用存储器负载和后台操作负载的存储器装置150的读取操作和写入操作的动态调度，并且因此省略其详细说明。
根据本发明的上述实施例的存储器系统和存储器系统的操作方法能够最小化存储器系统的复杂度，降低最佳性能负载，提高数据处理操作的稳定性并且增加存储器系统采用的存储器装置的使用效率。
尽管为了说明的目的已经描述了各种实施例，但对于本领域技术人员将明显的是，在不脱离如权利要求所限定的本发明的精神和/或范围的情况下可以做出各种改变和变型。

Claims (20)

1.一种存储器系统，包括：
存储器装置；以及
控制器，其适用于：
响应于命令对所述存储器装置执行命令操作，
计算对应于所述命令的前台操作负载，
计算用于所述命令操作的存储器装置的可用存储器负载，并且
基于所述前台操作负载和所述可用存储器负载动态地确定所述命令操作的优先级和负载。
2.根据权利要求1所述的存储器系统，
其中，所述命令包括读取命令和写入命令中的至少一个，并且
所述前台操作负载包括对应于读取命令的前台读取操作负载和对应于写入命令的前台写入操作负载中的至少一个。
3.根据权利要求2所述的存储器系统，
其中，所述命令操作包括读取操作和写入操作，并且
可用存储器负载包括用于读取操作的读取存储器可用负载和用于写入操作的写入存储器可用负载。
4.根据权利要求3所述的存储器系统，其中控制器进一步计算涉及当前执行的后台操作的存储器装置的后台操作负载。
5.根据权利要求4所述的存储器系统，其中控制器进一步基于用于读取操作和写入操作的存储器装置的参数、后台操作负载和前台读取和写入操作负载来计算存储器装置的最大读取和写入存储器可用负载。
6.根据权利要求5所述的存储器系统，其中控制器基于最大读取和写入存储器可用负载和读取和写入存储器可用负载动态地确定读取操作和写入操作的优先级和负载。
7.根据权利要求6所述的存储器系统，其中所述存储器装置包括：多个页面、包括所述多个页面的多个存储块、包括所述多个存储块的多个平面以及包括所述多个平面的多个存储器管芯；以及
控制器，其确定存储器管芯、平面、存储块和页面中的至少一个的大小或者数量作为所述读取操作和写入操作的负载。
8.根据权利要求6所述的存储器系统，
其中，当仅从主机提供读取命令时，控制器确定最大读取存储器可用负载作为读取操作的负载，并且
其中，当仅从主机提供写入命令时，控制器确定最大写入存储器可用负载作为写入操作的负载。
9.根据权利要求6所述的存储器系统，其中控制器基于读取操作和写入操作的读取和写入存储器可用负载调整读取操作和写入操作的负载。
10.根据权利要求6所述的存储器系统，其中控制器包括：
第一计算单元，其适用于计算前台读取和写入操作负载；
第二计算单元，其适用于计算后台操作负载；
监测单元，其适用于通过监测读取操作和写入操作来计算读取和写入存储器可用负载；
计算单元，其适用于计算最大读取和写入存储器可用负载；以及
调度单元，其适用于动态地确定读取操作和写入操作的优先级和负载。
11.根据权利要求5所述的存储器系统，其中所述参数包括：
用于读取操作的存储器装置的大小和时间间隔，以及
用于写入操作的存储器装置的大小和时间间隔。
12.一种具有存储器装置的存储器系统的操作方法，该方法包括：
响应于命令对存储器装置执行命令操作，
计算对应于所述命令的前台操作负载，
计算用于所述命令操作的存储器装置的可用存储器负载，并且
基于所述前台操作负载和所述可用存储器负载动态地确定命令操作的优先级和负载。
13.根据权利要求12所述的操作方法，
其中，所述命令包括读取命令和写入命令中的至少一个，
所述前台操作负载包括对应于读取命令的前台读取操作负载和对应于写入命令的前台写入操作负载中的至少一个，
所述命令操作包括读取操作和写入操作中的至少一个，并且
所述可用存储器负载包括用于读取操作的读取存储器可用负载和用于写入操作的写入存储器可用负载中的至少一个。
14.根据权利要求13所述的操作方法，进一步包括计算涉及当前执行的后台操作的存储器装置的后台操作负载。
15.根据权利要求14所述的操作方法，进一步包括基于用于读取操作和写入操作的存储器装置的参数、后台操作负载以及前台读取和写入操作负载来计算存储器装置的最大读取和写入存储器可用负载。
16.根据权利要求15所述的操作方法，其中动态地确定命令操作的优先级和负载包括基于最大读取和写入存储器可用负载和读取和写入存储器可用负载动态地确定读取操作和写入操作的优先级和负载。
17.根据权利要求16所述的操作方法，其中所述存储器装置包括：多个页面、包括所述多个页面的多个存储块，包括所述多个存储块的多个平面以及包括所述多个平面的多个存储器管芯，并且
通过确定存储器管芯、平面、存储块和页面中的至少一个的大小或者数量作为读取操作和写入操作的负载而执行用于命令操作的负载的动态确定。
18.根据权利要求16所述的操作方法，
其中，当仅从主机提供读取命令时，通过确定最大读取存储器可用负载作为读取操作的负载而执行用于命令操作的负载的动态确定，并且
当仅从主机提供写入命令时，通过确定最大写入存储器可用负载作为写入操作的负载而执行用于命令操作的负载的动态确定。
19.根据权利要求16所述的操作方法，其中动态地确定用于命令操作的负载包括基于读取操作和写入操作的读取和写入存储器可用负载调整用于读取操作和写入操作的负载。
20.根据权利要求15所述的操作方法，其中所述参数包括：
用于读取操作的存储器装置的大小和时间间隔，以及
用于写入操作的存储器装置的大小和时间间隔。
CN201610848672.7A 2016-01-14 2016-09-23 存储器系统和存储器系统的操作方法 Pending CN107015760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0004725 2016-01-14
KR1020160004725A KR20170085286A (ko) 2016-01-14 2016-01-14 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
CN107015760A true CN107015760A (zh) 2017-08-04

Family

ID=59315091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610848672.7A Pending CN107015760A (zh) 2016-01-14 2016-09-23 存储器系统和存储器系统的操作方法

Country Status (3)

Country Link
US (1) US20170206007A1 (zh)
KR (1) KR20170085286A (zh)
CN (1) CN107015760A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108595367A (zh) * 2018-04-25 2018-09-28 银川华联达科技有限公司 一种基于局域网内计算机集群的服务器系统
CN109427407A (zh) * 2017-08-30 2019-03-05 美光科技公司 用于存储连接资源的分配的装置、方法和系统以及机器可读媒体
CN109426448A (zh) * 2017-08-28 2019-03-05 爱思开海力士有限公司 存储器系统及其操作方法
CN109426449A (zh) * 2017-09-04 2019-03-05 爱思开海力士有限公司 存储器系统及其操作方法
CN110806837A (zh) * 2018-08-06 2020-02-18 爱思开海力士有限公司 数据处理系统及其操作方法
CN113126883A (zh) * 2019-12-30 2021-07-16 深圳Tcl新技术有限公司 一种数据处理方法、系统及存储介质

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190227743A1 (en) * 2018-01-23 2019-07-25 Micron Technology, Inc. Identifying a read operation for a storage device based on a workload of a host system
US11295818B2 (en) 2018-02-09 2022-04-05 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device having the same
KR102419895B1 (ko) 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
US11086528B2 (en) 2018-12-14 2021-08-10 SK Hynix Inc. Memory controller and memory system having the same
CN111104062B (zh) * 2019-11-22 2023-05-02 中科寒武纪科技股份有限公司 存储管理方法、装置和存储介质
KR20210112872A (ko) 2020-03-06 2021-09-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
US11422616B2 (en) * 2020-03-26 2022-08-23 Intel Corporation System, apparatus and method for dynamically adjusting platform power and performance based on task characteristics
KR20220087782A (ko) * 2020-12-18 2022-06-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 저장 장치
KR20220087785A (ko) 2020-12-18 2022-06-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 저장 장치
KR20220165980A (ko) * 2021-06-09 2022-12-16 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1545030A (zh) * 2003-11-14 2004-11-10 清华大学 基于磁盘特征的数据分布动态映射的方法
US20070143561A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Methods for adaptive file data handling in non-volatile memories with a directly mapped file storage system
US20120110239A1 (en) * 2010-10-27 2012-05-03 Seagate Technology Llc Causing Related Data to be Written Together to Non-Volatile, Solid State Memory
US20140089610A1 (en) * 2012-09-26 2014-03-27 Nir Strauss Dynamically Improving Performance of a Host Memory Controller and a Memory Device
CN105117285A (zh) * 2015-09-09 2015-12-02 重庆大学 一种基于移动虚拟化系统的非易失性存储器调度优化方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1545030A (zh) * 2003-11-14 2004-11-10 清华大学 基于磁盘特征的数据分布动态映射的方法
US20070143561A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Methods for adaptive file data handling in non-volatile memories with a directly mapped file storage system
US20120110239A1 (en) * 2010-10-27 2012-05-03 Seagate Technology Llc Causing Related Data to be Written Together to Non-Volatile, Solid State Memory
US20140089610A1 (en) * 2012-09-26 2014-03-27 Nir Strauss Dynamically Improving Performance of a Host Memory Controller and a Memory Device
CN105117285A (zh) * 2015-09-09 2015-12-02 重庆大学 一种基于移动虚拟化系统的非易失性存储器调度优化方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109426448A (zh) * 2017-08-28 2019-03-05 爱思开海力士有限公司 存储器系统及其操作方法
CN109427407A (zh) * 2017-08-30 2019-03-05 美光科技公司 用于存储连接资源的分配的装置、方法和系统以及机器可读媒体
CN109427407B (zh) * 2017-08-30 2022-11-11 美光科技公司 用于存储连接资源的分配的装置、方法和系统以及机器可读媒体
CN109426449A (zh) * 2017-09-04 2019-03-05 爱思开海力士有限公司 存储器系统及其操作方法
CN108595367A (zh) * 2018-04-25 2018-09-28 银川华联达科技有限公司 一种基于局域网内计算机集群的服务器系统
CN108595367B (zh) * 2018-04-25 2021-12-10 广州高专资讯科技有限公司 一种基于局域网内计算机集群的服务器系统
CN110806837A (zh) * 2018-08-06 2020-02-18 爱思开海力士有限公司 数据处理系统及其操作方法
CN110806837B (zh) * 2018-08-06 2023-07-14 爱思开海力士有限公司 数据处理系统及其操作方法
CN113126883A (zh) * 2019-12-30 2021-07-16 深圳Tcl新技术有限公司 一种数据处理方法、系统及存储介质

Also Published As

Publication number Publication date
KR20170085286A (ko) 2017-07-24
US20170206007A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
CN107015760A (zh) 存储器系统和存储器系统的操作方法
CN106802769A (zh) 存储器系统及其操作方法
CN106910521A (zh) 存储器系统及其操作方法
CN106909521A (zh) 存储器系统及其操作方法
CN106775442A (zh) 存储器系统及其操作方法
CN106708757A (zh) 存储器系统及其操作方法
CN107240418A (zh) 存储器系统及其操作方法
CN106098089A (zh) 存储系统及其操作方法
CN106960679A (zh) 存储器系统及存储器系统的操作方法
CN106776352A (zh) 存储器系统和存储器系统的操作方法
CN106920570A (zh) 存储器系统及其操作方法
CN106935264A (zh) 存储器系统及其操作方法
CN106648452A (zh) 存储器系统及其操作方法
CN106847339A (zh) 存储器装置及其操作方法
CN105988938A (zh) 存储系统及其操作方法
CN106250052A (zh) 存储系统及其操作方法
CN106257399A (zh) 存储系统及其操作方法
CN106919345A (zh) 存储器系统及其操作方法
CN106710615A (zh) 存储器系统和存储器系统的操作方法
CN105938418A (zh) 存储系统及其操作方法
CN106933506A (zh) 存储器系统及存储器系统的操作方法
CN106933505A (zh) 存储器系统及其操作方法
CN107025065A (zh) 存储器系统及其操作方法
CN106610904A (zh) 存储系统及其操作方法
CN106257593A (zh) 非易失性存储系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170804

WD01 Invention patent application deemed withdrawn after publication