CN106776352A - 存储器系统和存储器系统的操作方法 - Google Patents

存储器系统和存储器系统的操作方法 Download PDF

Info

Publication number
CN106776352A
CN106776352A CN201610527968.9A CN201610527968A CN106776352A CN 106776352 A CN106776352 A CN 106776352A CN 201610527968 A CN201610527968 A CN 201610527968A CN 106776352 A CN106776352 A CN 106776352A
Authority
CN
China
Prior art keywords
memory block
block
storage
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610527968.9A
Other languages
English (en)
Other versions
CN106776352B (zh
Inventor
边谕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106776352A publication Critical patent/CN106776352A/zh
Application granted granted Critical
Publication of CN106776352B publication Critical patent/CN106776352B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0269—Incremental or concurrent garbage collection, e.g. in real-time systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/683—Invalidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种用于将数据处理到存储器装置中的存储器系统及其操作方法。存储器系统可以包括：存储器装置，其包括多个存储块，每个存储块包括多个页面，每个页面具有联接至多个字线的多个存储器单元，存储器装置适于存储主机所请求的数据；以及控制器，其适于：将与从主机接收的第一写入命令对应的数据编程到存储块的第一存储块中，从主机接收用于被编程到第一存储块中的数据的第二写入命令，对被编程到存储块中的第一存储块中的数据执行更新程序，以及根据更新程序生成用于第一存储块的映射列表。

Description

存储器系统和存储器系统的操作方法
相关申请的交叉引用
本申请要求于2015年11月23日提交的申请号为10-2015-0163775的韩国专利申请的优先权，其全文通过引用并入本文。
技术领域
技术领域本发明的示例性实施例通常总体涉及一种存储器系统，更特别地，涉及一种将数据处理至存储器装置中的存储器系统以及其操作方法。
背景技术
计算机环境范例已转变为可在任何地方任何时间使用的普适计算系统，导致便携式电子装置的使用快速增加，如移动电话、数码相机和笔记本电脑持续快速增加。这些便携式电子装置通常使用具有一个或多个用于存储数据的半导体存储器装置即数据存储装置的存储器系统。数据存储装置可被用作便携式电子装置的主存储器装置或辅助存储器装置。
因为半导体存储器装置没有活动部件，所以它们提供优良的稳定性、耐用性、高的信息访问速度和低功耗。数据存储装置的实例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)等。
发明内容
各个实施例涉及一种能够使存储器系统的复杂性和性能降低最小化并且通过使存储器装置的使用效率最大化来快速且稳定地处理数据的存储器系统以及存储器系统的操作方法。
在一个实施例中，存储器系统可以包括：存储器装置，其包括多个存储块，每个存储块包括多个页面，每个页面具有联接至多个字线的多个存储器单元，该存储器装置适于存储主机所请求的数据；以及控制器，其适于：将与从主机接收的第一写入命令对应的数据编程到存储块的第一存储块中，从主机接收用于被编程到第一存储块中的数据的第二写入命令，对被编程到存储块的第一存储块中的数据执行更新程序，以及根据更新程序生成用于第一存储块的映射列表。
控制器可进一步适于：根据更新程序更新用于第一存储块的映射数据，以及根据映射数据的更新或更新程序将关于第一存储块的无效页面更新信息存储在映射列表中。
映射列表可以包括分别对应于存储块的多个列，关于存储块的每个的无效页面更新信息可以位映射、接触映射或接触计数位映射的形式存储在映射列表的每个列中。
第一存储块可以包括封闭存储块，其中已经对封闭存储块的所有页面执行数据编程。
控制器可适于通过映射列表检查指示在封闭存储块中减少的有效页面的数目或生成的无效页面的数目的计数。
控制器可适于顺序地选择封闭存储块作为源存储块组，其中选择封闭存储块作为源存储块组是从具有最小计数的封闭存储块到具有最大计数的封闭存储块顺序地进行的。
控制器可适于：检查被选择作为源存储块组的封闭存储块的每个的有效页面计数(VPC)，以及从源存储块组中的封闭存储块顺序地选择源存储块，其中源存储块的选择是从具有最小VPC的封闭存储块到具有最大VPC的封闭存储块进行的。
控制器可适于：复制源存储块的有效页面中存储的数据；将复制的数据存储在存储块的空存储块、开放存储块或自由存储块中，以及将源存储块生成为空存储块、开放存储块或自由存储块。
映射列表可以包括其中已经写有对于指示每个封闭存储块的每个指数(index)的计数的表。
计数可以指示根据更新程序在封闭存储块中减少的有效页面的数目或生成的无效页面的数目。
在一个实施例中，存储器系统的操作方法可以包括：从主机102接收关于存储器装置的多个存储块的每个中包括的多个页面的第一写入命令，其中多个页面的每个包含多个存储器单元；将与从主机接收的写入命令对应的数据编程到存储块的第一存储块中；从主机接收用于第一存储块的被编程数据的第二写入命令；对存储块的第一存储块的被编程数据执行更新程序；以及根据更新程序生成用于第一存储块的映射列表。
映射列表的生成可以包括：根据更新程序更新用于第一存储块的映射数据；以及根据映射数据的更新或更新程序将关于第一存储块的无效页面更新信息存储在映射列表中。
映射列表可以包括分别对应于存储块的多个列，关于存储块的每个的无效页面更新信息可以位映射、接触映射或接触计数位映射的形式存储在映射列表的每个列中。
第一存储块可以包括封闭存储块，其中已经对封闭存储块的所有页面执行数据编程。
操作方法可以进一步包括通过映射列表检查指示封闭存储块中减少的有效页面的数目或生成的无效页面的数目的计数。
操作方法可以进一步包括顺序地选择封闭存储块作为源存储块组，其中选择封闭存储块作为源存储块组是从具有最小计数的封闭存储块到具有最大计数的封闭存储块顺序地进行的。
顺序地选择封闭存储块可以包括：检查被选择作为源存储块组的封闭存储块的每个的有效页面计数(VPC)，以及从源存储块组中的封闭存储块顺序地选择源存储块，其中源存储块的选择是从具有最小VPC的封闭存储块到具有最大VPC的封闭存储块进行的。
操作方法可以进一步包括：复制源存储块的有效页面中存储的数据；将复制的数据存储在存储块的空存储块、开放存储块或自由存储块中；以及将源存储块生成为空存储块、开放存储块或自由存储块。
映射列表可以包括其中已经写有对于指示每个封闭存储块的每个指数的计数的表。
计数可以指示根据更新程序在封闭存储块中减少的有效页面的数目或生成的无效页面的数目。
附图说明
图1是示出根据本发明的一个实施例的包括存储器系统的数据处理系统的简图。
图2是示出根据本发明的一个实施例的包括多个存储块的存储器装置的简图。
图3是示出根据本发明的一个实施例的存储器装置中的存储块的电路图。
图4-图11是示意性示出根据本发明的各个实施例的存储器装置的简图。
图12和图13是示意性示出根据本发明的一个实施例的数据处理操作的简图。
图14是根据本发明的一个实施例的数据处理操作的流程图。
具体实施方式
以下将参照附图更详细地描述本发明的各个实施例。但是，本发明可以体现为不同的形式且不应被解释为限于本文所阐述的实施例。相反，这些实施例的提供使得本公开是完整和全面的。本公开的通篇中，在本发明的各种附图和实施例中相似的参考标号指代相似的部件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经放大。当一个元件提及为被连接或联接到另一元件时，应当理解为前者可直接连接或联接到后者，或通过其间的插入元件电连接或联接到后者。此外，当描述一个“包含”(或“包括”)或“具有”一些元件时，如果没有特别限制，应被理解为，其可以包含(或包括)或具有其它元件和那些元件。除非另有说明，否则单数形式的术语可包括复数形式。
现参照图1，根据本发明的一个实施例的数据处理系统100可以包括主机102和存储器系统110。
主机102可以包括任何适合的电子装置。主机102可以包括例如便携式电子装置，诸如移动电话、MP3播放器和笔记本电脑，或非便携式电子装置，诸如台式计算机、游戏机、电视和投影仪等。
存储器系统110可以响应于来自主机102的请求存储将由主机102访问的数据。存储器系统110可被用作主机102的主存储器系统或辅助存储器系统。存储器系统110可以被实现为根据主机接口的协议与主机102电联接。例如，存储器系统110可以用固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型-MMC、安全数字(SD)卡、迷你-SD和微型-SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等来实现。
用于存储器系统110的存储装置可以用诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等易失性存储器装置来实现。可替代地，用于存储器系统110的存储装置可以用诸如以下的非易失性存储器装置来实现：只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(RRAM)等。
存储器系统110可以包括用于存储数据的存储器装置150以及用于控制数据在存储器装置150中的存储的控制器130。存储器装置150中存储的数据可由主机102访问。
控制器130和存储器装置150可以被集成到半导体装置中。例如，控制器130和存储器装置150可以被集成到被配置为固态驱动器(SSD)的半导体装置中。当存储器系统110用作SSD时，与存储器系统110电联接的主机102的操作速度可显著增加。
控制器130和存储器装置150可以被集成到被配置为诸如以下的存储卡的半导体装置中：个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型-MMC、安全数字(SD)卡、迷你-SD、微型-SD和SDHC、通用闪速存储(UFS)装置等。
存储器系统110可以配置计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏播放器、导航装置、黑盒子、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下发送和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、RFID装置、配置计算系统的各种构成元件之一等。
存储器装置150可以是非易失性存储器装置，例如，诸如即使当电源被中断或关闭时也能保留所存储的数据的闪速存储器。在写入操作期间，存储器装置可以存储从主机102提供的数据。在读取操作期间，存储器装置150可以将存储的数据提供到主机102。可以使用一个或多个存储器装置150。该一个或多个装置150可基本相同。该一个或多个存储器装置可以是不同类型的存储器装置的组合。存储器装置150可以包括多个存储块，例如存储块152、154和156。存储块152、154和156的每个可以包括多个页面。每个页面可以包括电联接到多个字线(WL)的多个存储器单元。存储器装置150可以具有三维(3D)堆栈结构，其中存储器装置的各个组件被设置在多个层中。在一个实施例中，存储器装置150可以是具有3D堆栈结构的闪速存储器。包括3D堆栈结构的存储器装置150的实例将在后面参照图2至图11进行详细说明。
控制器130可以控制存储器装置150的全部操作，诸如读取、写入、编程和擦除操作。通常，控制器130可以响应于来自主机102的请求而控制存储器装置150。例如，控制器130可响应于来自主机102的读取请求将从存储器装置150读取的数据提供至主机102。或者，也作为实例，控制器可响应于写入请求将由主机102提供的数据存储到存储器装置150中。
在一个实施例中，控制器130可以包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪速控制器(NFC)142和存储器144。
主机接口单元132可以处理来自主机102提供的命令和数据。主机接口单元132可以通过诸如以下的各种接口协议的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、串行SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、加强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)等。主机接口单元132可以包括可能需要的适于与主机102和控制器130的其它组件通信的任何适合的电路、系统或装置。
ECC单元138可以在读取操作期间检测并校正从存储器装置150读取的数据的错误。在一个实施例中，当由ECC单元138检测的错误位的数目大于或等于可校正的错误位的阈值数目时，ECC单元138可不校正错误位，并且输出指示校正错误位失败的错误校正失败信号。
ECC单元138可基于任何适合的错误校正方案执行错误校正操作。例如，ECC单元138可基于诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(Block coded modulation，BCM)等的编码调制方案执行错误校正操作。ECC单元138可包括用于错误校正操作的任何适合的电路、系统或装置。
PMU 140可以提供并管理用于控制器130的电力。如所需要的，PMU140可以提供并管理电力，例如用于控制器130的各种组件的电力。如所需要的，PMU 140可以为控制器的各种组件提供不同的电压功率。PMU140可以为控制器的各种组件提供相同的电压功率。
NFC 142可以用作控制器130和存储器装置150之间的存储器接口，以允许控制器130响应于来自主机102的请求而控制存储器装置150。例如，当存储器装置150是闪速存储器尤其是NAND闪速存储器时，NFC142可在处理器134的控制下生成用于存储器装置150的控制信号并且处理数据。
存储器144可以用作存储器系统110和控制器130的工作存储器，并存储用于驱动存储器系统110和控制器130的数据。例如，当控制器130控制存储器装置150的操作时，存储器144可以存储由控制器130和存储器装置150用于如读取、写入、编程和擦除操作的这些操作的数据。
存储器144可以用易失性存储器实现。例如，存储器144可以用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)实现。如上所述，存储器144可以存储由主机102和存储器装置150用于读取和/或写入操作的数据。存储器144可以是或包括程序存储器、数据存储器、写入缓冲区、读取缓冲区、映射缓冲区等。
处理器134可以控制存储器系统110的一般操作。处理器134可以响应于来自主机102的写入请求或读取请求控制用于存储器装置150的写入操作或读取操作。处理器134可以是用于控制存储器系统110的一般操作的驱动固件，也被称为闪速转换层(FTL)。处理器134可以用微处理器、中央处理单元(CPU)等来实现。
管理单元(未示出)可以包括在处理器134中，用于执行存储器装置150的坏块管理。例如，管理单元可以找到包括在存储器装置150中的坏存储块，即对进一步使用处于令人不满意的状况的存储块，并对坏存储块执行坏块管理。当采用闪速存储器例如NAND闪速存储器作为存储器装置150时，由于NAND逻辑功能的固有特征，在写入操作期间例如在编程操作期间可能发生编程失败。在坏块管理期间，编程失败的存储块或坏存储块的数据可被编程到新的存储块。而且，由于编程失败导致的坏块可能使具有3D堆叠结构的存储器装置150的利用效率和存储器系统110的可靠性严重劣化，因此需要可靠的坏块管理。
参照图2，存储器装置150可以包括多个存储块，例如第0至第(N-1)块210至240，其中N是正整数。多个存储块210至240的每个可以包括多个页面，例如2M个页面(2M页面)，其中M是正整数。多个页面的每个可以包括多个存储器单元。多个字线可电联接至存储器单元。应注意，可以采用任何数目的适合块且每块可采用任何数目的适合页面。
根据每个存储器单元中可存储或表达的位的数目，存储块可以是单层单元(SLC)存储块和/或多层单元(MLC)存储块。SLC存储块可包括用存储器单元实现的多个页面，其中每个存储器单元能够存储1位数据。MLC存储块可包括用存储器单元实现的多个页面，其中每个存储器单元能够存储多位数据，例如2位或更多位数据。包括用每个能够存储3位数据的存储器单元实现的多个页面的MLC存储块可称为三层单元(TLC)存储块。
多个存储块210至240的每一个可以在写入操作期间存储从主机装置102提供的数据，并且可以在读取操作期间将存储的数据提供到主机102。
图3是示出根据本发明的一个实施例的多个存储块152至156中的一个的电路图。
参照图3，存储器装置150的存储块152可以包括分别电联接至位线BL0至BLm-1的多个单元串340。每个单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或多个存储器单元晶体管MC0至MCn-1可以串联地电联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可以由每个可以存储1位信息的单层单元(SLC)或每个可以存储多位数据信息的多层单元(MLC)组成。存储器单元可以具有任何适合的构造。
在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示共源线。
作为示例，图3仅示出由NAND闪速存储器单元配置的存储块152。但应当注意，根据该实施例的存储器装置150的存储块152并不限于NAND闪速存储器，并且可以通过NOR闪速存储器、组合至少两种存储器单元的混合闪速存储器或者控制器被内置在存储器芯片中的1-NAND闪速存储器来实现。半导体装置的操作特性不仅可以适用于其中电荷存储层由导电浮栅配置的闪速存储器装置，而且适用于其中电荷存储层由介电层配置的电荷捕获闪存(CTF)。
还应注意，存储器装置150并不限于仅闪速存储器。例如，存储器装置150可以是DRAM或SRAM装置。
存储器装置150的电压发生器310可以生成字线电压，例如编程电压、读取电压和通过电压，以根据操作模式提供给各个字线。进一步地，电压发生器310可生成待提供给体材料(bulk)例如其中形成有存储器单元的阱区的电压。电压发生器310可在控制电路(未示出)的控制下执行电压生成操作。电压发生器310可以生成多个可变读取电压，以生成多个读取数据。在控制电路的控制下，电压发生器310可以选择存储块或存储器单元阵列的扇区之一，选择所选择的存储块的字线之一，并将字线电压提供到所选择的字线和未选择的字线。
存储器装置150的读取/写入电路320可以由控制电路控制，并且可以根据操作模式用作读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。同样，在编程操作期间，读取/写入电路320可以用作用于根据待存储在存储器单元阵列中的数据驱动位线的写入驱动器。读取/写入电路320可以在编程操作期间从缓冲区(未示出)接收待写入存储器单元阵列中的数据，并且可以根据输入的数据驱动位线。例如，读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲区322、324和326。页面缓冲区322、324和326的每个可以包括多个锁存器(未示出)。
图4是示出根据本发明的实施例的存储器装置150的多个存储块152至156的实例的框图。
参照图4，存储器装置150可以包括多个存储块BLK0至BLKN-1。存储块BLK0至BLKN-1的每个可以3D结构或垂直结构实现。存储块BLK0至BLKN-1的每个可以包括在第一至第三方向例如x轴方向、y轴方向和z轴方向上延伸的多个结构。
各个存储块BLK0至BLKN-1可以包括在第二方向上延伸的多个NAND串NS。多个NAND串NS可以在第一方向和/或第三方向上设置。每个NAND串NS可以电联接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟字线DWL以及共源线CSL。各个存储块BLK0至BLKN-1可以电联接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL和多个共源线CSL。
图5是图4中所示的存储块BLK0至BLKN-1的一个存储块BLKi的立体图。图6是图5中所示的存储块BLKi沿线I-I'截取的剖视图。
参照图5和图6，在存储器装置150的多个存储块之中的存储块BLKi可以包括在第一至第三方向上延伸的结构。
可以设置衬底5111。衬底5111可以包括掺杂有第一类型杂质的硅材料。衬底5111可以包括掺杂有p型杂质的硅材料。衬底5111可以是p型阱，例如袋(pocket)p阱。衬底5111可以进一步包括围绕p型阱的n型阱。虽然在本发明的实施例中，衬底5111被示例为p型硅，但是要注意衬底5111不限于p型硅。
在第一方向上延伸的多个掺杂区域5311至5314可被设置在衬底5111上方。多个掺杂区域5311至5314可以包含不同于衬底5111中所用的第二类型杂质。多个掺杂区域5311至5314可以掺杂有n型杂质。虽然在本发明的实施例中，第一至第四掺杂区域5311至5314被示例为n型，但应注意它们不限于n型。
在第一掺杂区域5311和第二掺杂区域5312之间的衬底5111上方的区域中，在第一方向上延伸的多个介电材料5112可依次设置在第二方向上。介电材料5112和衬底5111可以在第二方向上以预定距离隔开。介电材料5112可以在第二方向上以预定距离彼此隔开。介电材料5112可以包括诸如氧化硅的介电材料。应注意还可以使用其它适合的介电材料。
在第一掺杂区域5311和第二掺杂区域5312之间的衬底5111上的区域中，可以设置多个柱状物5113，其依次设置在第一方向上并在第二方向上穿过介电材料5112。多个柱状物5113可分别穿过介电材料5112并且可以与衬底5111电联接。每个柱状物5113可以由多种材料配置。每个柱状物5113的表面层5114可以包括掺杂有第一类型杂质的硅材料。每个柱状物5113的表面层5114可以包括掺杂有与衬底5111相同类型的杂质的硅材料。虽然在本发明的实施例中，每个柱状物5113的表面层5114被示例为包括p型硅，但是每个柱状物5113的表面层5114不限于p型硅。
每个柱状物5113的内层5115可以由介电材料形成。每个柱状物5113的内层5115可以由诸如氧化硅的介电材料填充。
在第一掺杂区域5311和第二掺杂区域5312之间的区域中，可以沿着介电材料5112、柱状物5113和衬底5111的暴露表面设置介电层5116。介电层5116的厚度可以小于介电材料5112之间的距离的一半。换句话说，不同于介电材料5112和介电层5116的材料的区域可以设置在(i)设置在介电材料5112的第一介电材料的底面下方的介电层5116和(ii)设置在介电材料5112的第二介电材料的顶面上方的介电层5116之间。介电材料5112可以位于第一介电材料下方。
在第一掺杂区域5311和第二掺杂区域5312之间的区域中，导电材料5211至5291可以设置在介电层5116的暴露表面上方。在第一方向上延伸的导电材料5211可以设置在邻近衬底5111的介电材料5112和衬底5111之间。特别是，在第一方向上延伸的导电材料5211可以设置在(i)设置在衬底5111上方的介电层5116和(ii)设置在邻近衬底5111的介电材料5112的底面下方的介电层5116之间。
在第一方向上延伸的导电材料可以设置在(i)设置在介电材料5112中的一个介电材料的顶面上方的介电层5116和(ii)设置在介电材料5112的另一介电材料的底面下方的介电层5116之间，其中另一介电材料设置在该一个介电材料5112上方。在第一方向上延伸的导电材料5221至5281可以设置在介电材料5112之间。在第一方向上延伸的顶部导电材料5291可以设置在最上面的介电材料5112上方。在第一方向上延伸的导电材料5211至5291可以由金属材料制成。在第一方向上延伸的导电材料5211至5291可以由诸如多晶硅的导电材料制成。
在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可以设置与第一掺杂区域5311和第二掺杂区域5312之间的结构相同的结构。例如，在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可以设置在第一方向上延伸的多个介电材料5112、依次设置在第一方向上并在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上方的介电层5116以及在第一方向上延伸的多个导电材料5212至5292。
在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可以设置与第一掺杂区域5311和第二掺杂区域5312之间的结构相同的结构。例如，在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可以设置在第一方向上延伸的多个介电材料5112、依次设置在第一方向上并在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上方的介电层5116以及在第一方向上延伸的多个导电材料5213至5293。
漏极5320可以分别设置在多个柱状物5113上方。漏极5320可以由掺杂有第二类型杂质的硅材料制成。漏极5320可以由掺杂有n型杂质的硅材料制成。虽然为便于说明，漏极5320被示例为n型硅，但应注意漏极5320不限于n型硅。每个漏极5320的宽度可大于每个相应的柱状物5113的宽度。例如，每个漏极5320可以焊盘的形状设置在每个对应的柱状物5113的顶面上方。
在第三方向上延伸的导电材料5331至5333可以设置在漏极5320上方。导电材料5331至5333的每个可以延伸地设置在连续设置在第三方向上的漏极5320上方且在第一方向上彼此以预定的距离隔开。各个导电材料5331至5333可以与其下方的漏极5320电联接。例如，漏极5320和在第三方向上延伸的导电材料5331至5333可以通过接触插塞电联接。导电材料5331至5333可以由金属材料制成。导电材料5331至5333可以由诸如多晶硅的导电材料制成。
在图5和图6中，各个柱状物5113可以与介电层5116和在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成串。各个柱状物5113可以与介电层5116和在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成NAND串NS。每个NAND串NS可包括多个晶体管结构TS。
现参照图7，在图6中所示的晶体管结构TS中，介电层5116可以包括第一子介电层至第三子介电层5117、5118和5119。
每个柱状物5113中的p型硅的表面层5114可以用作主体(body)。邻近柱状物5113的第一子介电层5117可用作隧穿介电层，并且可以包括热氧化层。
第二子介电层5118可用作电荷存储层。第二子介电层5118可用作电荷捕获层，并且可以包括氮化物层或金属氧化物层，诸如氧化铝层、氧化铪层等。
邻近导电材料5233的第三子介电层5119可用作阻挡介电层。邻近在第一方向上延伸的导电材料5233的第三子介电层5119可形成为单层或多层。第三子介电层5119可以是高k介电层，诸如氧化铝层、氧化铪层等，其具有比第一子介电层5117和第二子介电层5118更大的介电常数。
导电材料5233可用作栅或控制栅。例如，栅或控制栅5233、阻挡介电层5119、电荷存储层5118、隧穿介电层5117和主体5114可形成晶体管或存储器单元晶体管结构。例如，第一子介电层5117至第三子介电层5119可以形成氧化物-氮化物-氧化物(ONO)结构。在该实施例中，为便于说明，每个柱状物5113中的p型硅的表面层5114将被称为在第二方向上的主体。
存储块BLKi可以包括多个柱状物5113。例如，存储块BLKi可以包括多个NAND串NS。具体地，存储块BLKi可以包括在第二方向或垂直于衬底5111的方向上延伸的多个NAND串NS。
每个NAND串NS可包括设置在第二方向上的多个晶体管结构TS。每个NAND串NS的多个晶体管结构TS的至少一个可以作为串源极晶体管SST。每个NAND串NS的多个晶体管结构TS的至少一个可以用作接地选择晶体管GST。
栅或控制栅可以对应于在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293。例如，栅或控制栅可以在第一方向上延伸并形成字线和包括至少一条源极选择线SSL和至少一条接地选择线GSL的至少两条选择线。
在第三方向上延伸的导电材料5331至5333可以电联接至NAND串NS的一端。在第三方向上延伸的导电材料5331至5333可以用作位线BL。例如，在一个存储块BLKi中，多个NAND串NS可以电联接至一个位线BL。
在第一方向上延伸的第二类型掺杂区域5311至5314可以被设置到NAND串NS的另一端。在第一方向上延伸的第二类型掺杂区域5311至5314可以用作共源线CSL。
例如，存储块BLKi可以包括在垂直于衬底5111的方向例如第二方向上延伸的多个NAND串NS，并且可以用作例如电荷捕获型存储器的NAND闪速存储块，其中多个NAND串NS电联接至一个位线BL。
虽然在图5至图7中示出在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293被设置为9层，但应注意，在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293不限于此。例如，在第一方向上延伸的导电材料可被设置为八(8)层、十六(16)层或任何多层。例如，在一个NAND串NS中，晶体管的数目可以是8、16或更多。
虽然在图5至图7中示出三(3)个NAND串NS电联接至一个位线BL，但应注意该实施例不限于此。在存储块BLKi中，m个NAND串NS可以电联接至一个位线BL，m是正整数。在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的数目和共源线5311至5314的数目可以随着被电联接至一个位线BL的NAND串NS的数目而变化。
此外，虽然图5至图7中示出三(3)个NAND串NS电联接至在第一方向上延伸的一个导电材料，但是应注意实施例不限于此。例如，n个NAND串NS可以电联接至在第一方向上延伸的一个导电材料，n是正整数。位线5331至5333的数目可以随着被电联接至在第一方向上延伸的一个导电材料的NAND串NS的数目而变化。
参照图8，在具有第一结构的块BLKi中，NAND串NS11至NS31可以设置在第一位线BL1和共源线CSL之间。第一位线BL1可对应于图5和图6的在第三方向上延伸的导电材料5331。NAND串NS12至NS32可以设置在第二位线BL2和共源线CSL之间。第二位线BL2可对应于图5和图6的在第三方向上延伸的导电材料5332。NAND串NS13至NS33可以设置在第三位线BL3和共源线CSL之间。第三位线BL3可对应于图5和图6的在第三方向上延伸的导电材料5333。
每个NAND串NS的源极选择晶体管SST可以电联接至对应的位线BL。每个NAND串NS的接地选择晶体管GST可以电联接至共源线CSL。存储器单元MC1至MC6可以设置在每个NAND串NS的源极选择晶体管SST和接地选择晶体管GST之间。
在该实例中，NAND串NS可以通过行和列的单元限定。电联接至一个位线的NAND串NS可以形成一列。电联接至第一位线BL1的NAND串NS11至NS31可对应于第一列。电联接至第二位线BL2的NAND串NS12至NS32可对应于第二列。电联接至第三位线BL3的NAND串NS13至NS33可对应于第三列。电联接至一个源极选择线SSL的NAND串NS可形成一行。电联接至第一源极选择线SSL1的NAND串NS11至NS13可形成第一行。电联接至第二源极选择线SSL2的NAND串NS21至NS23可形成第二行。电联接至第三源极选择线SSL3的NAND串NS31至NS33可形成第三行。
在每个NAND串NS中，可以定义高度。在每个NAND串NS中，邻近接地选择晶体管GST的存储器单元MC1的高度可具有例如值“1”。在每个NAND串NS中，当从衬底5111测量时，存储器单元的高度可随着存储器单元接近源极选择晶体管SST而增加。在每个NAND串NS中，邻近源极选择晶体管SST的存储器单元MC6的高度可具有例如值“7”。
设置在同一行中的NAND串NS的源极选择晶体管SST可以共享源极选择线SSL。设置在不同行中的NAND串NS的源极选择晶体管SST可以分别电联接至不同源极选择线SSL1、SSL2和SSL3。
相同行中的NAND串NS中相同高度处的存储器单元可以共享字线WL。例如，在同一高度处，电联接至不同行中的NAND串NS的存储器单元MC的字线WL可以相互电联接。在同一行的NAND串NS中相同高度处的虚拟存储器单元DMC可以共享虚拟字线DWL。例如，在同一高度或水平处，电联接至不同行中的NAND串NS的虚拟存储器单元DMC的虚拟字线DWL可以相互电联接。
位于同一水平或高度或层处的字线WL或虚拟字线DWL可以在其中可以设置在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的层的每个处相互电联接。在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293可以通过接触部共同电联接至上层。换言之，同一行中的NAND串NS的接地选择晶体管GST可以共享接地选择线GSL。而且，不同行中的NAND串NS的接地选择晶体管GST可以共享接地选择线GSL。例如，NAND串NS11至NS13、NS21至NS23和NS31至NS33可以共同电联接至接地选择线GSL。
共源线CSL可以共同电联接至NAND串NS。在衬底5111上方的有源区域上方，第一掺杂区域5311至第四掺杂区域5314可以电联接。第一掺杂区域5311至第四掺杂区域5314可以通过接触部共同电联接至上层。
例如，如图8中所示，相同高度或水平的字线WL可以相互电联接。因此，当在某个高度处的字线WL被选择时，电联接至所选择的字线WL的所有NAND串NS可以被选择。不同行中的NAND串NS可以电联接至不同的源极选择线SSL。因此，在电联接至同一字线WL的NAND串NS中，通过选择源极选择线SSL1至SSL3之一，未选择的行中的NAND串NS可以与位线BL1至BL3电隔离。换言之，通过选择源极选择线SSL1至SSL3之一，设置在与所选择的源极线相同的行中的NAND串NS可以被选择。此外，通过选择位线BL1至BL3之一，设置在与所选择的位线相同的列中的NAND串NS可以被选择。因此，仅设置在与所选择的源极线相同的行和与所选择的位线相同的列中的NAND串NS可以被选择。
在每个NAND串NS中，可以设置虚拟存储器单元DMC。在图8中，例如，虚拟存储器单元DMC可以设置在每个NAND串NS中的第三存储器单元MC3和第四存储器单元MC4之间。例如，第一存储器单元MC1至第三存储器单元MC3可设置在虚拟存储器单元DMC和接地选择晶体管GST之间。第四存储器单元MC4至第六存储器单元MC6可以设置在虚拟存储器单元DMC和源极选择晶体管SST之间。每个NAND串NS的存储器单元MC可被虚拟存储器单元DMC划分成两(2)个存储器单元组。在划分的存储器单元组中，邻近接地选择晶体管GST的存储器单元例如MC1至MC3可以被称为下部存储器单元组，以及邻近串选择晶体管SST的其余的存储器单元例如MC4至MC6可以被称为上部存储器单元组。
现参照图9至图11，根据本发明的实施例提供一种采用三维(3D)非易失性存储器装置的存储器系统中的存储器装置。
图9是示意性示出用与上文参照图5至图8所述的第一结构不同的三维(3D)非易失性存储器装置实现的存储器装置并示出图4的多个存储块中的存储块BLKj的立体图。图10是示出沿图9的线VII-VII'截取的存储块BLKj的剖视图。
在图1的存储器装置150的多个存储块中的存储块BLKj可以包括在第一至第三方向上延伸的结构。
可以设置衬底6311。例如，衬底6311可以包括掺杂有第一类型杂质的硅材料。例如，衬底6311可以包括掺杂有p型杂质的硅材料。衬底6311可以是p型阱，例如袋p阱。衬底6311可以进一步包括围绕p型阱的n型阱。虽然，在描述的实施例中，衬底6311被示例为p型硅，但应注意衬底6311不限于p型硅。
在x轴方向和y轴方向上延伸的第一导电材料6321至第四导电材料6324设置在衬底6311上方。第一导电材料6321至第四导电材料6324可以在z轴方向上以预定距离隔开。
在x轴方向和y轴方向上延伸的第五导电材料6325至第八导电材料6328可设置在衬底6311上方。第五导电材料6325至第八导电材料6328可以在z轴方向上以预定距离隔开。第五导电材料6325至第八导电材料6328可以在y轴方向上与第一导电材料6321至第四导电材料6324隔开。
可以设置穿过第一导电材料6321至第四导电材料6324的多个下部柱状物DP。每个下部柱状物DP可以在z轴方向上延伸。而且，可以设置穿过第五导电材料6325至第八导电材料6328的多个上部柱状物UP。每个上部柱状物UP可以在z轴方向上延伸。
下部柱状物DP和上部柱状物UP的每个可以包括内部材料6361、中间层6362和表面层6363。中间层6362可以用作单元晶体管的沟道。表面层6363可以包括阻挡介电层、电荷存储层和/或隧穿介电层。
下部柱状物DP与上部柱状物UP可以通过管栅PG相互电联接。管栅PG可以设置在衬底6311中。例如，管栅PG可以包括与下部柱状物DP和上部柱状物UP相同的材料。
在x轴方向和y轴方向上延伸的第二类型的掺杂材料6312可以设置在下部柱状物DP上方。例如，第二类型的掺杂材料6312可以包括n型硅材料。第二类型的掺杂材料6312可用作共源线CSL。
漏极6340可以设置在上部柱状物UP上方。漏极6340可以包括n型硅材料。在y轴方向上延伸的第一上部导电材料6351和第二上部导电材料6352可以设置在漏极6340上方。
第一上部导电材料6351和第二上部导电材料6352可以沿x轴方向隔开。第一上部导电材料6351和第二上部导电材料6352可以由金属形成。第一上部导电材料6351和第二上部导电材料6352与漏极6340可以通过接触插塞相互电联接。第一上部导电材料6351和第二上部导电材料6352可分别用作第一位线BL1和第二位线BL2。
第一导电材料6321可以用作源极选择线SSL。第二导电材料6322可以用作第一虚拟字线DWL1。第三导电材料6323和第四导电材料6324分别作为第一主字线MWL1和第二主字线MWL2。第五导电材料6325和第六导电材料6326分别作为第三主字线MWL3和第四主字线MWL4。第七导电材料6327可以用作第二虚拟字线DWL2。第八导电材料6328可以用作漏极选择线DSL。
下部柱状物DP和邻近下部柱状物DP的第一导电材料6321至第四导电材料6324可形成下部串。上部柱状物UP和邻近上部柱状物UP的第五导电材料6325至第八导电材料6328可以形成上部串。下部串和上部串可以通过管栅PG相互电联接。下部串的一端可以电联接至用作共源线CSL的第二类型的掺杂材料6312。上部串的一端可以通过漏极6340电联接至对应的位线。一个下部串和一个上部串可以形成一个单元串，其被电联接在用作共源线CSL的掺杂材料6312和用作位线BL的上部导电材料层6351和6352中对应的一个之间。
例如，下部串可以包括源极选择晶体管SST、第一虚拟存储器单元DMC1、第一主存储器单元MMC1和第二主存储器单元MMC2。上部串可以包括第三主存储器单元MMC3、第四主存储器单元MMC4、第二虚拟存储器单元DMC2以及漏极选择晶体管DST。
在图9和图10中，上部串和下部串可以形成NAND串NS。NAND串NS可以包括多个晶体管结构TS。由于以上参照图7详细描述了包括在图9和图10中的NAND串NS中的晶体管结构，所以在此将省略对其的详细描述。
图11是示出如上参照图9和图10描述的具有第二结构的存储块BLKj的等效电路的电路图。为方便起见，仅示出第一串ST1和第二串ST2，其在第二结构的存储块BLKj中形成一对。
参照图11，在存储器装置150的多个块中具有第二结构的存储块BLKj中，多个单元串可以定义多个对的方式设置，其中多个单元串的每个用如上参照图9和图10描述的通过管栅PG电联接的一个上部串和一个下部串来实现。
即，在具有第二结构的存储块BLKj中，沿着第一沟道CH1(未示出)堆叠的存储器单元CG0至CG31，例如，至少一个源极选择栅SSG1和至少一个漏极选择栅DSG1，可形成第一串ST1，以及沿着第二沟道CH2(未示出)堆叠的存储器单元CG0至CG31，例如，至少一个源极选择栅SSG2和至少一个漏极选择栅DSG2，可形成第二串ST2。
第一串ST1和第二串ST2可以电联接至相同的漏极选择线DSL和相同的源极选择线SSL。第一串ST1可以电联接至第一位线BL1。第二串ST2可电联接至第二位线BL2。
虽然图11示出第一串ST1和第二串ST2电联接至相同的漏极选择线DSL和相同的源极选择线SSL，但可以设想到第一串ST1和第二串ST2可以电联接至相同的源极选择线SSL和相同的位线BL，第一串ST1可以电联接至第一漏极选择线DSL1并且第二串ST2可以电联接至第二漏极选择线DSL2。还可以设想到第一串ST1和第二串ST2可以电联接至相同的漏极选择线DSL和相同的位线BL，第一串ST1可以电联接至第一源极选择线SSL1并且第二串ST2可以电联接至第二源极选择线SSL2。
下文中，根据本发明的实施例，将参照图12和图13描述用于存储器系统中的存储器装置的数据处理操作。特别地，作为示例，下文将更详细地描述当数据被编程到存储器装置中时的数据处理操作。
例如，在图1的存储器系统中，数据处理操作可以包括与从主机102接收的命令对应的命令数据。例如，命令数据可以是与从主机102接收的写入命令对应的写入数据。命令数据可以存储在包括在控制器130的存储器144中的缓冲区/缓存中。数据处理操作可以进一步包括将存储在缓冲区/缓存中的数据写入到包括在存储器装置150的多个存储块中。换句话说，可将存储在缓冲区/缓存中的数据编程到存储器装置150的多个存储块中。如可能需要的，被编程到存储器装置150中的数据可被多次更新并重新编程到存储器装置150中。
在图12的实施例中，可将与从主机102接收的写入命令对应的写入数据编程并存储在如上所述的存储器装置150的存储块152、154和156的一个或多个中。特别地，存储块的每个可以包括多个页面，并且对应于写入命令，可将写入数据编程并存储在一个或多个存储块的一个或多个页面中。当关于待被编程到存储块的一个或多个页面中的写入数据的写入命令被从主机102接收时，写入数据可被更新并编程到相同或不同存储块的不同页面中。因此，存储在存储块的先前页面中的写入数据可能变成无效数据，并且从而存储块的先前页面可能变成无效页面。如果无效页面包括在如上所述的存储器装置150的存储块中，则为了使存储器装置150的使用效率最大化，可在存储器装置150的存储块之间执行用于处理数据的操作，例如垃圾收集(GC)。将在下文更详细地描述其中对编程到存储器装置150的存储块中的数据执行GC的实例。
控制器130可以在存储器系统中执行将在下面描述的数据处理操作。例如，控制器130的处理器134可以通过FTL执行如上所述的数据处理。例如，处理器134可以通过FTL在存储器装置150的存储块中搜索有效页面，并且通过执行GC操作生成空存储块、开放存储块或自由存储块。
在本发明的一个实施例中，控制器130可以将与从主机102接收的写入命令对应的写入数据存储在包括在存储器144中的缓冲区中，然后可以将存储在缓冲区中的数据编程到包括在存储器装置150中的多个存储块之中的特定存储块的页面中。例如，控制器130可以通过执行编程操作将存储在存储器144的缓冲区中的数据写入到存储器装置150的第一存储块的第一页面中。
此外，当控制器130从主机102接收用于第一存储块的第一页面的写入命令时，控制器130可以对存储在第一存储块的第一页面中的数据执行编程操作。对于数据编程操作，控制器130可以将第一页面的数据存储在相同存储块的不同页面中或不同存储块的页面中。例如，可将第一页面的数据存储在第一存储块的第二页面中或第二存储块的第一页面中。在这种情况下，控制器130可以将存储在存储块的先前页面中的数据例如存储在第一存储块的第一页面中的数据处理为无效数据。而且，第一存储块的第一页面可变成无效页面。
另外，在本发明的一个实施例中，如下文中作为示例描述的，数据处理操作可以包括对存储器装置150的存储块执行的垃圾收集。例如，在数据处理操作中，控制器130可以在存储器装置150的存储块之间复制数据并存储复制的数据。控制器130可以复制包括在存储块中的有效页面的数据(即，有效数据)，并将复制的数据存储在还未对其执行数据编程的诸如空存储块、开放存储块或自由存储块的存储块中。可以通过考虑已经对其完成数据编程的存储块中的无效页面来执行复制和存储操作，换言之，所述已经对其完成数据编程的存储块为其中已经对包括在存储块的每个中的所有页面完成数据写入操作的存储块(即，已经对其执行数据编程的封闭存储块)。
在一个实施例中，可以对存储在存储器装置150的存储块中的数据执行更新程序，即，其中可以从主机102接收用于存储在存储块中的数据的写入命令且可将与写入命令对应的写入数据编程到存储器装置150的存储块中的数据处理操作。
下文将更详细地描述GC操作的实例。相应地，在GC中，可以从存储器装置150中的封闭存储块中确定用于数据处理的存储块，例如源存储块。然后，存储在源存储块中的数据可以被复制并存储在诸如其中还没有对包括在存储块中的所有页面执行数据编程的空存储块(也常常被称为开放或自由存储块)的目标存储块中。可以对源存储器执行擦除操作，从而将源存储器生成为空存储块、开放存储块或自由存储块。
参照图12，控制器130可以将与从主机102接收的写入命令对应的写入数据存储在包括在控制器130的存储器144中的缓冲区中，并且可以将存储在缓冲区中的写入数据编程到被选择为用户数据块1200的多个存储块例如块0 1210、块1 1220、块2 1230和块i 1240中。
如上所述，存储器装置150的多个存储块的每个可以包括多个页面。在本发明的一个实施例中，当对存储在存储器装置150的存储块中的数据执行更新程序时，可以生成与更新程序对应的用于存储块的映射数据。例如，当与从主机102接收的写入命令对应的写入数据被编程到存储器装置150的用户数据块1200的块0 1210、块1 1220、块2 1230和块i 1240时，即当执行命令操作时，可以生成与命令操作对应的映射数据，例如包括逻辑到物理(L2P)(下文中称为“逻辑信息”)的第一映射数据和包括物理到逻辑(P2L)(下文中称为“物理信息”)的第二映射数据，并且存储块可以被更新。生成的映射数据可以被存储在存储器装置150的存储块的映射块1300的第一块1310和第二块1320中。在这种情况下，包括与命令操作对应的逻辑映射片段信息的第一映射数据例如L2P片段可以存储在第一块1310中。包括与命令操作对应的物理映射片段信息例如P2L片段的第二映射数据可以存储在第二块1320中。
在这种情况下，在本发明的一个实施例中，当对存储器装置150的存储块中存储的数据执行更新程序时，根据用于存储块的更新程序，指示在存储器装置150的存储块中减少了多少个有效页面的信息，换言之，指示生成了多少个无效页面的信息(即，无效页面更新信息)，可以包括在映射列表中。控制器130可以通过考虑包括在映射列表中的无效页面更新信息而在存储器装置150的存储块之间执行数据处理。
例如，在本发明的一个实施例中，与存储器装置150的存储块的每个对应的无效页面更新信息可以位映射、接触映射或接触计数位映射形式包括在映射列表中。基于映射列表的无效页面更新信息，可以从存储器装置150的存储块中选择用于数据处理的存储块，例如源存储块。与源存储块的有效页面对应的数据(即，有效数据)可以被复制并存储在目标存储块中。
在这种情况下，控制器130可以将映射列表存储在控制器130的存储器144中或将映射列表存储在存储器装置150的存储块的某一个中。可以将包括指示读取/写入数据已经存储在存储器装置150中的映射信息(例如，作为关于读取/写入数据的存储信息的映射信息)、地址信息、页面信息和逻辑信息的第一映射数据连同包括物理信息的第二映射数据一起存储在其中可以存储映射列表的某个存储块中。可选地，可以将包括第一映射数据和第二映射数据的元数据存储在其中可以存储映射列表的某个存储块中。
例如，更具体地，存储器装置150的多个存储块的每个，例如存储块150的用户数据块1200的块0 1210、块1 1220、块2 1230和块i 1240的每个，可以包括多个页面。下文中，更详细地示例性地描述存储器装置150的多个存储块的存储块块0 1210、块1 1220和块21230可以是封闭存储块，而存储器装置150的块块i 1240可以是目标存储块。
此外，当如上所述，使用存储在存储块中的数据对存储器装置150的多个存储块例如块0 1210、块1 1220、块2 1230和块i 1240执行更新程序时，控制器130可以根据更新程序更新用于块0 1210、块1 1220、块2 1230和块i 1240的映射数据。例如，控制器130可以更新用于块01210、块1 1220、块2 1230和块i 1240中的更新编程数据的第一映射数据。另外，根据对存储块1210、1220、1230和1240执行的更新程序或者对第一映射数据执行的更新，控制器130可以将指示在存储块1210、1220、1230和1240中已经生成无效页面的信息和指示在存储块1210、1220、1230和1240中生成的无效页面的数目的信息(即，无效页面更新信息)包括在映射列表1250中。控制器130可以检查包括在映射列表中的无效页面更新信息并在存储器装置150的存储块之间执行数据处理。
例如，根据对存储器装置150的多个存储块之中的封闭存储块执行的更新程序或与对封闭存储块执行的更新程序对应的映射数据的更新，控制器130可以位映射、接触映射或接触计数位映射形式将指示在封闭存储块中生成的无效页面的数目的无效页面更新信息包括在映射列表1250中。
在这种情况下，可以将数条关于存储器装置150的封闭存储块的无效页面更新信息分别存储在映射列表1250的对应的列中。例如，在块01210至块9(即封闭存储块)中，关于块0 1210的无效页面更新信息可以存储在第一列1252中，关于块1 1220的无效页面更新信息可以存储在第二列1254中，关于块2 1230的无效页面更新信息可以存储在第三列1256中，关于块3的无效页面更新信息可以存储在第四列1258中，关于块4的无效页面更新信息可以存储在第五列1260中，关于块5的无效页面更新信息可以存储在第六列1262中，关于块6的无效页面更新信息可以存储在第七列1264中，关于块7的无效页面更新信息可以存储在第八列1266中，关于块8的无效页面更新信息可以存储在第九列1268中，以及关于块9的无效页面更新信息可以存储在第十列1270中。
下文中，将更详细地描述可以对存储器装置150的封闭存储块执行具体的M次例如三次更新程序，或者可以对用于对其执行三次更新程序的封闭存储块的映射数据执行具体的M次例如三次更新。
更具体地，当控制器130可以对存储器装置150的每个封闭存储块执行三次更新程序或者对用于存储器装置150的封闭存储块的映射数据执行三次更新时，对于每个指数，控制器130可以将关于每个封闭存储块的无效页面更新信息存储在映射列表1250的每列中，其中每个指数指示已经对其执行更新程序或封闭的映射数据的更新的每个封闭存储块。
控制器130可以检查在封闭存储块中由于三次更新程序或用于封闭存储块的映射数据的三次更新而减少的有效页面的数目。例如，如图13中所示，控制器130可以检查生成的无效页面的数目，并通过将对于封闭存储块的每个指数1350的指示无效页面的数目的有效页面减量计数(即，无效页面发生计数1360)写入映射列表1250的表中而生成映射列表1250。
例如，控制器130可以通过在图13中示出的映射列表1250的表中写入以下来生成映射列表1250：相对于封闭存储块0的指数1350“0”，有效页面减量计数或无效页面发生计数1360是“3”；相对于封闭存储块1的指数1350“1”，有效页面减量计数或无效页面发生计数1360是“0”；相对于封闭存储块2的指数1350“2”，有效页面减量计数或无效页面发生计数1360是“1”；相对于封闭存储块3的指数1350“3”，有效页面减量计数或无效页面发生计数1360是“3”；相对于封闭存储块4的指数1350“4”，有效页面减量计数或无效页面发生计数1360是“2”；相对于封闭存储块5的指数1350“5”，有效页面减量计数或无效页面发生计数1360是“0”；相对于封闭存储块6的指数1350“6”，有效页面减量计数或无效页面发生计数1360是“1”；相对于封闭存储块7的指数1350“7”，有效页面减量计数或无效页面发生计数1360是“2”；相对于封闭存储块8的指数1350“8”，有效页面减量计数或无效页面发生计数1360是“0”；相对于封闭存储块9的指数1350“9”，有效页面减量计数或无效页面发生计数1360是“1”。例如，可以将写入在映射列表1250的表中的对于每个封闭存储块的每个指数1350的有效页面减量计数或无效页面发生计数1360以位映射、接触映射或接触计数位映射形式存储在映射列表1250的每列中。
此外，控制器130可以检查关于封闭存储块的无效页面更新信息，其可以位映射、接触映射或接触计数位映射形式存储在映射列表1250中。例如，控制器130可以检查由用于封闭存储块的更新程序或用于封闭存储块的映射数据的更新引起的封闭存储块的有效页面减量计数或无效页面发生计数。之后，当控制器130对存储器装置150的封闭存储块执行GC时，它可以通过映射列表1250检查关于封闭存储块的无效页面更新信息。例如，控制器130可以从映射列表1250确定封闭存储块中的有效页面减量计数或无效页面发生计数。在封闭存储块中，控制器130可以选择具有最小有效页面减量计数或无效页面发生计数的封闭存储块作为源存储块组。另外，控制器130可以检查被选择为源存储块组的封闭存储块中的有效页面，以确定封闭存储块的有效页面计数(下文中称为“VPC”)，从具有最小VPC的封闭存储块开始顺序地选择封闭存储块作为源存储块，并对被选择为源存储块的封闭存储块执行GC。
例如，控制器130可以通过映射列表1250检查存储器装置150的哪个封闭存储块具有最小的有效页面减量计数或无效页面发生计数。控制器130可以选择具有最小有效页面减量计数或无效页面发生计数的封闭存储块作为源存储块组。例如，参照图13，控制器130可以选择具有有效页面减量计数或无效页面发生计数“0”的封闭存储块1、封闭存储块5和封闭存储块8作为源存储块组。控制器130可以检查被选择为源存储块组的封闭存储块1、封闭存储块5和封闭存储块8的VPC。控制器130可以从源存储块组中的封闭存储块选择源存储块，其中源存储块的选择可以从具有最小VPC的封闭存储块到具有最大VPC的封闭存储块顺序地进行。例如，如果在源存储块组中封闭存储块8的VPC最小且封闭存储块1的VPC最大，则控制器130可以封闭存储块8、封闭存储块5和封闭存储块1的顺序依次选择封闭存储块作为源存储块。另外，控制器130可以对源存储块执行GC。例如，控制器130可以将包括在源存储块中的有效页面的数据复制并存储到诸如其中未对存储块的所有页面执行数据编程的空存储块、开放存储块或自由存储块的目标存储块中。然后，控制器130可以对源存储块执行擦除操作以将源存储块生成为空存储块、开放存储块或自由存储块。
例如，在本发明的一个实施例中，根据对存储块执行的更新程序或与更新程序对应的映射数据的更新，控制器130可以通过映射列表1250检查存储器装置150的存储块的有效页面减量计数或无效页面发生计数。接着，控制器130可以选择具有最小有效页面减量计数或无效页面发生计数的存储块作为源存储块组。然后，控制器130可以从具有最小VPC的存储块开始从源存储块组中的存储块顺序地选择源存储块，并对该存储块执行GC。因此，可以更快速且更有效地选择将对其执行GC的源存储块，可以更有效地执行GC，并且可以使包括在存储器装置150中的存储块的使用效率最大化。
图14是示出根据本发明的一个实施例用于处理数据的操作的流程图。
参照图14，在步骤1410中，当从主机接收到与存储在存储器装置的存储块中的数据对应的写入命令时，存储器系统可以对与写入命令对应的数据进行编程并将其存储到存储器装置的存储块的另一特定存储块中。例如，在执行更新程序后，存储器系统可以根据更新程序更新存储块，并将更新程序或指示存储块中减少的有效页面数目或生成的无效页面数目的无效页面更新信息存储在映射列表中。
此外，在步骤1420中，存储器系统可以基于映射列表从存储器装置的存储块中选择将对其执行GC的源存储块。在这种情况下，存储器系统可以检查关于每个封闭存储块的无效页面更新信息(例如，存储器装置的封闭存储块中减少的有效页面数目或封闭存储块中生成的无效页面数目)，其存储在映射列表的每列中。存储器系统可以从具有最小数目的有效页面或最小数目的无效页面的封闭存储块开始顺序地选择封闭存储块，并从具有最小VPC的封闭存储块开始顺序地选择被选择的封闭存储块作为源存储块。
之后，在步骤1430中，存储器系统可以对存储器装置的存储块执行GC。更具体地，通过将存储在所选择的源存储块的有效页面中的数据复制并存储在目标存储块中，然后对源存储块执行擦除操作，存储器系统可以执行GC以用于将所选择的源存储块生成为目标存储块，例如空存储块。
在这种情况下，已经参照图12和图13详细地描述了以下内容：关于存储器装置的存储块的无效页面更新信息和包括无效页面更新信息的映射列表的生成，使用无效页面信息和映射列表对存储块的更新，通过映射列表对关于存储块的无效页面更新信息的检查，基于无效页面更新信息对源存储块的选择，以及用于存储器装置的存储块的GC的执行，因此省略对其的详尽描述。
本发明提供了一种存储器系统及其操作方法，其可以通过最大化存储器系统的使用效率来降低数据处理操作的复杂性和存储器系统的性能要求。结果，相比现有的系统可以更快速且更稳定地将数据处理到存储器系统以及从存储器系统处理数据。
虽然出于说明目的已经描述了各个实施例，但是在不偏离如权利要求限定的本发明的精神和/或范围的情况下可以做出各种变化和修改，这对于本领域技术人员是显而易见的。

Claims (20)

1.一种存储器系统，其包括：
存储器装置，其包括多个存储块，所述存储块的每个包括多个页面，每个页面具有联接至多个字线的多个存储器单元，所述存储器装置适于存储主机所请求的数据；以及
控制器，其适于：
将与从所述主机接收的第一写入命令对应的数据编程到所述存储块的第一存储块中；
从所述主机接收用于被编程到所述第一存储块中的所述数据的第二写入命令；
对被编程到所述存储块中的所述第一存储块中的所述数据执行更新程序；以及
根据所述更新程序生成用于所述第一存储块的映射列表。
2.根据权利要求1所述的存储器系统，所述控制器进一步适于：
根据所述更新程序更新用于所述第一存储块的映射数据；以及
根据所述映射数据的更新或所述更新程序将关于所述第一存储块的无效页面更新信息存储在所述映射列表中。
3.根据权利要求2所述的存储器系统，其中
所述映射列表包括分别对应于所述存储块的多个列；以及
关于所述存储块的每个的所述无效页面更新信息以位映射、接触映射或接触计数位映射的形式存储在所述映射列表的每个列中。
4.根据权利要求1所述的存储器系统，其中所述第一存储块包括封闭存储块，在所述封闭存储块中已经对所述封闭存储块的所有页面执行数据编程。
5.根据权利要求4所述的存储器系统，其中所述控制器适于通过所述映射列表检查指示在所述封闭存储块中减少的有效页面的数目或生成的无效页面的数目的计数。
6.根据权利要求5所述的存储器系统，其中所述控制器适于顺序地选择所述封闭存储块作为源存储块组，其中所述封闭存储块作为所述源存储块组的选择是从具有最小计数的封闭存储块到具有最大计数的封闭存储块顺序地进行的。
7.根据权利要求6所述的存储器系统，其中所述控制器适于：
检查被选择作为所述源存储块组的封闭存储块的每个的有效页面计数，即VPC；以及
从所述源存储块组中的封闭存储块顺序地选择源存储块，其中所述源存储块的选择是从具有最小VPC的封闭存储块到具有最大VPC的封闭存储块进行的。
8.根据权利要求7所述的存储器系统，其中所述控制器适于：
复制所述源存储块的有效页面中存储的数据；
将所复制的数据存储在所述存储块的空存储块、开放存储块或自由存储块中；以及
将所述源存储块生成为空存储块、开放存储块或自由存储块。
9.根据权利要求4所述的存储器系统，其中所述映射列表包括其中已经写有对于指示每个所述封闭存储块的每个指数的计数的表。
10.根据权利要求9所述的存储器系统，其中所述计数指示根据所述更新程序在所述封闭存储块中减少的有效页面的数目或生成的无效页面的数目。
11.一种存储器系统的操作方法，其包括：
从主机接收关于存储器装置的多个存储块的每个中包括的多个页面的第一写入命令，其中所述多个页面的每个包含多个存储器单元；
将与从所述主机接收的写入命令对应的数据编程到所述存储块的第一存储块中；
从所述主机接收用于所述第一存储块的被编程数据的第二写入命令；
对所述存储块中的所述第一存储块中的被编程数据执行更新程序；以及
根据所述更新程序生成用于所述第一存储块的映射列表。
12.根据权利要求11所述的操作方法，其中所述映射列表的生成包括：
根据所述更新程序更新用于所述第一存储块的映射数据；以及
根据所述映射数据的更新或所述更新程序将关于所述第一存储块的无效页面更新信息存储在所述映射列表中。
13.根据权利要求12所述的操作方法，其中
所述映射列表包括分别对应于所述存储块的多个列；以及
关于所述存储块的每个的所述无效页面更新信息以位映射、接触映射或接触计数位映射的形式存储在所述映射列表的每个列中。
14.根据权利要求11所述的操作方法，其中所述第一存储块包括封闭存储块，在所述封闭存储块中已经对所述封闭存储块的所有页面执行数据编程。
15.根据权利要求14所述的操作方法，其进一步包括通过所述映射列表检查指示在所述封闭存储块中减少的有效页面的数目或生成的无效页面的数目的计数。
16.根据权利要求15所述的操作方法，其进一步包括顺序地选择所述封闭存储块作为源存储块组，其中所述封闭存储块作为所述源存储块组的选择是从具有最小计数的封闭存储块到具有最大计数的封闭存储块顺序地进行的。
17.根据权利要求16所述的操作方法，其中顺序地选择所述封闭存储块包括：
检查被选择作为所述源存储块组的封闭存储块的每个的有效页面计数，即VPC；
从所述源存储块组中的封闭存储块顺序地选择源存储块，其中所述源存储块的选择是从具有最小VPC的封闭存储块到具有最大VPC的封闭存储块进行的。
18.根据权利要求17所述的操作方法，其进一步包括：
复制所述源存储块的有效页面中存储的数据；
将所复制的数据存储在所述存储块的空存储块、开放存储块或自由存储块中；以及
将所述源存储块生成为空存储块、开放存储块或自由存储块。
19.根据权利要求14所述的操作方法，其中所述映射列表包括其中已经写有对于指示每个所述封闭存储块的每个指数的计数的表。
20.根据权利要求19所述的操作方法，其中所述计数指示根据所述更新程序在所述封闭存储块中减少的有效页面的数目或生成的无效页面的数目。
CN201610527968.9A 2015-11-23 2016-07-06 存储器系统和存储器系统的操作方法 Expired - Fee Related CN106776352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150163775A KR20170060206A (ko) 2015-11-23 2015-11-23 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2015-0163775 2015-11-23

Publications (2)

Publication Number Publication Date
CN106776352A true CN106776352A (zh) 2017-05-31
CN106776352B CN106776352B (zh) 2021-03-16

Family

ID=58721633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610527968.9A Expired - Fee Related CN106776352B (zh) 2015-11-23 2016-07-06 存储器系统和存储器系统的操作方法

Country Status (3)

Country Link
US (1) US10521352B2 (zh)
KR (1) KR20170060206A (zh)
CN (1) CN106776352B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407968A (zh) * 2017-08-16 2019-03-01 爱思开海力士有限公司 存储器系统及其操作方法
CN109471596A (zh) * 2018-10-31 2019-03-15 北京小米移动软件有限公司 数据写入方法、装置、设备及存储介质
CN109684230A (zh) * 2017-10-19 2019-04-26 爱思开海力士有限公司 存储器系统及其操作方法
CN110688060A (zh) * 2018-07-04 2020-01-14 爱思开海力士有限公司 存储器系统及该存储器系统的操作方法
CN111752855A (zh) * 2019-03-28 2020-10-09 爱思开海力士有限公司 控制器、包括控制器的存储器系统和操作存储器系统的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10101925B2 (en) * 2015-12-23 2018-10-16 Toshiba Memory Corporation Data invalidation acceleration through approximation of valid data counts
US10268636B2 (en) * 2016-09-16 2019-04-23 Oracle International Corporation Column level invalidation for in-memory database
JP6524039B2 (ja) * 2016-09-23 2019-06-05 東芝メモリ株式会社 メモリシステム及び制御方法
KR20190087217A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US12019878B2 (en) * 2021-11-22 2024-06-25 Western Digital Technologies, Inc. Pre-validation of blocks for garbage collection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266573B2 (en) * 2003-12-23 2007-09-04 Sap Ag Cross-system update method and system
US20110264843A1 (en) * 2010-04-22 2011-10-27 Seagate Technology Llc Data segregation in a storage device
CN102243613A (zh) * 2010-05-12 2011-11-16 西部数据技术公司 管理固态存储器中垃圾收集的系统和方法
CN102650971A (zh) * 2011-02-24 2012-08-29 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置
US20140281172A1 (en) * 2013-03-13 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device, electronic device and computing system including the same
CN104679672A (zh) * 2013-11-27 2015-06-03 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090198952A1 (en) * 2008-02-04 2009-08-06 Apple Inc Memory Mapping Architecture
US8219781B2 (en) * 2008-11-06 2012-07-10 Silicon Motion Inc. Method for managing a memory apparatus, and associated memory apparatus thereof
US9158670B1 (en) * 2011-06-30 2015-10-13 Western Digital Technologies, Inc. System and method for dynamically adjusting garbage collection policies in solid-state memory
KR101907059B1 (ko) * 2011-12-21 2018-10-12 삼성전자 주식회사 비휘발성 메모리 장치의 블록 관리 방법 및 블록 관리 시스템
US9244833B2 (en) * 2012-05-30 2016-01-26 Silicon Motion, Inc. Data-storage device and flash memory control method
KR20140050941A (ko) 2012-10-22 2014-04-30 삼성전자주식회사 비휘발성 메모리 장치의 데이터 관리 방법
KR102147628B1 (ko) 2013-01-21 2020-08-26 삼성전자 주식회사 메모리 시스템
IN2015CH04361A (zh) * 2015-08-20 2015-09-04 Wipro Ltd

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266573B2 (en) * 2003-12-23 2007-09-04 Sap Ag Cross-system update method and system
US20110264843A1 (en) * 2010-04-22 2011-10-27 Seagate Technology Llc Data segregation in a storage device
CN102243613A (zh) * 2010-05-12 2011-11-16 西部数据技术公司 管理固态存储器中垃圾收集的系统和方法
CN102650971A (zh) * 2011-02-24 2012-08-29 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置
US20140281172A1 (en) * 2013-03-13 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device, electronic device and computing system including the same
CN104679672A (zh) * 2013-11-27 2015-06-03 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407968A (zh) * 2017-08-16 2019-03-01 爱思开海力士有限公司 存储器系统及其操作方法
CN109684230A (zh) * 2017-10-19 2019-04-26 爱思开海力士有限公司 存储器系统及其操作方法
CN110688060A (zh) * 2018-07-04 2020-01-14 爱思开海力士有限公司 存储器系统及该存储器系统的操作方法
CN110688060B (zh) * 2018-07-04 2023-05-16 爱思开海力士有限公司 存储器系统及该存储器系统的操作方法
CN109471596A (zh) * 2018-10-31 2019-03-15 北京小米移动软件有限公司 数据写入方法、装置、设备及存储介质
CN111752855A (zh) * 2019-03-28 2020-10-09 爱思开海力士有限公司 控制器、包括控制器的存储器系统和操作存储器系统的方法

Also Published As

Publication number Publication date
US20170147502A1 (en) 2017-05-25
US10521352B2 (en) 2019-12-31
KR20170060206A (ko) 2017-06-01
CN106776352B (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN106776352A (zh) 存储器系统和存储器系统的操作方法
CN106802769A (zh) 存储器系统及其操作方法
CN106708757A (zh) 存储器系统及其操作方法
CN106909521A (zh) 存储器系统及其操作方法
CN107240418A (zh) 存储器系统及其操作方法
CN105989885A (zh) 存储系统及其操作方法
CN106257399A (zh) 存储系统及其操作方法
CN106775442A (zh) 存储器系统及其操作方法
CN105988938A (zh) 存储系统及其操作方法
CN107015760A (zh) 存储器系统和存储器系统的操作方法
CN106708744A (zh) 存储系统和存储系统的操作方法
CN106776353A (zh) 存储器系统及其操作方法
CN107102815A (zh) 存储器系统及其操作方法
CN106250052A (zh) 存储系统及其操作方法
CN106910521A (zh) 存储器系统及其操作方法
CN106960679A (zh) 存储器系统及存储器系统的操作方法
CN106920570A (zh) 存储器系统及其操作方法
CN106710615A (zh) 存储器系统和存储器系统的操作方法
CN106919345A (zh) 存储器系统及其操作方法
CN106775444A (zh) 存储器系统及其操作方法
CN106935264A (zh) 存储器系统及其操作方法
CN106802770A (zh) 存储器系统及其操作方法
CN106909476A (zh) 存储器系统及其操作方法
CN106610904A (zh) 存储系统及其操作方法
CN106933505A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210316