CN107004601A - 受益于气隙集成电容的过孔自对准和短路改善 - Google Patents

受益于气隙集成电容的过孔自对准和短路改善 Download PDF

Info

Publication number
CN107004601A
CN107004601A CN201480083536.2A CN201480083536A CN107004601A CN 107004601 A CN107004601 A CN 107004601A CN 201480083536 A CN201480083536 A CN 201480083536A CN 107004601 A CN107004601 A CN 107004601A
Authority
CN
China
Prior art keywords
metallization level
mask
hard mask
metal wire
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480083536.2A
Other languages
English (en)
Other versions
CN107004601B (zh
Inventor
K·J·辛格
A·M·迈尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004601A publication Critical patent/CN107004601A/zh
Application granted granted Critical
Publication of CN107004601B publication Critical patent/CN107004601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

一种方法，包括在集成电路结构的金属线之间形成牺牲材料；在所述牺牲材料上形成掩模；以及在形成所述掩模之后，去除所述牺牲材料以在所述金属线之间留下空隙。一种装置，包括集成电路衬底；在衬底上的第一金属化层级；第二金属化层级；以及设置在所述第一金属化层级和所述第二金属化层级之间的掩模，所述掩模包括具有孔隙率的电介质材料，所述孔隙率被选择为允许通过所述电介质材料进行质量输运，其中，所述第一金属化层级和所述第二金属化层级中的每一个包括多条金属线，并且所述第一金属化层级和所述第二金属化层级中的至少一个的相邻金属线的一部分由空隙隔开。

Description

受益于气隙集成电容的过孔自对准和短路改善
技术领域
集成电路结构。
背景技术
集成电路结构通常包括诸如形成在半导体衬底中或上的场效应晶体管等器件、以及多级互连结构，该多级互连结构具有位于不同器件之间的连接。代表性的多级互连结构包括一个或多个布线(wiring line)阵列或层级(level)以提供到器件的连接和器件之间的连接。紧密间隔的总体上平行的布线可以提供不期望有的电容耦合水平，特别是对于通过布线的较高数据传输速率。这种电容耦合可以以限制集成电路的性能的方式降低数据传输速率并增加能量消耗。
减少相邻布线之间不期望有的电容耦合水平的一个努力是改变分隔布线的电介质材料。具体地说，已经进行了努力以利用具有较低介电常数的材料代替具有较高介电常数的电介质材料。通过例如在相邻金属线之间形成气隙来使用空气作为电介质是一种策略。然而，围绕使用气隙的一个问题是未着陆的过孔。当导电过孔相对于例如在下一层级的布线未对准并且落在气隙中时，这种未对准的过孔减少了短路裕量，或者在最坏的情况下可能使相邻线路短路。不期望有的通过未着陆的过孔在气隙中的金属沉积还会影响互连可靠性。因此，针对引入气隙层所进行的努力使用掩模来防止在存在过孔处形成气隙。然而，使用掩模限制了气隙的实施方式，特别是在过孔密度趋于更高的较低互连层级中或者在包含紧密间距的区域中。
附图说明
图1示出了电介质层中的集成金属化层级的一部分的横截面侧视图，金属化层级包括两条金属线，第一硬掩模材料在一条金属线上，第二硬掩模材料在另一条金属线上，并且第三硬掩模材料位于设置在金属线中的第一硬掩模材料和第二硬掩模材料之间。
图2示出了在对第三硬掩模材料和电介质层进行气隙蚀刻之后的图1的结构，其中该气隙蚀刻对(相对于)第一硬掩模材料和第二硬掩模材料具有选择性。
图3示出了在利用牺牲材料填充由气隙蚀刻产生的空腔并将牺牲材料平坦化到与第二硬掩模材料的水平(高度)相似的水平(高度)之后的图2的结构。
图4示出了在使牺牲材料凹陷到与金属线的顶表面相对应的平面之后的图3的结构。
图5示出了在牺牲材料上填充第四硬掩模材料并对第四硬掩模材料平坦化之后的图4的结构。
图6示出了在通过第四硬掩模材料蚀刻牺牲材料之后的图5的结构，其中该蚀刻对电介质层、金属线和硬掩模材料具有选择性。
图7示出了在第一硬掩模材料、第二硬掩模材料和第四硬掩模材料上引入电介质层，并且接下来在电介质层上形成硬掩模之后的图6的结构。
图8示出了在进行双镶嵌图案化以产生沟槽和过孔之后的图7的结构其中该过孔在一个穿过硬掩模材料和电介质层到下面的金属层的沟槽中。
图9示出了双镶嵌金属化和抛光后的最终气隙结构。
图10是实施了一个或多个实施例的插入器(interposer)。
图11示出了计算设备的实施例。
具体实施方式
图1示出了集成电路结构的实施例，该集成电路结构包括与半导体衬底上的器件(例如，晶体管器件)连接的一个或多个金属化层级。参考图1，结构100包括衬底110，衬底110例如是半导体衬底或绝缘体上半导体(SOI))衬底。在一个实施例中，衬底110具有多个器件和电路，该多个器件和电路形成在衬底110的器件侧(如所观察到的顶侧)中/上。
在一个实施例中，覆盖在图1的结构中的衬底110的器件侧的是通过电介质材料与衬底110和任何相邻的一个或多个金属层分隔开的一个或多个金属化层。在图1所示的实施例中，结构100包括例如具有氮化物、氧化物、氧氮化物、碳化物、碳氧化物或其它非导电材料的蚀刻阻挡层120，以及接下来的电介质层130，电介质层130例如是二氧化硅或具有的介电常数小于二氧化硅的介电常数的材料。设置于电介质层130内的是第一金属化层级，包括与金属线140B相邻的金属线140A。在一个实施例中，金属线140A和金属线140B中的每一条金属线都是嵌入电介质层130中的铜材料，并且例如通过电镀工艺形成金属线140A和金属线140B中的每一条金属线。如图所示，金属化层级和电介质层130共同限定了平坦表面。金属线140A和金属层140B中的每一个的表面上都设置有硬掩模。图1示出了金属线140A上的硬掩模材料150A和金属层140B上的硬掩模材料150B。在一个实施例中，硬掩模材料150A与硬掩模材料150B和硬掩模材料150C不同(例如，具有不同的蚀刻速率特性)。硬掩模材料150B和硬掩模材料150C也彼此不同。适合的硬掩模材料包括氮化物、氧化物、氧氮化物、碳化物、碳氧化物或其它非导电材料。如图所示，硬掩模材料150C在电介质层130的顶部，硬掩模材料150A和硬掩模材料150B出现在交错的金属线上。硬掩模材料150C、硬掩模材料150B和硬掩模材料150A的顶部上可以存在或不存在可任层(蚀刻阻挡)。
图2示出了在对硬掩模材料150C和电介质层130进行气隙蚀刻之后的图1的结构，其中该气隙蚀刻对(相对于)硬掩模材料150B和硬掩模材料150A具有选择性(即，蚀刻剂去除硬掩模材料150C、和电介质层130的一部分，而没有或最小程度地去除硬掩模材料150A或硬掩模材料150B和金属线140A和140B)。已经确定了适当的蚀刻选择性所需的适合材料以允许进行该蚀刻。尽管在本实施例中将气隙蚀刻示出为在金属化层级的底部停止，但是在另一个实施例中，气隙可以被蚀刻到与所需的深度相同的深度。
图3示出了在利用电介质或非电介质牺牲材料160填充由气隙蚀刻产生的空腔并且接下来抛光以进行平坦化之后的图2的结构，其中该牺牲材料160能够由适当的化学物质湿法或干法蚀刻。在一个实施例中，牺牲材料160是能够湿法蚀刻的低密度氧化物。在另一个实施例中，牺牲材料160可以是能够通过多孔硬掩模进行干法蚀刻的有机可填充材料。出于选择性的目的，将本实施例示出为使用两种不同电介质的实施例(电介质层130的材料和电介质材料160)。如果电介质层130的材料能够通过可接受的底切进行湿法蚀刻，则通过干法蚀刻单独去除硬掩模材料150C是可能的实施例(未示出)。在所示的实施例中，使用牺牲电介质材料允许通过对稳定的电介质层图案化，并且接下来利用牺牲电介质材料进行填充来控制气隙腔。
图4示出了在使牺牲材料160凹陷到与金属线140A和金属层140B的顶表面相对应的平面之后的图3的结构。可以通过蚀刻工艺去除牺牲材料160。
图5示出了在电介质材料160上引入(形成)硬掩模材料170之后的图4的结构。在一个实施例中，硬掩模材料170是被沉积和平坦化的多孔耐蚀刻电介质。将孔隙率(porosity)选择为使得该孔隙率允许通过该材料进行质量输运(mass transport)，从而使得可以使用适当的化学物质来蚀刻硬掩模材料下面的电介质材料160。在一个实施例中，硬掩模材料170还与硬掩模材料150C一样具有相似的干法蚀刻选择性，即，能够耐受随后的对硬掩模材料150B和硬掩模材料150A的蚀刻。成分研究(components research)ILD-Churla是具有期望的硬掩模材料170属性的材料的示例。
图6示出了在通过多孔硬掩模材料170来湿法蚀刻电介质材料160以形成气隙腔175之后的图5的结构。
图7示出了在硬掩模材料150A、硬掩模材料150B和硬掩模170上引入(形成)电介质层180，并且接下来在电介质层180上形成硬掩模185之后的图6的结构。将电介质层180选择为适合的层间电介质材料。硬掩模材料是适合于镶嵌工艺的材料。
图8示出了在进行双镶嵌图案化以在电介质层180和硬掩模150B中产生沟槽195A和沟槽195B(沟槽)及过孔190(过孔)(到金属线140B)之后的图7的结构。如图8所示，过孔蚀刻落在硬掩模材料150B上，并且以对硬掩模材料170具有选择性地蚀刻硬掩模材料150B。在过孔落在硬掩模材料150A上并以对硬掩模材料170具有选择性地蚀刻硬掩模材料150A的情况下(未示出)，这也是适用的。另外，尽管在图8中未被示出，但是如果过孔大于预期的过孔并且落在硬掩模材料150A上，则硬掩模材料150B的蚀刻对硬掩模材料150A是选择性的，并由此防止了金属化后金属线140A和140B通过任何这种大过孔发生短路。
图9示出了在双镶嵌金属化和抛光后的最终气隙结构。过孔由硬掩模材料170限制并且不穿透到气隙腔。气隙提供电容益处，而硬掩模材料170提供短路裕量改进。
图10示出了包括一个或多个实施例的插入器200。插入器200是用于将第一衬底202桥接到第二衬底204的居间衬底。第一衬底202可以例如是集成电路管芯，包括如上所述的在金属化层之间的气隙集成。第二衬底204可以例如是存储器模块、计算机主板或另一集成电路管芯。通常，插入器200的目的是将连接扩展到更宽的间距或者将连接改线到不同的连接。例如，插入器200可以将集成电路管芯耦合到球栅阵列(BGA)206，球栅阵列206可以随后耦合到第二衬底204。在一些实施例中，第一衬底202和第二衬底204附接到插入器200的相对的两侧。在其他实施例中，第一衬底202和第二衬底204附接到插入器200的同一侧。并且在进一步的实施例中，三个或更多个衬底通过插入器200进行互连。
插入器200可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺等聚合物材料形成。在进一步的实施方式中，插入器可以由交错的刚性材料或柔性材料形成，该刚性材料或柔性材料可以包括上述用于半导体衬底中的相同材料，例如硅、锗以及其它III-V族和IV族材料。
插入器可以包括金属互连208和过孔210，包括但不限于穿硅过孔(TSV)212。插入器200还可以包括嵌入式器件214，包括无源器件和有源器件。这样的器件包括但不限于电容器、去耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器和静电放电(ESD)器件。诸如射频(RF)器件、功率放大器、电源管理器件、天线、阵列、传感器和MEMS器件之类的更复杂的器件也可以形成在插入器200上。
根据实施例，可以在插入器200的制造中使用本文公开的装置或工艺。
图11示出了根据一个实施例的计算设备300。计算设备300可以包括多个部件。在一个实施例中，这些部件附接到一个或多个主板。在替代实施例中，这些部件被制造在单个片上系统(SoC)管芯而不是主板上。计算设备300中的部件包括但不限于集成电路管芯302和至少一个通信芯片308。在一些实施方式中，通信芯片308被制造为集成电路管芯302的一部分。集成电路管芯302可以包括CPU 304以及通常用作高速缓存存储器的片上存储器306，其可以由诸如嵌入式DRAM(eDRAM)或自旋转移力矩存储器(STTM或STTM-RAM)等技术提供。
计算设备300可以包括其他部件，其可以或可以不物理且电耦合到主板或被制造在SoC管芯内。这些其他部件包括但不限于易失性存储器310(例如，DRAM)、非易失性存储器312(例如ROM或闪存)、图形处理单元314(GPU)、数字信号处理器316、加密处理器342(在硬件内执行加密算法的专用处理器)、芯片组320、天线322、显示器或触摸屏显示器324、触摸屏控制器326、电池328或其他电源、功率放大器(未示出)、全球定位系统(GPS)设备344、罗盘330、运动协处理器或传感器332(其可以包括加速度计、陀螺仪和罗盘)、扬声器334、相机336、用户输入设备338(例如键盘、鼠标、触控笔和触摸板)和大容量储存设备340(例如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)等等)。
通信芯片308实现了无线通信，以用于传输往来于计算设备300的数据。术语“无线”及其派生词可以用于描述可通过非固态介质借助使用调制的电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片308可以实施多个无线标准或协议中的任意一个，包括但不限于，Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被命名为3G、4G、5G及以上的任何其他无线协议。计算设备300可以包括多个通信芯片308。例如，第一通信芯片308可以专用于短距离无线通信，例如Wi-Fi和蓝牙，而第二通信芯片308可以专用于长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、以及其他。
计算设备300的处理器304包括诸如晶体管和金属化层等一个或多个器件，并包括如上所述的在金属化层之间的气隙集成。术语“处理器”可以指代任何器件或器件的部分，其处理来自寄存器和/或存储器的电子数据，将该电子数据转变为可存储在寄存器和/或存储器中的其他电子数据。
通信芯片308也可以包括诸如晶体管和金属化层等一个或多个器件，并包括如上所述的在金属化层之间的气隙集成。
在进一步的实施方式中，容纳在计算设备300内的其他部件可以包括诸如晶体管和金属化层等一个或多个器件，并包括如上所述的在金属化层之间的气隙集成。
在各个实施例中，计算设备300可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实施方式中，计算设备300可以是处理数据的任何其他电子设备。
示例
示例1是一种方法，包括在集成电路结构的金属线之间形成牺牲材料；在所述牺牲材料上形成掩模；以及在形成所述掩模之后，去除所述牺牲材料以在所述金属线之间留下空隙。
在示例2中，示例1的方法中的所述掩模是具有孔隙率的电介质材料，所述孔隙率被选择为允许通过所述电介质材料进行质量输运。
在示例3中，在示例2的方法中去除所述牺牲材料包括通过所述掩模去除所述牺牲材料。
在示例4中，在形成所述牺牲材料之前，将示例1的方法中的所述金属线设置在电介质材料中，并且该方法包括在每条所述金属线上形成硬掩模；以及去除所述电介质材料的一部分。
在示例5中，将示例1的方法中的所述牺牲材料平坦化到所述金属线。
在示例6中，在示例4的方法中在每条所述金属线上形成硬掩模包括：在第一金属线上形成第一硬掩模材料以及在第二金属线上形成第二硬掩模材料，其中，所述第二硬掩模材料不同于所述第一硬掩模材料。
在示例7中，示例6的方法中的所述第一金属线和所述第二金属线是初始金属化层级，并且在去除所述牺牲材料之后，该方法包括形成随后的金属化层级。
在示例8中，在示例7的方法中形成所述随后的金属化层级包括：在所述第一硬掩模材料和所述第二硬掩模材料之一中但不在另一个中形成开口、以及将所述随后的金属化层级耦合到所述初始金属化层级。
在示例9中，在去除所述牺牲材料之后，示例1的方法包括在所述掩模上形成电介质层。
在示例10中，通过示例1-9的方法中的任一种制造包括一个或多个金属化层的集成电路结构。
示例11是一种方法，包括在集成电路结构上的电介质层中形成第一金属化层级，所述金属化层级包括多条金属线；利用牺牲材料代替所述电介质层的一部分；在所述牺牲材料上形成掩模；通过所述掩模去除所述牺牲材料；以及将第二金属化层级耦合到所述第一金属化层级。
在示例12中，示例11的方法中的所述掩模是具有孔隙率的电介质材料，所述孔隙率被选择为允许通过所述电介质材料进行质量输运。
在示例13中，在利用牺牲材料代替所述电介质层的一部分之前，示例11的方法包括在所述多条金属线中的相邻金属线上形成硬掩模。
在示例14中，将示例13的方法中的所述牺牲材料平坦化到所述金属化层级。
在示例15中，在示例14的方法中在所述多条金属线中的相邻金属线上形成硬掩模包括：在第一金属线上形成第一硬掩模材料以及在第二金属线上形成第二硬掩模材料，其中，所述第二硬掩模材料不同于所述第一硬掩模材料。
在示例16中，在示例15的方法中形成所述第二金属化层级包括：在所述第一硬掩模材料和所述第二硬掩模材料之一中但不在另一个中形成开口、以及通过所述开口将所述第二金属化层级耦合到所述第一金属化层级。
在示例17中，在去除所述牺牲材料之后，示例16的方法包括在所述掩模上形成电介质层，并且将第二金属化层级耦合到所述第一金属化层级包括在所述电介质层中形成开口。
在示例18中，通过示例11-17的方法中的任一种制造包括一个或多个金属化层的集成电路结构。
示例19是一种装置，包括：集成电路衬底；在所述衬底上的第一金属化层级；第二金属化层级；以及设置在所述第一金属化层级和所述第二金属化层级之间的掩模，所述掩模包括具有孔隙率的电介质材料，所述孔隙率被选择为允许通过所述电介质材料进行质量输运，其中，所述第一金属化层级和所述第二金属化层级中的每一个均包括多条金属线，并且所述第一金属化层级和所述第二金属化层级中的至少一个的相邻金属线的一部分由空隙隔开。
在示例20中，示例19的装置中的所述掩模设置在所述第一金属化层的所述多条金属线的一部分上。
在示例21中，示例20的装置中的所述掩模是第一掩模，并且所述多条金属线的所述一部分是第一部分，所述装置还包括在所述多条金属线的第二部分上的不同的第二掩模。
在实施例22中，实施例21的装置中的所述第二金属化层级通过所述第二掩模中的开口耦合到所述第一金属化层级。
上面对本发明的所示实施方式的描述(包括摘要中所述的内容)并不是穷举性的或者将本发明限制于公开的准确形式。尽管出于示例性目的在本文中描述了本发明的特定实施方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内的各种等同修改都是可能的。
根据上面的详细描述，可以对本发明进行这些修改。以下权利要求中使用的术语不应被解释为将本发明限制于说明书和权利要求书中公开的具体实施方式。相反，本发明的范围将完全由下面的权利要求确定，应当根据确立的权利要求解释的原则来解释这些权利要求。

Claims (22)

1.一种方法，包括：
在集成电路结构的金属线之间形成牺牲材料；
在所述牺牲材料上形成掩模；以及
在形成所述掩模之后，去除所述牺牲材料以在所述金属线之间留下空隙。
2.根据权利要求1所述的方法，其中，所述掩模是具有孔隙率的电介质材料，所述孔隙率被选择为允许通过所述电介质材料进行质量输运。
3.根据权利要求2所述的方法，其中，去除所述牺牲材料包括通过所述掩模去除所述牺牲材料。
4.根据权利要求1所述的方法，在形成所述牺牲材料之前，将所述金属线设置在电介质材料中，并且所述方法包括：
在每条所述金属线上形成硬掩模；以及
去除所述电介质材料的一部分。
5.根据权利要求1所述的方法，其中，将所述牺牲材料平坦化到所述金属线。
6.根据权利要求4所述的方法，其中，在每条所述金属线上形成硬掩模包括：在第一金属线上形成第一硬掩模材料以及在第二金属线上形成第二硬掩模材料，其中，所述第二硬掩模材料不同于所述第一硬掩模材料。
7.根据权利要求6所述的方法，其中，所述第一金属线和所述第二金属线是初始金属化层级，并且在去除所述牺牲材料之后，所述方法包括形成随后的金属化层级。
8.根据权利要求7所述的方法，其中，形成所述随后的金属化层级包括：在所述第一硬掩模材料和所述第二硬掩模材料之一中但不在另一个中形成开口、以及将所述随后的金属化层级耦合到所述初始金属化层级。
9.根据权利要求1所述的方法，其中，在去除所述牺牲材料之后，所述方法包括在所述掩模上形成电介质层。
10.一种包括一个或多个金属化层的集成电路结构，所述集成电路结构是通过权利要求1-9的方法中的任一种制造的。
11.一种方法，包括：
在集成电路衬底上的电介质层中形成第一金属化层级，所述第一金属化层级包括多条金属线；
利用牺牲材料代替所述电介质层的一部分；
在所述牺牲材料上形成掩模；
通过所述掩模去除所述牺牲材料；以及
将第二金属化层级耦合到所述第一金属化层级。
12.根据权利要求11所述的方法，其中，所述掩模是具有孔隙率的电介质材料，所述孔隙率被选择为允许通过所述电介质材料进行质量输运。
13.根据权利要求11所述的方法，在利用牺牲材料代替所述电介质层的一部分之前，所述方法包括：
在所述多条金属线中的相邻金属线上形成硬掩模。
14.根据权利要求13所述的方法，其中，将所述牺牲材料平坦化到所述金属化层级。
15.根据权利要求13所述的方法，其中，在所述多条金属线中的相邻金属线上形成硬掩模包括：在第一金属线上形成第一硬掩模材料以及在第二金属线上形成第二硬掩模材料，其中，所述第二硬掩模材料不同于所述第一硬掩模材料。
16.根据权利要求15所述的方法，其中，形成所述第二金属化层级包括：在所述第一硬掩模材料和所述第二硬掩模材料之一中但不在另一个中形成开口、以及通过所述开口将所述第二金属化层级耦合到所述第一金属化层级。
17.根据权利要求16所述的方法，其中，在去除所述牺牲材料之后，所述方法包括在所述掩模上形成电介质层，并且将第二金属化层级耦合到所述第一金属化层级包括在所述电介质层中形成开口。
18.一种包括一个或多个金属化层的集成电路结构，所述集成电路结构是通过权利要求11-17的方法中的任一种制造的。
19.一种装置，包括：
集成电路衬底；
在所述衬底上的第一金属化层级；
第二金属化层级；以及
设置在所述第一金属化层级和所述第二金属化层级之间的掩模，所述掩模包括具有孔隙率的电介质材料，所述孔隙率被选择为允许通过所述电介质材料进行质量输运，
其中，所述第一金属化层级和所述第二金属化层级中的每一个均包括多条金属线，并且所述第一金属化层级和所述第二金属化层级中的至少一个的相邻金属线的一部分由空隙隔开。
20.根据权利要求19所述的装置，其中，所述掩模设置在所述第一金属化层的所述多条金属线的一部分上。
21.根据权利要求20所述的装置，其中，所述掩模是第一掩模，并且所述多条金属线的所述一部分是第一部分，所述装置还包括在所述多条金属线的第二部分上的不同的第二掩模。
22.根据权利要求21所述的装置，其中，所述第二金属化层级通过所述第二掩模中的开口耦合到所述第一金属化层级。
CN201480083536.2A 2014-12-22 2014-12-22 受益于气隙集成电容的过孔自对准和短路改善 Active CN107004601B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/071909 WO2016105344A1 (en) 2014-12-22 2014-12-22 Via self alignment and shorting improvement with airgap integration capacitance benefit

Publications (2)

Publication Number Publication Date
CN107004601A true CN107004601A (zh) 2017-08-01
CN107004601B CN107004601B (zh) 2021-05-14

Family

ID=56151156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083536.2A Active CN107004601B (zh) 2014-12-22 2014-12-22 受益于气隙集成电容的过孔自对准和短路改善

Country Status (6)

Country Link
US (1) US10147639B2 (zh)
EP (1) EP3238237A4 (zh)
KR (1) KR102327974B1 (zh)
CN (1) CN107004601B (zh)
TW (1) TW201635388A (zh)
WO (1) WO2016105344A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
US11152254B2 (en) 2016-12-28 2021-10-19 Intel Corporation Pitch quartered three-dimensional air gaps
DE112018007152T5 (de) * 2018-03-28 2020-11-26 Intel Corporation Ätzstoppschicht-basierte methoden zur herstellung leitfähigerdurchkontaktierungen und daraus resultierende strukturen
KR20210018669A (ko) * 2019-08-08 2021-02-18 삼성전자주식회사 비아 및 배선을 포함하는 반도체 소자
US11069610B2 (en) * 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
TWI771167B (zh) * 2021-08-26 2022-07-11 南亞科技股份有限公司 半導體元件的製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
CN1542965A (zh) * 2003-05-02 2004-11-03 三星电子株式会社 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法
CN1967800A (zh) * 2005-11-16 2007-05-23 株式会社日立制作所 半导体集成电路器件的制造方法
US20070259516A1 (en) * 2006-05-08 2007-11-08 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
CN102931064A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960316A (en) * 1997-03-31 1999-09-28 Intel Corporation Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6908829B2 (en) 2002-03-11 2005-06-21 Intel Corporation Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines
US6930034B2 (en) * 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
WO2004105122A1 (en) * 2003-05-26 2004-12-02 Koninklijke Philips Electronics N.V. Method of manufacturing a substrate, having a porous dielectric layer and air gaps, and a substrate
US7629225B2 (en) 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
JP2009194286A (ja) 2008-02-18 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
US7541277B1 (en) * 2008-04-30 2009-06-02 International Business Machines Corporation Stress relaxation, selective nitride phase removal
US9461143B2 (en) * 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
CN1542965A (zh) * 2003-05-02 2004-11-03 三星电子株式会社 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法
CN1967800A (zh) * 2005-11-16 2007-05-23 株式会社日立制作所 半导体集成电路器件的制造方法
US20070259516A1 (en) * 2006-05-08 2007-11-08 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
CN102931064A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法

Also Published As

Publication number Publication date
EP3238237A1 (en) 2017-11-01
TW201635388A (zh) 2016-10-01
US20170250104A1 (en) 2017-08-31
WO2016105344A1 (en) 2016-06-30
EP3238237A4 (en) 2018-08-08
US10147639B2 (en) 2018-12-04
KR102327974B1 (ko) 2021-11-17
CN107004601B (zh) 2021-05-14
KR20170097009A (ko) 2017-08-25

Similar Documents

Publication Publication Date Title
CN107004601A (zh) 受益于气隙集成电容的过孔自对准和短路改善
US9418877B2 (en) Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
TWI692074B (zh) 使用交替硬遮罩及包封蝕刻停止襯墊架構的以導孔接觸緊密間距導電層的方法及結構
US10892215B2 (en) Metal on both sides with power distributed through the silicon
JP6464435B2 (ja) 受動素子用のスーパーポーザ基板を備えるダイパッケージ
KR102312732B1 (ko) 타이트한 피치의 금속 상호접속층들의 상부 및 하부에 비아를 자기 정렬하는 구조체 및 방법
US9119313B2 (en) Package substrate with high density interconnect design to capture conductive features on embedded die
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
KR102444153B1 (ko) 인터커넥트들 및 비아들에 의한 mems 구조물들의 통합
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
JP2018518057A (ja) パッケージオンパッケージ構造体用のインターポーザ
CN107750389A (zh) 利用不着陆过孔解决方案用于电容利益的陶立克式支柱支撑的无掩模气隙结构
WO2016100127A1 (en) Package on package (pop) device comprising a high performance inter package connection
TW201715694A (zh) 超薄功能塊透過固相黏著劑及選擇性轉移之異質集成
US11011537B2 (en) Vertical interconnect methods for stacked device architectures using direct self assembly with high operational parallelization and improved scalability
KR102484173B1 (ko) 리세스를 갖는 인터포저를 포함하는 집적 회로 구조물
TW202331991A (zh) 嵌入式玻璃核心貼片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant