KR20170097009A - 에어갭 통합 커패시턴스 이익을 갖는 비아 자체 정렬 및 단락 개선 - Google Patents

에어갭 통합 커패시턴스 이익을 갖는 비아 자체 정렬 및 단락 개선 Download PDF

Info

Publication number
KR20170097009A
KR20170097009A KR1020177013516A KR20177013516A KR20170097009A KR 20170097009 A KR20170097009 A KR 20170097009A KR 1020177013516 A KR1020177013516 A KR 1020177013516A KR 20177013516 A KR20177013516 A KR 20177013516A KR 20170097009 A KR20170097009 A KR 20170097009A
Authority
KR
South Korea
Prior art keywords
forming
mask
metallization
metallization level
metal lines
Prior art date
Application number
KR1020177013516A
Other languages
English (en)
Other versions
KR102327974B1 (ko
Inventor
콴왈 지트 싱
앨런 엠. 마이어스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170097009A publication Critical patent/KR20170097009A/ko
Application granted granted Critical
Publication of KR102327974B1 publication Critical patent/KR102327974B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로 구조체의 금속 라인들 사이에 희생 재료를 형성하는 단계; 희생 재료상에 마스크를 형성하는 단계; 및 마스크를 형성하는 단계 후에, 금속 라인들 사이에 보이드(void)를 남기기 위해 희생 재료를 제거하는 단계를 포함하는 방법. 집적 회로 기판; 기판상의 제1 금속화 레벨; 제2 금속화; 및 제1 금속화 레벨과 제2 금속화 레벨 사이에 배치되는 마스크를 포함하는 장치로서, 마스크는 그것을 통한 대량 수송을 허용하기 위해 선택된 다공성(porosity)을 갖는 유전체 재료를 포함하며, 제1 금속화 레벨 및 제2 금속화 레벨 각각은 복수의 금속 라인을 포함하고, 제1 금속화 레벨 및 제2 금속화 레벨 중 적어도 하나의 인접한 금속 라인들의 부분은 보이드들에 의해 분리된다.

Description

에어갭 통합 커패시턴스 이익을 갖는 비아 자체 정렬 및 단락 개선{VIA SELF ALIGNMENT AND SHORTING IMPROVEMENT WITH AIRGAP INTEGRATION CAPACITANCE BENEFIT}
집적 회로 구조체.
집적 회로 구조체는 일반적으로 상이한 디바이스들 사이에 접속을 갖는 다중-레벨 인터커넥트 구조체와 결합하여 반도체 기판 내에 또는 상에 형성된 전계 효과 트랜지스터들과 같은 디바이스들을 포함한다. 대표적인 다중-레벨 인터커넥트 구조체는 디바이스들에 그리고 디바이스들 사이에 접속을 제공하기 위해 하나 이상의 어레이 또는 레벨의 배선들(wiring lines)을 포함한다. 밀접하게 이격된, 일반적으로 평행한 배선들은 특히 배선들을 통한 더 높은 데이터 송신 속도에 대해 바람직하지 않은 레벨의 용량성 결합을 제공할 수 있다. 이러한 용량성 결합은 집적 회로의 성능을 제한할 수 있는 방식으로 데이터 송신 속도를 늦추고 에너지 소비를 증가시킬 수 있다.
인접한 배선들 사이의 바람직하지 않은 레벨의 용량성 결합을 감소시키기 위한 노력 중 하나는 배선들을 분리시키는 유전체 재료를 변경하는 것이다. 구체적으로, 비교적 높은 유전 상수를 갖는 유전체 재료를 보다 낮은 유전 상수를 갖는 재료로 대체하기 위한 노력이 실시되어 왔다. 예를 들어, 인접한 금속 라인들 사이에 에어 갭(air gap)을 형성함으로써 유전체로서 공기를 사용하는 것이 하나의 전략이다. 그러나, 에어 갭의 사용을 둘러싼 한 가지 문제는 랜딩되지 않는 비아들(unlanded vias)이다. 도전성 비아들이 예를 들어 레벨 아래에서 배선들에 대해 오정렬되고 에어 갭에 랜딩(land)할 때, 이러한 오정렬된 비아들은 단락 마진을 감소시키거나, 최악의 경우 인접한 라인들을 단락시킬 수 있다. 랜딩되지 않는 비아를 통한 에어 갭에서의 바람직하지 않은 금속 퇴적은 또한 인터커넥트 신뢰성에 영향을 미친다. 그에 따라, 에어 갭 층들의 도입을 겨냥한 노력은 비아들이 존재하는 에어 갭들의 형성을 방지하기 위해 마스크를 사용한다. 그러나, 마스크들의 사용은 특히 비아 밀도가 높아지는 경향이 있는 더 낮은 인터커넥트 레벨들에서 또는 타이트한 피치(tight pitch)를 수반하는 영역들에서는 에어 갭들의 구현을 제한한다.
도 1은 유전체 층에 통합된 금속화 레벨의 부분의 측 단면도를 도시하며, 금속화 레벨은 2개의 금속 라인, 하나의 금속 라인 상의 제1 하드마스크 재료, 다른 금속 라인 상의 제2 하드마스크 재료 및 금속 라인들에 배치된 제1 하드마스크 재료와 제2 하드마스크 재료 사이의 제3 하드마스크 재료를 포함한다.
도 2는 제1 및 제2 하드마스크 재료를 향한(에 대한) 선택성을 갖는 제3 하드마스크 재료 및 유전체 층의 에어갭 에칭 다음의 도 1의 구조체를 도시한다.
도 3은 희생 재료를 이용하여 에어갭 에칭에 의해 생성된 캐비티를 충전하고 제2 하드마스크 재료와 유사한 레벨(높이)로 희생 재료를 평탄화한 다음의 도 2의 구조체를 도시한다.
도 4는 희생 재료를 금속 라인들의 상부 표면에 대응하는 평면으로 리세싱한 다음 도 3의 구조체를 도시한다.
도 5는 희생 재료상의 제4 하드마스크 재료의 충전 및 평탄화 다음의 도 4의 구조체를 도시한다.
도 6은 유전체 층, 금속 라인들, 및 하드마스크 재료들을 향한 선택성을 갖는 제4 하드마스크 재료를 통한 희생 재료의 에칭 다음의 도 5의 구조체를 도시한다.
도 7은 제1, 제2 및 제4 하드마스크 재료상에 유전체 층을 도입하는 것에 이어 유전체 층 상에 하드마스크를 형성한 다음의 도 6의 구조체를 도시한다.
도 8은 하드마스크 재료 및 유전체 층을 통해 기저 금속 층으로 트렌치들 및 하나의 트렌치에 비아를 생성하기 위한 이중 다마신 패터닝 다음의 도 7의 구조체를 도시한다.
도 9는 듀얼 다마신 금속화 및 폴리싱 후의 최종 에어갭 구조체를 도시한다.
도 10은 하나 이상의 실시예를 구현하는 인터포저(interposer)이다.
도 11은 컴퓨팅 디바이스의 실시예를 예시한다.
도 1은 반도체 기판상의 디바이스들(예를 들어, 트랜지스터 디바이스들)에 접속된 하나 이상의 금속화 레벨을 포함하는 집적 회로 구조체의 실시예를 도시한다. 도 1을 참조하면, 구조체(100)는 예를 들어 반도체 기판 또는 SOI(semiconductor on insulator) 기판인 기판(110)을 포함한다. 일 실시예에서, 기판(110)은 기판(110)의 디바이스 측 내에/상에 형성된 다수의 디바이스 및 회로를 구비한다(상측에서 볼 때).
일 실시예에서, 도 1의 구조체에서 기판(110)의 디바이스 측 위에 놓이는 것은 유전체 재료에 의해 기판(110)과 임의의 인접한 금속 층(들)으로부터 분리되는 하나 이상의 금속화 층이다. 도 1에 도시된 실시예에서, 구조체(100)는 예를 들어, 질화물, 산화물, 산질화물, 탄화물, 옥시탄화물 또는 다른 비도전성 재료의 에칭 정지 층(120)에 이어, 예를 들어, 이산화 규소 또는 이산화 규소보다 작은 유전 상수를 갖는 재료인 유전체 층(130)을 포함한다. 유전체 층(130) 내에는 금속 라인(140B)에 인접한 금속 라인(140A)을 포함하는 제1 금속화 레벨이 배치된다. 일 실시예에서, 금속 라인(140A) 및 금속 라인(140B) 각각은 유전체 층(130)에 내장된 구리 재료이고, 예를 들어 도금 프로세스에 의해 형성된다. 예시된 바와 같이, 금속화 레벨 및 유전체 층(130)은 집합적으로 평면 표면을 정의한다. 금속 라인(140A) 및 금속 층(140B) 각각의 표면상에는 하드마스크가 배치된다. 도 1은 금속 라인(140A) 상의 하드마스크 재료(150A) 및 금속 층(140B) 상의 하드마스크 재료(150B)를 도시한다. 일 실시예에서, 하드마스크 재료(150A)는 하드마스크 재료(150B) 및 하드마스크 재료(150C)와 상이하다(예를 들어, 상이한 에칭 레이트 특성을 가짐). 하드마스크 재료(150B) 및 하드마스크 재료(150C) 또한 서로 상이하다. 적합한 하드마스크 재료는 질화물, 산화물, 산질화물, 탄화물, 산탄화물(oxycarbide) 또는 다른 비도전성 재료를 포함한다. 예시된 바와 같이, 하드마스크 재료(150C)는 유전체 층(130)의 상부 상에 있고, 하드마스크 재료(150A) 및 하드마스크 재료(150B)는 교대하는 금속 라인들 상에 존재한다. 하드마스크 재료(150C), 하드마스크 재료(150B) 및 하드마스크 재료(150A)의 상부 상에는 선택적 층(에칭 정지)이 존재할 수도 있고 존재하지 않을 수도 있다.
도 2는 하드마스크 재료(150B) 및 하드마스크 재료(150A)를 향한(에 대한) 선택성을 갖는(즉, 에천트가 하드마스크 재료(150A) 또는 하드마스크 재료(150B) 중 어느 하나 및 금속 라인들(140A 및 140B)을 제거하지 않거나 최소한으로 제거하고 하드마스크 재료(150C) 및 유전체 층(130)의 부분을 제거함) 하드마스크 재료(150C) 및 유전체 층(130)의 에어갭 에칭 다음의 도 1의 구조체를 도시한다. 이러한 에칭을 허용하기 위해 적절한 에칭 선택성을 필요로 하는 적절한 재료가 식별되었다. 본 실시예에서 에어갭 에칭이 금속화 레벨의 베이스에서 정지하도록 도시되어 있지만, 다른 실시예에서는, 에어갭이 필요한 만큼 깊게 에칭될 수 있다.
도 3은 적절한 화학적 성질에 의해 습식 또는 건식 에칭가능한 유전체 또는 비유전체의 희생 재료(160)로 에어 갭 에칭에 의해 생성된 캐비티를 충전한 다음에 폴리싱하여 평탄화한 다음의 도 2의 구조체를 도시한다. 일 실시예에서, 희생 재료(160)는 습식 에칭가능한 저밀도 산화물이다. 또 다른 실시예에서, 희생 재료(160)는 다공성 하드마스크를 통해 건식 에칭될 수 있는 유기 충전가능 재료일 수 있다. 이러한 실시예는 선택성을 위해 2개의 상이한 유전체(유전체 층(130)의 재료 및 유전체 재료(160))를 사용하는 실시예로서 도시된다. 유전체 층(130)을 위한 재료가 언더컷이 용인되는 습식 에칭가능한 것이라면, 건식 에칭에 의한 하드마스크 재료(150C) 단독 제거는 가능한 실시예(도시되지 않음)이다. 예시된 실시예에서, 희생 유전체 재료를 사용하는 것은 안정한 유전체 층을 패터닝한 다음에 희생 유전체 재료로 충전하는 것에 의해 에어갭 캐비티를 제어할 수 있게 한다.
도 4는 금속 라인(140A) 및 금속 층(140B)의 상부 표면에 대응하는 평면에 대한 희생 재료(160)의 리세스 다음의 3의 구조체를 도시한다. 희생 재료(160)는 에칭 프로세스에 의해 제거될 수 있다.
도 5는 유전체 재료(160) 상에 하드마스크 재료(170)를 도입(형성)한 다음의 4의 구조체를 도시한다. 일 실시예에서, 하드마스크 재료(170)는 다공성이고 퇴적 및 평탄화되는 에칭 저항성 유전체이다. 다공성(porosity)이 선택되어, 그 재료를 통한 대량 수송을 허용함으로써 하드마스크 재료 기저의 유전체 재료(160)가 적절한 화학적 성질을 사용하여 에칭될 수 있도록 한다. 일 실시예에서, 하드마스크 재료(170)는 또한 하드마스크 재료(150C)와 유사한 건식 에칭 선택성을 갖는데, 즉, 하드마스크 재료(150B) 및 하드마스크 재료(150A)의 후속 에칭을 견딜 수 있다. 부품 연구 ILD-Churla는 하드마스크 재료(170) 속성을 원하는 재료의 예이다.
도 6은 에어갭 캐비티(175)를 형성하기 위해 다공성 하드마스크 재료(170)를 통한 유전체 재료(160)의 습식 에칭 다음의 도 5의 구조체를 도시한다.
도 7은 하드마스크 재료(150A), 하드마스크 재료(150B) 및 하드마스크(170) 상에 유전체 층(180)을 도입(형성)한 다음에 유전체 층(180) 상에 하드마스크(185)를 형성한 다음의 도 6의 구조체를 도시한다. 유전체 층(180)은 적합한 층간 유전체 재료로 선택된다. 하드마스크 재료는 다마신 프로세스에 적합한 재료이다.
도 8은 유전체 층(180)(트렌치들) 및 금속 라인(140B)으로의 하드마스크(150B)(비아들)에 트렌치(195A) 및 트렌치(195B)와 비아(190)를 생성하기 위한 듀얼 다마신 패터닝 다음의 도 7의 구조체를 도시한다. 도 8에서 알 수 있는 바와 같이, 비아 에칭은 하드마스크 재료(150B) 상에 랜딩하고 하드마스크 재료(170)를 향한 선택성을 갖도록 그것을 에칭한다. 이는 또한 하드마스크 재료(150A) 상의 비아 랜딩 및 하드마스크 재료(170)(도시되지 않음)를 향한 선택성을 갖도록 그것을 에칭하는 경우에도 사실이다. 또한, 비록 도 8에는 도시되지 않았지만, 비아가 예상보다 크고 하드마스크 재료(150A) 상에 랜딩되면, 하드마스크 재료(150B)의 에칭은 하드마스크 재료(150A)에 대해 선택적이고 따라서 금속화 후에 임의의 그러한 큰 비아를 통한 금속 라인들(140A 및 140B)의 단락을 방지한다.
도 9는 듀얼 다마신 금속화 및 폴리싱 후의 최종 에어갭 구조체를 도시한다. 비아는 하드마스크 재료(170)에 의해 포함되고 에어갭 캐비티로 관통하지 않는다. 에어갭은 커패시턴스 이익을 제공하는 한편, 하드마스크 재료(170)는 단락 마진 개선을 제공한다.
도 10은 하나 이상의 실시예를 포함하는 인터포저(200)를 예시한다. 인터포저(200)는 제1 기판(202)을 제2 기판(204)에 브리징하는데 사용되는 개재 기판이다. 제1 기판(202)은 예를 들어 위에서 설명한 바와 같이 금속화 층들 사이에 에어갭 통합을 포함하는 집적 회로 다이일 수 있다. 제2 기판(204)은, 예를 들어, 메모리 모듈, 컴퓨터 마더보드, 또는 또 다른 집적 회로 다이일 수 있다. 일반적으로, 인터포저(200)의 용도는 접속을 더 넓은 피치로 확산시키거나 또는 접속을 상이한 접속으로 리라우팅(reroute)하기 위한 것이다. 예를 들어, 인터포저(200)는 집적 회로 다이를 BGA(ball grid array)(206)에 결합할 수 있고, BGA는 후속하여 제2 기판(204)에 결합될 수 있다. 일부 실시예들에서, 제1 및 제2 기판들(202/204)은 인터포저(200)의 대향하는 측들에 부착된다. 다른 실시예들에서, 제1 및 제2 기판들(202/204)은 인터포저(200)의 동일한 측에 부착된다. 그리고, 추가 실시예들에서, 3개 이상의 기판들이 인터포저(200)에 의하여 상호접속된다.
인터포저(200)는 에폭시 수지, 유리섬유-강화 에폭시 수지, 세라믹 재료, 또는 폴리이미드와 같은 폴리머 재료로 형성될 수 있다. 추가 구현예들에서, 인터포저는 실리콘, 게르마늄, 및 다른 III-V족 및 IV족 재료들과 같은, 반도체 기판에 사용하기 위해 위에 설명된 동일한 재료들을 포함할 수 있는 대안의 강성 또는 연성 재료들로 형성될 수 있다.
인터포저는 금속 인터커넥트들(208), 및 TSV(through-silicon via)들(212)을 포함하지만 이에 한정되지 않는 비아들(210)을 포함할 수 있다. 인터포저(200)는 수동 및 능동 디바이스들 둘 다를 포함하는, 내장형 디바이스들(214)을 추가로 포함할 수 있다. 그러한 디바이스들은 커패시터들, 디커플링 커패시터들, 저항기들, 인덕터들, 퓨즈들, 다이오드들, 변압기들, 센서들, 및 ESD(electrostatic discharge) 디바이스들을 포함하지만, 이들에 한정되지 않는다. RF(radio-frequency) 디바이스들, 전력 증폭기들, 전력 관리 디바이스들, 안테나들, 어레이들, 센서들, 및 MEMS 디바이스들과 같은 더 복잡한 디바이스들이 인터포저(200) 상에 형성될 수도 있다.
실시예들에 따라, 인터포저(200)의 제조 시에 본 명세서에 개시된 장치들 또는 프로세스들이 사용될 수 있다.
도 11은 일 실시예에 따르는 컴퓨팅 디바이스(300)를 예시한다. 컴퓨팅 디바이스(300)는 다수의 컴포넌트를 포함할 수 있다. 일 실시예에서, 이들 컴포넌트들은 하나 이상의 마더보드에 부착된다. 대안의 실시예에서, 이들 컴포넌트들은 마더보드보다 오히려 단일 시스템-온-칩(SoC) 다이 상으로 제조된다. 컴퓨팅 디바이스(300) 내의 컴포넌트들은 집적 회로 다이(302) 및 적어도 하나의 통신 칩(308)을 포함하지만, 이들에 한정되지 않는다. 일부 구현예들에서, 통신 칩(308)은 집적 회로 다이(302)의 일부로서 제조된다. 집적 회로 다이(302)는 CPU(304)뿐만 아니라, 내장형 DRAM(eDRAM) 또는 스핀-전달 토크 메모리(STTM 또는 STTM-RAM)와 같은 기술들에 의해 제공될 수 있는, 캐시 메모리로서 종종 사용되는, 온-다이 메모리(306)를 포함할 수 있다.
컴퓨팅 디바이스(300)는 마더보드에 물리적으로 전기적으로 결합되거나 또는 SoC 다이 내에 제조될 수 있거나 그렇지 않을 수 있는 다른 컴포넌트들을 포함할 수 있다. 이러한 다른 컴포넌트들은 휘발성 메모리(310)(예를 들어, DRAM), 비휘발성 메모리(312)(예를 들어, ROM 또는 플래시 메모리), GPU(graphics processing unit)(314), 디지털 신호 프로세서(316), 암호 프로세서(342)(하드웨어 내의 암호화 알고리즘들을 실행하는 전문화된 프로세서), 칩셋(320), 안테나(322), 디스플레이 또는 터치스크린 디스플레이(324), 터치스크린 제어기(326), 배터리(328) 또는 다른 전원, 전력 증폭기(도시되지 않음), GPS(global positioning system) 디바이스(344), 나침반(330), 모션 코프로세서 또는 센서들(332)(가속도계, 자이로스코프, 및 나침반을 포함할 수 있음), 스피커(334), 카메라(336), 사용자 입력 디바이스들(338)(예를 들어 키보드, 마우스, 스타일러스, 및 터치패드), 및 대용량 저장 디바이스(340)(예를 들어 하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk), 및 기타 등등)를 포함하지만, 이들에 한정되지 않는다.
통신 칩(308)은 컴퓨팅 디바이스(300)로 및 로부터의 데이터의 이송을 위한 무선 통신을 가능하게 한다. "무선"이라는 용어 및 그 파생어는, 비-고체 매체를 통한 변조된 전자기 방사의 사용을 통해 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기법들, 통신 채널들 등을 설명하는 데 이용될 수 있다. 이 용어는, 일부 실시예에서는 그렇지 않을 수도 있지만, 연관된 디바이스들이 와이어를 포함하지 않는다는 것을 함축하는 것은 아니다. 통신 칩(308)은, Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 그의 파생물들 뿐만 아니라 3G, 4G, 5G, 및 그 이상으로 지명되는 임의의 다른 무선 프로토콜들을 포함하지만 이들로 한정되지 않는, 다수의 무선 표준들이나 프로토콜들 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(300)는 복수의 통신 칩(308)을 포함할 수 있다. 예를 들어, 제1 통신 칩(308)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고 제2 통신 칩(308)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 및 다른 것들과 같은 장거리 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(300)의 프로세서(304)는 트랜지스터들 및 금속화 층들과 같은 하나 이상의 디바이스를 포함하고, 위에서 설명된 바와 같이 금속화 층들 사이에 에어갭 통합을 포함한다. "프로세서"라는 용어는, 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 부분을 지칭할 수 있다.
통신 칩(308)은 또한 트랜지스터들 및 금속화 층들과 같은 하나 이상의 디바이스를 포함할 수 있고, 위에서 설명한 바와 같이 금속화 층들 사이에 에어갭 통합을 포함한다.
다른 실시예에서, 컴퓨팅 디바이스(300) 내에 하우징된 다른 컴포넌트는 트랜지스터들 또는 금속화 층들과 같은 하나 이상의 디바이스를 포함할 수 있고, 위에서 설명한 바와 같이 금속화 층들 사이에 에어갭 통합을 포함한다.
다양한 실시예들에서, 컴퓨팅 디바이스(300)는 랩톱 컴퓨터, 넷북 컴퓨터, 노트북 컴퓨터, 울트라북 컴퓨터, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어 또는 디지털 비디오 레코더일 수 있다. 추가 구현들에서, 컴퓨팅 디바이스(300)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
예들
예 1은 집적 회로 구조체의 금속 라인들 사이에 희생 재료를 형성하는 단계; 희생 재료상에 마스크를 형성하는 단계; 및 마스크를 형성하는 단계 후에, 금속 라인들 사이에 보이드를 남기기 위해 희생 재료를 제거하는 단계를 포함하는 방법이다.
예 2에서, 예 1의 방법에서의 마스크는 그것을 통한 대량 수송을 허용하기 위해 선택된 다공성을 갖는 유전체 재료이다.
예 3에서, 예 2의 방법에서의 희생 재료를 제거하는 단계는 마스크를 통해 희생 재료를 제거하는 단계를 포함한다.
예 4에서, 희생 재료를 형성하는 단계 전에, 예 1의 방법에서의 금속 라인들이 유전체 재료 내에 배치되고, 이 방법은 각각의 금속 라인 상에 하드마스크를 형성하는 단계; 및 유전체 재료의 부분을 제거하는 단계를 포함한다.
예 5에서, 예 1의 방법에서의 희생 재료는 금속 라인들로 평탄화된다.
예 6에서, 예 4의 방법에서의 각각의 금속 라인 상에 하드마스크를 형성하는 단계는 제1 금속 라인 상에 제1 하드마스크 재료를 형성하고 제2 금속 라인 상에 제2 하드마스크 재료를 형성하는 단계를 포함하며, 제2 하드마스크 재료는 제1 하드마스크 재료와는 상이하다.
예 7에서, 예 6의 방법에서의 제1 금속 라인 및 제2 금속 라인은 초기 금속화 레벨이고, 희생 재료를 제거하는 단계 후에, 이 방법은 후속 금속화 레벨을 형성하는 단계를 포함한다.
예 8에서, 예 7의 방법에서의 후속 금속화 레벨을 형성하는 단계는 제1 하드마스크 재료 및 제2 하드마스크 재료 중 다른 하나를 제외하고 하나에 개구를 형성하는 단계 및 후속 금속화 레벨을 초기 레벨 금속화에 결합하는 단계를 포함한다.
예 9에서, 희생 재료를 제거하는 단계 후에, 예 1의 방법은 마스크 상에 유전체 층을 형성하는 단계를 포함한다.
예 10에서, 하나 이상의 금속화 층을 포함하는 집적 회로 구조체는 예 1-9의 방법들 중 임의의 것에 의해 만들어진다.
예 11은 집적 회로 구조체 상의 유전체 층에 제1 금속화 레벨을 형성하는 단계 - 금속화 레벨은 복수의 금속 라인을 포함함 - ; 유전체 층의 일부를 희생 재료로 대체하는 단계; 희생 재료상에 마스크를 형성하는 단계; 마스크를 통해 희생 재료를 제거하는 단계; 및 제1 금속화 레벨에 제2 금속화 레벨을 결합하는 단계를 포함하는 방법이다.
예 12에서, 예 11의 방법에서의 마스크는 그것을 통한 대량 수송을 허용하기 위해 선택된 다공성을 갖는 유전체 재료이다.
예 13에서, 유전체 층의 일부를 희생 재료로 대체하는 단계 전에, 예 11의 방법은 복수의 금속 라인의 인접한 금속 라인들 상에 하드마스크를 형성하는 단계를 포함한다.
예 14에서, 예 13의 방법에서의 희생 재료는 금속화 레벨로 평탄화된다.
예 15에서, 예 14의 방법에서의 복수의 금속 라인의 인접한 금속 라인들 상에 하드마스크를 형성하는 단계는 제1 금속 라인 상에 제1 하드마스크 재료를 형성하고 제2 금속 라인 상에 제2 하드마스크 재료를 형성하는 단계를 포함하며, 제2 하드마스크 재료는 제1 하드마스크 재료와 상이하다.
예 16에서, 예 15의 방법에서의 제2 금속화 레벨을 형성하는 단계는 제1 하드마스크 재료 및 제2 하드마스크 재료 중 다른 하나를 제외하고 하나에 개구를 형성하는 단계 및 개구를 통해 제1 금속화 레벨에 제2 금속화 레벨을 결합하는 단계를 포함한다.
예 17에서, 희생 재료를 제거하는 단계 후에, 예 16의 방법은 마스크 상에 유전체 층을 형성하는 단계를 포함하고, 제1 금속화 레벨에 제2 금속화 레벨을 결합하는 단계는 유전체 층에 개구를 형성하는 단계를 포함한다.
예 18에서, 하나 이상의 금속화 층을 포함하는 집적 회로 구조체는 예 11-17의 방법들 중 임의의 것에 의해 만들어진다.
예 19는 집적 회로 기판; 기판상의 제1 금속화 레벨; 제2 금속화; 및 제1 금속화 레벨과 제2 금속화 레벨 사이에 배치되는 마스크 - 마스크는 그것을 통한 대량 수송을 허용하기 위해 선택된 다공성을 갖는 유전체 재료를 포함함 - 를 포함하는 장치이며, 제1 금속화 레벨 및 제2 금속화 레벨 각각은 복수의 금속 라인을 포함하고, 제1 금속화 레벨 및 제2 금속화 레벨 중 적어도 하나의 인접한 금속 라인들의 일부는 보이드에 의해 분리된다.
예 20에서, 예 19의 장치에서의 마스크는 제1 금속화 층의 복수의 금속 라인의 일부 상에 배치된다.
예 21에서, 예 20의 장치에서의 마스크는 제1 마스크이고, 복수의 금속 라인의 일부는 제1 부분이며, 장치는 복수의 금속 라인의 제2 부분 상에 상이한 제2 마스크를 추가로 포함한다.
예 22에서, 예 21의 장치에서의 제2 금속화는 제2 마스크에서의 개구를 통해 제1 금속화에 결합된다.
요약서에 설명되는 것을 포함하는, 본 발명의 예시된 구현예들에 대한 상기 설명은, 본 발명을 개시된 정확한 형태들로 제한하거나 철저히 하려는 의도는 아니다. 본 발명의 특정 구현예들 및 본 발명에 대한 예들이 본 명세서에서 예시적 목적으로 설명되지만, 본 기술 분야의 통상의 기술자들이 인지하는 바와 같이, 본 발명의 범위 내에서 다양한 동등한 변경들이 가능하다.
이러한 변경들은 위의 상세한 설명의 관점에서 본 발명에 대해 실시될 수 있다. 이하의 청구항들에 사용된 용어들은 본 발명을 명세서 및 청구항들에 개시된 특정 구현예들로 제한하는 것으로 해석되지 않아야 한다. 오히려, 본 발명의 범위는 이하의 청구항들에 의해 전체적으로 결정되어야 하고, 이는 확립된 청구항 해석의 원칙에 따라 해석되어야 한다.

Claims (22)

  1. 방법으로서,
    집적 회로 구조체의 금속 라인들 사이에 희생 재료를 형성하는 단계;
    상기 희생 재료상에 마스크를 형성하는 단계; 및
    상기 마스크를 형성하는 단계 후에, 상기 금속 라인들 사이에 보이드(void)를 남기기 위해 상기 희생 재료를 제거하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 마스크는 그것을 통한 대량 수송(transport)을 허용하기 위해 선택된 다공성(porosity)을 갖는 유전체 재료인 방법.
  3. 제2항에 있어서, 상기 희생 재료를 제거하는 단계는 상기 마스크를 통해 상기 희생 재료를 제거하는 단계를 포함하는 방법.
  4. 제1항에 있어서, 상기 희생 재료를 형성하는 단계 전에, 상기 금속 라인들이 유전체 재료 내에 배치되고, 상기 방법은:
    상기 금속 라인들 각각의 상에 하드마스크를 형성하는 단계; 및
    상기 유전체 재료의 부분을 제거하는 단계를 포함하는 방법.
  5. 제1항에 있어서, 상기 희생 재료는 상기 금속 라인들로 평탄화되는 방법.
  6. 제4항에 있어서, 상기 금속 라인들 각각의 상에 하드마스크를 형성하는 단계는 제1 금속 라인 상에 제1 하드마스크 재료를 형성하고 제2 금속 라인 상에 제2 하드마스크 재료를 형성하는 단계를 포함하며, 상기 제2 하드마스크 재료는 상기 제1 하드마스크 재료와는 상이한 방법.
  7. 제6항에 있어서, 상기 제1 금속 라인 및 상기 제2 금속 라인은 초기 금속화 레벨이고, 상기 희생 재료를 제거하는 단계 후에, 상기 방법은 후속 금속화 레벨을 형성하는 단계를 포함하는 방법.
  8. 제7항에 있어서, 상기 후속 금속화 레벨을 형성하는 단계는 상기 제1 하드마스크 재료 및 상기 제2 하드마스크 재료 중 다른 하나를 제외하고 하나에 개구를 형성하는 단계 및 상기 후속 금속화 레벨을 상기 초기 레벨 금속화에 결합하는 단계를 포함하는 방법.
  9. 제1항에 있어서, 상기 희생 재료를 제거하는 단계 후에, 상기 방법은 상기 마스크 상에 유전체 층을 형성하는 단계를 포함하는 방법.
  10. 집적 회로 구조체로서,
    하나 이상의 금속화 층을 포함하고, 제1항 내지 제9항 중 어느 한 항의 방법에 의해 만들어지는 집적 회로 구조체.
  11. 방법으로서,
    집적 회로 기판상의 유전체 층 내에 제1 금속화 레벨을 형성하는 단계 - 상기 금속화 레벨은 복수의 금속 라인을 포함함 - ;
    상기 유전체 층의 부분을 희생 재료로 대체하는 단계;
    상기 희생 재료상에 마스크를 형성하는 단계;
    상기 마스크를 통해 상기 희생 재료를 제거하는 단계; 및
    상기 제1 금속화 레벨에 제2 금속화 레벨을 결합하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 마스크는 그것을 통한 대량 수송을 허용하기 위해 선택된 다공성을 갖는 유전체 재료인 방법.
  13. 제11항에 있어서, 상기 유전체 층의 부분을 희생 재료로 대체하는 단계 전에, 상기 방법은:
    상기 복수의 금속 라인의 인접한 금속 라인들 상에 하드마스크를 형성하는 단계를 포함하는 방법.
  14. 제13항에 있어서, 상기 희생 재료는 상기 금속화 레벨로 평탄화되는 방법.
  15. 제13항에 있어서, 상기 복수의 금속 라인의 인접한 금속 라인들 상에 하드마스크를 형성하는 단계는 제1 금속 라인 상에 제1 하드마스크 재료를 형성하고 제2 금속 라인 상에 제2 하드마스크 재료를 형성하는 단계를 포함하며, 상기 제2 하드마스크 재료는 상기 제1 하드마스크 재료와 상이한 방법.
  16. 제15항에 있어서, 상기 제2 금속화 레벨을 형성하는 단계는 상기 제1 하드마스크 재료 및 상기 제2 하드마스크 재료 중 다른 하나를 제외하고 하나에 개구를 형성하는 단계 및 상기 개구를 통해 상기 제1 금속화 레벨에 상기 제2 금속화 레벨을 결합하는 단계를 포함하는 방법.
  17. 제16항에 있어서, 상기 희생 재료를 제거하는 단계 후에, 상기 방법은 상기 마스크 상에 유전체 층을 형성하는 단계를 포함하고, 상기 제1 금속화 레벨에 제2 금속화 레벨을 결합하는 단계는 상기 유전체 층에 개구를 형성하는 단계를 포함하는 방법.
  18. 집적 회로 구조체로서,
    하나 이상의 금속화 층을 포함하고, 제11항 내지 제17항 중 어느 한 항의 방법에 의해 만들어지는 집적 회로 구조체.
  19. 장치로서,
    집적 회로 기판;
    상기 기판상의 제1 금속화 레벨;
    제2 금속화; 및
    상기 제1 금속화 레벨과 상기 제2 금속화 레벨 사이에 배치되는 마스크 - 상기 마스크는 그것을 통한 대량 수송을 허용하기 위해 선택된 다공성을 갖는 유전체 재료를 포함함 -
    를 포함하며,
    상기 제1 금속화 레벨 및 상기 제2 금속화 레벨 각각은 복수의 금속 라인을 포함하고, 상기 제1 금속화 레벨 및 상기 제2 금속화 레벨 중 적어도 하나의 인접한 금속 라인들의 부분은 보이드들에 의해 분리되는 장치.
  20. 제19항에 있어서, 상기 마스크는 상기 제1 금속화 층의 상기 복수의 금속 라인의 부분 상에 배치되는 장치.
  21. 제20항에 있어서, 상기 마스크는 제1 마스크이고, 상기 복수의 금속 라인의 부분은 제1 부분이며, 상기 장치는 상기 복수의 금속 라인의 제2 부분 상에 상이한 제2 마스크를 추가로 포함하는 장치.
  22. 제21항에 있어서, 상기 제2 금속화는 상기 제2 마스크에서의 개구를 통해 상기 제1 금속화에 결합되는 장치.
KR1020177013516A 2014-12-22 2014-12-22 에어갭 통합 커패시턴스 이익을 갖는 비아 자체 정렬 및 단락 개선 KR102327974B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/071909 WO2016105344A1 (en) 2014-12-22 2014-12-22 Via self alignment and shorting improvement with airgap integration capacitance benefit

Publications (2)

Publication Number Publication Date
KR20170097009A true KR20170097009A (ko) 2017-08-25
KR102327974B1 KR102327974B1 (ko) 2021-11-17

Family

ID=56151156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013516A KR102327974B1 (ko) 2014-12-22 2014-12-22 에어갭 통합 커패시턴스 이익을 갖는 비아 자체 정렬 및 단락 개선

Country Status (6)

Country Link
US (1) US10147639B2 (ko)
EP (1) EP3238237A4 (ko)
KR (1) KR102327974B1 (ko)
CN (1) CN107004601B (ko)
TW (1) TW201635388A (ko)
WO (1) WO2016105344A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837355B2 (en) 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
WO2018125098A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Pitch quartered three-dimensional air gaps
US11456248B2 (en) * 2018-03-28 2022-09-27 Intel Corporation Etch stop layer-based approaches for conductive via fabrication and structures resulting therefrom
KR20210018669A (ko) * 2019-08-08 2021-02-18 삼성전자주식회사 비아 및 배선을 포함하는 반도체 소자
US11069610B2 (en) 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
TWI771167B (zh) * 2021-08-26 2022-07-11 南亞科技股份有限公司 半導體元件的製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US20030168747A1 (en) * 2002-03-11 2003-09-11 Hussein Makarem A. Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines
US20040127001A1 (en) * 2002-12-27 2004-07-01 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
WO2004105122A1 (en) * 2003-05-26 2004-12-02 Koninklijke Philips Electronics N.V. Method of manufacturing a substrate, having a porous dielectric layer and air gaps, and a substrate
US20070259516A1 (en) * 2006-05-08 2007-11-08 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US20090302475A1 (en) * 2008-02-18 2009-12-10 Hayato Korogi Semiconductor device and manufacturing method thereof
US20110278730A1 (en) * 2005-06-13 2011-11-17 Infineon Technologies Ag Semiconductor Devices and Structures Thereof
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960316A (en) * 1997-03-31 1999-09-28 Intel Corporation Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
KR100553683B1 (ko) * 2003-05-02 2006-02-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
US7541277B1 (en) * 2008-04-30 2009-06-02 International Business Machines Corporation Stress relaxation, selective nitride phase removal
CN102931064B (zh) * 2011-08-12 2015-04-29 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
US9461143B2 (en) * 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US20030168747A1 (en) * 2002-03-11 2003-09-11 Hussein Makarem A. Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines
US20040127001A1 (en) * 2002-12-27 2004-07-01 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
WO2004105122A1 (en) * 2003-05-26 2004-12-02 Koninklijke Philips Electronics N.V. Method of manufacturing a substrate, having a porous dielectric layer and air gaps, and a substrate
US20110278730A1 (en) * 2005-06-13 2011-11-17 Infineon Technologies Ag Semiconductor Devices and Structures Thereof
US20070259516A1 (en) * 2006-05-08 2007-11-08 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US20090302475A1 (en) * 2008-02-18 2009-12-10 Hayato Korogi Semiconductor device and manufacturing method thereof
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask

Also Published As

Publication number Publication date
US20170250104A1 (en) 2017-08-31
EP3238237A1 (en) 2017-11-01
KR102327974B1 (ko) 2021-11-17
WO2016105344A1 (en) 2016-06-30
CN107004601B (zh) 2021-05-14
EP3238237A4 (en) 2018-08-08
CN107004601A (zh) 2017-08-01
US10147639B2 (en) 2018-12-04
TW201635388A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
TWI692074B (zh) 使用交替硬遮罩及包封蝕刻停止襯墊架構的以導孔接觸緊密間距導電層的方法及結構
KR102327974B1 (ko) 에어갭 통합 커패시턴스 이익을 갖는 비아 자체 정렬 및 단락 개선
US10892215B2 (en) Metal on both sides with power distributed through the silicon
KR102312732B1 (ko) 타이트한 피치의 금속 상호접속층들의 상부 및 하부에 비아를 자기 정렬하는 구조체 및 방법
KR102310014B1 (ko) 증가된 오버레이 마진을 갖는 교대하는 하드마스크 캡 인터커넥트 구조체를 생성하기 위한 신규한 방법
TWI746484B (zh) 帶有用於裝置對裝置通訊的嵌入式基體空腔之微電子裝置
US10593627B2 (en) Doric pillar supported maskless airgap structure for capacitance benefit with unlanded via solution
KR102367994B1 (ko) 고체상 접착제 및 선택적 이송에 의한 초박형 기능 블록의 이종 집적
WO2017111804A1 (en) Structure for improved shorting margin and time dependent dielectric breakdown in interconnect structures

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)