CN106997843A - 半导体器件安全认证方法 - Google Patents

半导体器件安全认证方法 Download PDF

Info

Publication number
CN106997843A
CN106997843A CN201610044356.4A CN201610044356A CN106997843A CN 106997843 A CN106997843 A CN 106997843A CN 201610044356 A CN201610044356 A CN 201610044356A CN 106997843 A CN106997843 A CN 106997843A
Authority
CN
China
Prior art keywords
layer
capacitor
substrate
capacitance
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610044356.4A
Other languages
English (en)
Other versions
CN106997843B (zh
Inventor
赵连国
彭坤
王海莲
呼翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610044356.4A priority Critical patent/CN106997843B/zh
Publication of CN106997843A publication Critical patent/CN106997843A/zh
Application granted granted Critical
Publication of CN106997843B publication Critical patent/CN106997843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种半导体器件安全认证方法，提供一半导体衬底，半导体衬底上形成有半导体器件以及电容矩阵，电容矩阵包括多个电容器，电容器包括第一基板、形成于第一基板上的介质层以及形成于介质层上的第二基板，所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，所述第一表面为介质层靠近第二基板的一面；多次比较电容矩阵中任意两个电容器的电容值，并且每次比较的电容器不完全相同，获得多个比较结果；将获得的多个比较结果构成的序列作为半导体器件的密钥。利用电容值差异应用于半导体器件的安全认证，具有广泛的发展前景。

Description

半导体器件安全认证方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件安全认证方法。
背景技术
随着数字编码的应用越来越广，在承载介质用编码方式埋藏信息的也越来越多，埋藏在承载介质的编码的加密方法大都采用数字加密解密方法，这种加密解密方法原则上停留在数字层面上，因此总是能够破译的，因此找到一种无法破译的方法正是本发明的目的。
另一方面，湿法刻蚀由于各向同性的特点，在刻蚀时不可避免的会存在侧刻蚀(undercut)，并且侧刻蚀的程度是不可控的。以形成电容器为例，如图1a至图1d所示，在半导体衬底上形成第一基板110，在所述第一基板110沉积介质层111，并在介质层111上形成掩膜层112，所述掩膜层112具有多个开口，接着以所述掩膜层112为掩膜刻蚀所述介质层111，去除剩余的掩膜层112，在介质层111上形成第二基板113。理想情况下，湿法刻蚀介质层111时只有掩膜层暴露出来的区域被刻蚀掉，但实际情况下，由于湿法刻蚀的特性，不可避免的存在侧刻蚀，如图1c中的虚线圈所示区域，最后形成多个电容器如图1d，由于存在侧刻蚀，介质层的厚度d及表面积S存在差异，根据电容公式C＝εS/4πkd可知，侧刻蚀最终会使得多个电容器的电容值存在差异，因此，即便采用完全相同的工艺参数，在同一硅片内的不同区域侧刻蚀程度也存在差异。
发明内容
本发明的目的在于提供一种半导体器件安全认证方法，以解决使用现有技术中加密解密方法停留在数字层面上，较容易破译的问题。
为解决上述技术问题，本发明提供一种半导体器件安全认证方法，所述半导体器件安全认证方法包括如下步骤：
提供一半导体衬底，所述半导体衬底上形成有半导体器件以及电容矩阵，所述电容矩阵包括多个电容器，所述电容器包括第一基板、形成于所述第一基板上的介质层以及形成于所述介质层上的第二基板，所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，所述第一表面为介质层靠近第二基板的一面；
多次比较所述电容矩阵中任意两个电容器的电容值，并且每次比较的电容器不完全相同，获得多个比较结果；
将获得的多个比较结果构成的序列作为所述半导体器件的密钥。
可选的，在所述的半导体器件安全认证方法中，形成所述电容器的步骤包括：
在所述半导体衬底上形成第一基板；
在所述第一基板上形成介质层；
在所述介质层上形成掩膜层，所述掩膜层暴露所述介质层的部分表面；
采用湿法刻蚀或者干法刻蚀与湿法刻蚀组合的方式，去除所述掩膜层暴露出的介质层，同时所述掩膜层覆盖的介质层被部分刻蚀形成凹槽；
去除所述掩膜层；
在所述介质层上形成第二基板。
可选的，在所述的半导体器件安全认证方法中，所述介质层为氧化硅层，采用湿法刻蚀去除所述掩膜层暴露出的介质层。
可选的，在所述的半导体器件安全认证方法中，所述介质层包括依次形成于所述第一基板上的第一氧化硅层、氮化硅层以及第二氧化硅层，先采用干法刻蚀去除所述掩膜层暴露出的第二氧化硅层和氮化硅层，再采用湿法刻蚀去除所述掩膜层暴露出的第一氧化硅层。
可选的，在所述的半导体器件安全认证方法中，所述介质层厚度为
可选的，在所述的半导体器件安全认证方法中，所述第一基板和/或第二基板为多晶硅层。
可选的，在所述的半导体器件安全认证方法中，形成所述电容器的步骤包括：
在所述半导体衬底上形成第一基板；
在所述第一基板上形成第一介质层；
在所述第一介质层上形成掩膜层，所述掩膜层暴露所述第一介质层的部分表面；
采用湿法刻蚀或者干法刻蚀与湿法刻蚀组合的方式，去除所述掩膜层暴露出的第一介质层，同时所述掩膜层覆盖的第一介质层被部分刻蚀形成凹槽；
去除所述掩膜层；
在所述第一介质层上形成第二介质层，所述第一介质层和第二介质层共同构成所述介质层；
在所述第二介电层上形成第二基板。
可选的，在所述的半导体器件安全认证方法中，所述第一介质层为氧化硅层，采用湿法刻蚀去除所述掩膜层暴露出的介质层。
可选的，在所述的半导体器件安全认证方法中，所述第一介质层包括依次形成于所述第一基板上的第一氧化硅层、氮化硅层以及第二氧化硅层，先采用干法刻蚀去除所述掩膜层暴露出的第二氧化硅层和氮化硅层，再采用湿法刻蚀去除所述掩膜层暴露出的第一氧化硅层。
可选的，在所述的半导体器件安全认证方法中，所述第一介质层厚度为所述第二介质层的厚度为
可选的，在所述的半导体器件安全认证方法中，所述第二介质层为氧化硅层。
可选的，在所述的半导体器件安全认证方法中，所述第一基板和/或第二基板为多晶硅层。
可选的，在所述的半导体器件安全认证方法中，所述第一基板包括第一区域以及包围所述第一区域的第二区域，所述掩膜层覆盖所述第一区域并暴露所述第二区域，或者，所述掩膜层暴露所述第一区域并覆盖所述第二区域。
可选的，在所述的半导体器件安全认证方法中，所述电容矩阵的数量为多个，比较所述电容矩阵中两个电容器的电容值时，所述两个电容器是选自同一电容矩阵或者不同的电容矩阵。
可选的，在所述的半导体器件安全认证方法中，所述比较结果采用0或者1表示。
可选的，在所述的半导体器件安全认证方法中，所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于所述第一电容器的电容值则比较结果为1。
可选的，在所述的半导体器件安全认证方法中，所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于等于所述第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于所述第一电容器的电容值则比较结果为1。
可选的，在所述的半导体器件安全认证方法中，所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于所述第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于等于所述第一电容器的电容值则比较结果为1。
在本发明所提供的半导体器件安全认证方法中，提供一半导体衬底，所述半导体衬底上形成有半导体器件以及电容矩阵，所述电容矩阵包括多个电容器，所述电容器包括第一基板、形成于所述第一基板上的介质层以及形成于所述介质层上的第二基板，所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，所述第一表面为介质层靠近第二基板的一面；多次比较所述电容矩阵中任意两个电容器的电容值，并且每次比较的电容器不完全相同，获得多个比较结果；将获得的多个比较结果构成的序列作为所述半导体器件的密钥。所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，因此电容矩阵中至少部分电容器的电容值存在差异，利用电容值差异应用于半导体器件的安全认证，具有广泛的发展前景。
附图说明
图1a～1d是现有技术中形成电容器的部分步骤的剖面示意图；
图1是本发明半导体器件安全认证方法的流程图；
图2是本发明实施例一中电容器的制造方法的流程图；
图2a～2e是本发明实施例一中半导体器件安全认证方法中各个步骤的剖面示意图；
图3是本发明实施例二中电容器的制造方法的流程图；
图3a～3f是本发明实施例二中半导体器件安全认证方法中各个步骤的剖面示意图；
图中，
图1a～1d中：第一基板110；介质层111；掩膜层112；第二基板113；
图2a～2e中：第一基板210；介质层211；掩膜层212；第二基板213；凹槽214；
图3a～3f中：第一基板310；第一介质层311a；第二介质层311b；掩膜层312；第二基板313；凹槽314。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件安全认证方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本申请的核心思想在于：基于物理不可克隆技术，制造的电容器体现出来的电容参数各不相同，进而利用该电容器制备的装置具有独特的“指纹”，来保护其加密密钥，使得它很难被复制，从而有效保护用户的数据文件。这里的电容器体现的不可克隆的地方在于在制备电容器过程中，使得电容器的介质层面积存在差异，造成两个电容矩阵中相同位置的电容器的电容值存在差异，利用电容差异应用于半导体器件的安全认证，具有广泛的发展前景。
请参考图1，其为本发明半导体器件安全认证方法的流程图。如图1所示，所述半导体器件安全认证方法包括如下步骤：
首先，执行步骤S1，提供一半导体衬底，所述半导体衬底上形成有半导体器件以及电容矩阵，所述电容矩阵包括多个电容器，所述电容器包括第一基板、形成于所述第一基板上的介质层以及形成于所述介质层上的第二基板，所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，所述第一表面为介质层靠近第二基板的一面；具体电容矩阵中电容器的结构可以参考如图1和/或图3。
接着，执行步骤S2，多次比较所述电容矩阵中任意两个电容器的电容值，并且每次比较的电容器不完全相同，获得多个比较结果；
接着，执行步骤S3，将获得的多个比较结果构成的序列作为所述半导体器件的密钥。
进一步地，所述电容矩阵的数量为多个，比较所述电容矩阵中两个电容器的电容值时，所述两个电容器是选自同一电容矩阵或者不同的电容矩阵。
较佳的，以电容矩阵的数量为两个为例进行说明，假设比较所述电容矩阵中两个电容器的电容值时，所述两个电容器是选自不同的电容矩阵，这里每次选择两个电容矩阵中相同位置的电容器进行比较。例如，两个电容矩阵分别为矩阵A、矩阵B，矩阵A中包括电容器A11、电容器A12…电容器A1n,矩阵B中包括电容器B11、电容器B12…电容器B1n,则矩阵A和矩阵B中相同位置是指位于矩阵中同行同列的元素，例如电容器A11与电容器B11，电容器A12与电容器B12。这里通过预先设定比较结果采用0或者1表示。例如设A11>B11时，输出结果1，A11<B11时，输出结果0，依次根据需要进行设定比较规则，将两个矩阵中n个位置的比较结果都做预先设定，最终获得n个比较结果，接下来n个比较结果构成的序列作为所述半导体器件的密钥。由于每个矩阵中每个位置的电容器的结构都是不可克隆的，因此每个半导体器件上用于安全认证的电容矩阵都是无法克隆的。当然，预先设定的比较规则包括但不局限于上面一种，例如：设定所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于所述第一电容器的电容值则比较结果为1；或者，若所述第二电容器的电容值小于等于所述第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于所述第一电容器的电容值则比较结果为1；或者，所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于所述第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于等于所述第一电容器的电容值则比较结果为1。
这里密钥长度与比较所述电容矩阵中任意两个电容器的电容值的次数有关，比较次数越多，最终获得的密码长度越长，因此利用本申请方法可以根据实际需要获得不同长度的密钥，进而提高半导体器件的安全。
下面就如何制备出不可克隆的电容器的方法做详细的阐述，这里以两种不同结构的电容器为例做具体解释，电容器的结构不同主要是介质层的结构不同决定的，表现为介质层的厚度及面积的差异。
实施例一
请参考图2及图2a～2e所示的内容对本实施例中电容器的制造方法进行理解，形成所述电容器的步骤包括：
首先，执行步骤S10，在所述半导体衬底上形成第一基板210。
接着，执行步骤S11，请参考图2a，在所述第一基板210上形成介质层211；其中，所述介质层211厚度为介质层211为氧化硅层或依次形成于所述第一基板210上的第一氧化硅层、氮化硅层以及第二氧化硅层(ONO)。
接着，执行步骤S12，请参考图2b，在所述介质层211上形成掩膜层212，所述掩膜层212暴露所述介质层211的部分表面；
接着，执行步骤S13，请参考图2c，采用湿法刻蚀或者干法刻蚀与湿法刻蚀组合的方式，去除所述掩膜层212暴露出的介质层211，同时所述掩膜层212覆盖的介质层211被部分刻蚀形成凹槽214，这里的凹槽214主要是因湿法刻蚀的特性，使得介质层211存在侧刻蚀形成的。
具体的，当所述介质层211为氧化硅层时，采用湿法刻蚀去除所述掩膜层212暴露出的介质层211。当所述介质层211包括依次形成于所述第一基板210上的第一氧化硅层、氮化硅层以及第二氧化硅层，先采用干法刻蚀去除所述掩膜层212暴露出的第二氧化硅层和氮化硅层，再采用湿法刻蚀去除所述掩膜层212暴露出的第一氧化硅层。
接着，执行步骤S14，请参考图2d，去除所述掩膜层212；
接着，执行步骤S15，请参考图2e，在所述介质层211上形成第二基板213。
实施例二
请参考图3及图3a～3f所示的内容对本实施例中电容器的制造方法进行理解。比较图3与图1中电容器的流程图及图2e与图3f可知，两者的区别在于实施例一中介质层211是单次形成，为了确保形成的电容器的性能，需要实施例一中介质层211的厚度大于等于实施例二中，因为实施例二中介质层311需要两次淀积，包括第一介质层311a和第二介质层311b，第一介质层311a和第二介质层311b厚度之和为介质层311的厚度。
具体的，形成本实施例中的电容器的步骤包括：
首先，执行步骤S20，在所述半导体衬底上形成第一基板310；
接着，执行步骤S21，请参考图3a，在所述第一基板310上形成第一介质层311a；其中，第一介质层311a厚度为所述第一介质层311a为氧化硅层或依次形成于所述第一基板310上的第一氧化硅层、氮化硅层以及第二氧化硅层(ONO)。
接着，执行步骤S22，请参考图3b，在所述第一介质层311a上形成掩膜层312，所述掩膜层312暴露所述第一介质层311a的部分表面；
接着，执行步骤S23，请参考图3c，采用湿法刻蚀或者干法刻蚀与湿法刻蚀组合的方式，去除所述掩膜层312暴露出的第一介质层311a，同时所述掩膜层312覆盖的第一介质层311a被部分刻蚀形成凹槽314。
具体的，当所述第一介质层311a为氧化硅层时，采用湿法刻蚀去除所述掩膜层312暴露出的第一介质层311a。当所述第一介质层311a包括依次形成于所述第一基板310上的第一氧化硅层、氮化硅层以及第二氧化硅层，先采用干法刻蚀去除所述掩膜层312暴露出的第二氧化硅层和氮化硅层，再采用湿法刻蚀去除所述掩膜层312暴露出的第一氧化硅层。
接着，执行步骤S24，请参考图3d，去除所述掩膜层312；
接着，执行步骤S25，请参考图3e，在所述第一介质层311a上形成第二介质层311b，所述第一介质层311a和第二介质层311b共同构成所述介质层311；当介质层通过两次淀积形成时，为了确保制备的电容器中介质层的厚度(介质层的厚度等于第一介质层311a厚度和第二介质层311b厚度之和)，在经刻蚀后的第一介质层311a上淀积一层厚度为的第二介质层311b，第二介质层311b为氧化硅层。
接着，执行步骤S26，请参考图3f，在所述第二介电层上形成第二基板313。这里，所述第一基板310和/或第二基板313为多晶硅层。对于第一基板310和第二基板313的具体材质包括但不局限于多晶硅，这里不再做过多的赘述。
采用实施例二的方法形成电容器的过程中，第一介质层311a被部分刻蚀形成凹槽314的分布位置不是固定的，凹槽314的位置主要与掩膜层312暴露第一介质层311a的位置有关，由于湿法刻蚀的特性，第一介质层311a存在侧刻蚀，使得最终形成的凹槽314的形貌也存在差异。
具体的，设定所述第一基板310包括第一区域以及包围所述第一区域的第二区域，所述掩膜层312覆盖所述第一区域并暴露所述第二区域，或者，所述掩膜层312暴露所述第一区域并覆盖所述第二区域。
当所述掩膜层312覆盖所述第一区域并暴露所述第二区域时，采用实施例二的方法形成的电容器的结构如图3f所示。
当所述掩膜层312覆盖所述第一区域并暴露所述第二区域时，采用实施例二的方法形成的电容器的结构如图4所示。
同理，所述掩膜层312覆盖所述第一区域并暴露所述第二区域，或者，所述掩膜层312暴露所述第一区域并覆盖所述第二区域，采用实施例一的方法形成的电容器的结构与采用实施例二的方法形成的电容器的结构相似，只是实施例一中介质层为单次形成，但两实施例在暴露第一基板相同位置时形成凹槽的位置是相同的，这里就不做过多的赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
综上，在本发明所提供的半导体器件安全认证方法中，提供一半导体衬底，所述半导体衬底上形成有半导体器件以及电容矩阵，所述电容矩阵包括多个电容器，所述电容器包括第一基板、形成于所述第一基板上的介质层以及形成于所述介质层上的第二基板，所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，所述第一表面为介质层靠近第二基板的一面；多次比较所述电容矩阵中任意两个电容器的电容值，并且每次比较的电容器不完全相同，获得多个比较结果；将获得的多个比较结果构成的序列作为所述半导体器件的密钥。由于所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，因此电容矩阵中至少部分电容器的电容值存在差异，利用电容值差异应用于半导体器件的安全认证，具有广泛的发展前景。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (18)

1.一种半导体器件安全认证方法，其特征在于，包括如下步骤：
提供一半导体衬底，所述半导体衬底上形成有半导体器件以及电容矩阵，所述电容矩阵包括多个电容器，所述电容器包括第一基板、形成于所述第一基板上的介质层以及形成于所述介质层上的第二基板，所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，所述第一表面为介质层靠近第二基板的一面；
多次比较所述电容矩阵中任意两个电容器的电容值，并且每次比较的电容器不完全相同，获得多个比较结果；
将获得的多个比较结果构成的序列作为所述半导体器件的密钥。
2.如权利要求1所述的半导体器件安全认证方法，其特征在于，形成所述电容器的步骤包括：
在所述半导体衬底上形成第一基板；
在所述第一基板上形成介质层；
在所述介质层上形成掩膜层，所述掩膜层暴露所述介质层的部分表面；
采用湿法刻蚀或者干法刻蚀与湿法刻蚀组合的方式，去除所述掩膜层暴露出的介质层，同时所述掩膜层覆盖的介质层被部分刻蚀形成凹槽；
去除所述掩膜层；
在所述介质层上形成第二基板。
3.如权利要求2所述的半导体器件安全认证方法，其特征在于，所述介质层为氧化硅层，采用湿法刻蚀去除所述掩膜层暴露出的介质层。
4.如权利要求2所述的半导体器件安全认证方法，其特征在于，所述介质层包括依次形成于所述第一基板上的第一氧化硅层、氮化硅层以及第二氧化硅层，先采用干法刻蚀去除所述掩膜层暴露出的第二氧化硅层和氮化硅层，再采用湿法刻蚀去除所述掩膜层暴露出的第一氧化硅层。
5.如权利要求2所述的半导体器件安全认证方法，其特征在于，所述介质层厚度为
6.如权利要求2所述的半导体器件安全认证方法，其特征在于，所述第一基板和/或第二基板为多晶硅层。
7.如权利要求1所述的半导体器件安全认证方法，其特征在于，形成所述电容器的步骤包括：
在所述半导体衬底上形成第一基板；
在所述第一基板上形成第一介质层；
在所述第一介质层上形成掩膜层，所述掩膜层暴露所述第一介质层的部分表面；
采用湿法刻蚀或者干法刻蚀与湿法刻蚀组合的方式，去除所述掩膜层暴露出的第一介质层，同时所述掩膜层覆盖的第一介质层被部分刻蚀形成凹槽；
去除所述掩膜层；
在所述第一介质层上形成第二介质层，所述第一介质层和第二介质层共同构成所述介质层；
在所述第二介电层上形成第二基板。
8.如权利要求7所述的半导体器件安全认证方法，其特征在于，所述第一介质层为氧化硅层，采用湿法刻蚀去除所述掩膜层暴露出的介质层。
9.如权利要求7所述的半导体器件安全认证方法，其特征在于，所述第一介质层包括依次形成于所述第一基板上的第一氧化硅层、氮化硅层以及第二氧化硅层，先采用干法刻蚀去除所述掩膜层暴露出的第二氧化硅层和氮化硅层，再采用湿法刻蚀去除所述掩膜层暴露出的第一氧化硅层。
10.如权利要求7所述的半导体器件安全认证方法，其特征在于，所述第一介质层厚度为所述第二介质层的厚度为
11.如权利要求7所述的半导体器件安全认证方法，其特征在于，所述第二介质层为氧化硅层。
12.如权利要求7所述的半导体器件安全认证方法，其特征在于，所述第一基板和/或第二基板为多晶硅层。
13.如权利要求2或7所述的半导体器件安全认证方法，其特征在于，所述第一基板包括第一区域以及包围所述第一区域的第二区域，所述掩膜层覆盖所述第一区域并暴露所述第二区域，或者，所述掩膜层暴露所述第一区域并覆盖所述第二区域。
14.如权利要求1所述的半导体器件安全认证方法，其特征在于，所述电容矩阵的数量为多个，比较所述电容矩阵中两个电容器的电容值时，所述两个电容器是选自同一电容矩阵或者不同的电容矩阵。
15.如权利要求1所述的半导体器件安全认证方法，其特征在于，所述比较结果采用0或者1表示。
16.如权利要求15所述的半导体器件安全认证方法，其特征在于，所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于所述第一电容器的电容值则比较结果为1。
17.如权利要求15所述的半导体器件安全认证方法，其特征在于，所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于等于所述第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于所述第一电容器的电容值则比较结果为1。
18.如权利要求15所述的半导体器件安全认证方法，其特征在于，所述两个电容器分别为第一电容器和第二电容器，若所述第二电容器的电容值小于所述第一电容器的电容值则比较结果为0，若所述第二电容器的电容值大于等于所述第一电容器的电容值则比较结果为1。
CN201610044356.4A 2016-01-22 2016-01-22 半导体器件安全认证方法 Active CN106997843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610044356.4A CN106997843B (zh) 2016-01-22 2016-01-22 半导体器件安全认证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610044356.4A CN106997843B (zh) 2016-01-22 2016-01-22 半导体器件安全认证方法

Publications (2)

Publication Number Publication Date
CN106997843A true CN106997843A (zh) 2017-08-01
CN106997843B CN106997843B (zh) 2020-05-01

Family

ID=59428507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610044356.4A Active CN106997843B (zh) 2016-01-22 2016-01-22 半导体器件安全认证方法

Country Status (1)

Country Link
CN (1) CN106997843B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024565B1 (en) * 1999-12-17 2006-04-04 Intel Corporation Method and apparatus to detect circuit tampering
CN102265395A (zh) * 2008-12-29 2011-11-30 Nxp股份有限公司 用于物理不可复制功能的物理结构
US20130083586A1 (en) * 2011-09-29 2013-04-04 Stmicroelectronics (Crolles 2) Sas Integrated circuit with a self-programmed identification key
CN103716152A (zh) * 2013-12-25 2014-04-09 敖海 一种基于工艺偏差的芯片密钥产生方法及其电路
CN104252636A (zh) * 2013-06-27 2014-12-31 恩智浦有限公司 具有电容式安全屏蔽的设备
CN104541369A (zh) * 2012-08-10 2015-04-22 国际商业机器公司 器件认证中可靠的物理不可克隆功能
US20150116115A1 (en) * 2011-01-06 2015-04-30 Verifone, Inc. Secure pin entry device
US9257427B2 (en) * 2013-07-15 2016-02-09 Globalfoundries Inc. Merged tapered finFET

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024565B1 (en) * 1999-12-17 2006-04-04 Intel Corporation Method and apparatus to detect circuit tampering
CN102265395A (zh) * 2008-12-29 2011-11-30 Nxp股份有限公司 用于物理不可复制功能的物理结构
US20150116115A1 (en) * 2011-01-06 2015-04-30 Verifone, Inc. Secure pin entry device
US20130083586A1 (en) * 2011-09-29 2013-04-04 Stmicroelectronics (Crolles 2) Sas Integrated circuit with a self-programmed identification key
CN104541369A (zh) * 2012-08-10 2015-04-22 国际商业机器公司 器件认证中可靠的物理不可克隆功能
CN104252636A (zh) * 2013-06-27 2014-12-31 恩智浦有限公司 具有电容式安全屏蔽的设备
US9257427B2 (en) * 2013-07-15 2016-02-09 Globalfoundries Inc. Merged tapered finFET
CN103716152A (zh) * 2013-12-25 2014-04-09 敖海 一种基于工艺偏差的芯片密钥产生方法及其电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11652649B2 (en) 2019-12-24 2023-05-16 CERA Licensing Limited Sensor secured by physical unclonable function (PUF)

Also Published As

Publication number Publication date
CN106997843B (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
TWI357638B (en) A method for forming a semiconductor device and a
KR100230431B1 (ko) 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
TW201128689A (en) Methods of removing a hard mask used for patterning gate stacks
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
CN106997843A (zh) 半导体器件安全认证方法
US6613690B1 (en) Approach for forming a buried stack capacitor structure featuring reduced polysilicon stringers
JP3676502B2 (ja) 半導体素子の素子分離膜の形成方法
KR100894658B1 (ko) 반도체 장치의 제조 방법
TW454256B (en) Manufacturing method of the dielectric layer in the semiconductor devices by using etching stop layer
TW554521B (en) Process for forming a bottle-shaped trench
US6605538B2 (en) Methods for forming ferroelectric capacitors
CN107104035B (zh) 半导体器件安全认证方法
KR20090008658A (ko) 소자분리막을 갖는 반도체 소자의 제조방법
JP4236805B2 (ja) 半導体装置の製造方法および半導体装置
CN103794507A (zh) 后栅工艺中器件隔离方法
KR100951557B1 (ko) ＴｉＮ 하부 전극을 갖는 반도체 메모리 소자 및 그제조방법
KR100588647B1 (ko) 반도체 소자의 제조 방법
TW434886B (en) Manufacturing method of stacked capacitor
KR100613453B1 (ko) 반도체 소자의 소자 분리층 형성 방법
CN109148285A (zh) 改良的旋转涂布制作工艺
TW200905803A (en) Method of making planar-type bottom electrode for semiconductor device
JP2007142053A (ja) 半導体装置およびその製造方法
KR100283482B1 (ko) 트랜치 캐패시터의 플레이트 전극 형성 방법
US6380074B1 (en) Deposition of various base layers for selective layer growth in semiconductor production
JP3207759B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant