CN106980591A - 由至少两个微控制器构成的装置和制造这种装置的方法 - Google Patents

由至少两个微控制器构成的装置和制造这种装置的方法 Download PDF

Info

Publication number
CN106980591A
CN106980591A CN201610955860.XA CN201610955860A CN106980591A CN 106980591 A CN106980591 A CN 106980591A CN 201610955860 A CN201610955860 A CN 201610955860A CN 106980591 A CN106980591 A CN 106980591A
Authority
CN
China
Prior art keywords
microcontroller
microcontrollers
hardware interface
semiconductor substrate
contact connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610955860.XA
Other languages
English (en)
Other versions
CN106980591B (zh
Inventor
A.奥厄
H-W.施密特
N.班诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN106980591A publication Critical patent/CN106980591A/zh
Application granted granted Critical
Publication of CN106980591B publication Critical patent/CN106980591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种由至少两个微控制器(200、300)构成的装置,以及一种电子器件、一种计算单元和一种用于制造这种装置的方法,其中所述至少两个微控制器(200、300)中的每个都各有一个硬件接口(210、310),所述硬件接口(210、310)被设置用于接触连接(400)的接线端子,并且其中所述至少两个微控制器(200、300)不仅当所述至少两个微控制器(200、300)通过所述硬件接口(210、310)借助于接触连接(400)以数据传输的方式相耦合时是能运转的,而且是独立地能运转的。

Description

由至少两个微控制器构成的装置和制造这种装置的方法
技术领域
本发明涉及一种由至少两个尤其是用于共同使用相应的资源的微控制器构成的装置(其中所述微控制器的内部结构以数据传输的方式相耦合)、一种电子器件和一种具有这种装置的计算单元以及一种用于制造这种装置的方法。
背景技术
在例如用于控制机器、设施、机动车或商用车的控制设备中或者在娱乐电子装置中(例如在移动电话或者电视机中),控制设备的各个部件彼此进行通信。内燃机的发动机控制设备的任务例如在于:从多个输入信号(诸如转速、温度或者压力)来计算用于控制元件(如喷油嘴或者点火设施)的输出参量。对此,控制设备具有集成电路(IC)、如微控制器、ASIC、ASSP等等作为部件。
微控制器是小的、尤其具有自己的被构造为唯一的集成电路的处理器和存储器的完整的计算机系统。专用集成电路(英文:application specific integrated circuit)被称作ASIC。专用标准产品(英文:application specific standard products)被称作ASSP。
通过能够由微控制器实施的复杂的功能,该微控制器常常是控制设备的中心部件并且控制该控制设备的所有其它的部件、尤其是其它的IC。在该微控制器中大多也存储有对于运行所必需的数据、特性图和/或程序,也存储有对于其它的具有或者没有太小的自己的存储器的部件所必需的数据、特性图和/或程序。
针对不同的应用(例如上面提到的对内燃机的控制),通常规定并且构建满足确定的应用部分的特定的微控制器。可是,由于高的设计花费和因此高的设计和生产成本,制造或提供针对确定的应用来规定的然而只需要少的件数的微控制器在经济上常常是不合理的。
发明内容
按照本发明,提出了具有专利独立权利要求的特征的一种由至少两个微控制器构成的装置、一种电子器件、一种计算单元以及一种用于制造由至少两个微控制器构成的装置的方法。有利的构建方案是从属权利要求以及随后的说明书的主题。
按照本发明的装置具有至少两个微控制器、尤其是所谓的汽车微控制器(也就是说用在汽车领域、例如车辆控制设备中)。在此,所述至少两个微控制器中的每个都各具有一个硬件接口,所述硬件接口被设置用于接触连接的接线端子,并且所述至少两个微控制器可以通过所述硬件接口借助于接触连接以数据传输的方式相耦合。因此,该装置表面上尤其是一个逻辑微控制器,所述逻辑微控制器在内部由所述至少两个(物理的)微控制器组成。所述接触连接例如可以通过接合线或线接合连接或者也可以通过导电的侧边、导电的表面接触部或者管芯的或衬底的通孔接触和相应的机械拼合来制造。
尤其是,在此尤其是当不存在所述接触连接时,所述至少两个微控制器中的每个本身也是单独地可运转的。因此可以的是:将确定数目的微控制器组合,使得可以共同使用所有微控制器的资源。因此,也可以的是:根据要求来使用所需数目的微控制器,其中只有少的设计花费、也就是对于构建硬件接口的设计花费是必要的。尤其有利的是:可以使用微控制器的已经存在的设计,所述已经存在的设计仅须扩展硬件接口。由此,与多个单个的芯片壳体的连接相比,关于防止静电放电的大的结构或者驱动器结构在微控制器中也是不必要的,因此会限制微控制器的速度。
此外,所述微控制器于是可以“单独地”被使用,然而也可以组合成更大的逻辑微控制器。因此,也可以经济地生产少的件数,并且花费高地构建特定的微控制器不再是必要的。此外,通过两个或者更多微控制器还可以呈现出比利用仅一个微控制器更多的功能性和/或更大的计算能力。
因此,一个微控制器本身例如可以单独地用在具有四个气缸的内燃机的控制设备中,并且两个这种微控制器的按照本发明的装置可以被用于具有八个气缸的内燃机的控制设备。如果微控制器例如具有带有4MB的闪速存储器、带有512kB的RAM存储器和2个处理器核,那么利用按照本发明的由两个这种微控制器构成的装置例如可以提供具有带有8MB的闪速存储器、带有1024kB的RAM存储器和4个存储器核的逻辑微控制器。
按照本发明的装置的另一优点是:通过接触连接,要耦合的或要连接的微控制器首先不一定必须共同地被制造或不必相邻地被施加在共同的半导体衬底上。与例如通过掩模的被施加在半导体衬底上的金属连接相比,连接微控制器的半导体衬底对于接触连接不是必要的。
在此,所述至少两个微控制器优选地可以分别具有相同的功能范围。因此,可以的是:利用仅一种微控制器成本经济地提供具有不同的功能范围的装置。
替代地,如果一个微控制器具有与另一微控制器不同的功能范围,那么也是优选的。因此,例如可以利用两种微控制器来提供具有多个不同的功能范围的装置。
有利地,所述至少两个微控制器被设置在共同的半导体衬底上。因此,该装置的很简单的制造是可能的。
替代地,如果所述至少两个微控制器被设置在至少两个彼此分开的半导体衬底上,那么是优选的。为此,所述至少两个微控制器虽然可以例如在制造期间被施加到共同的半导体衬底、例如晶片上,然而紧接着例如单个地由共同的半导体衬底上分离。所述接着也可单个地运转的微控制器可以借助于接触连接被连接成更大的逻辑微控制器。在这种情况下,优点是:各个微控制器在制造时不一定必须相邻地在共同的衬底上。可能有缺陷的微控制器可以以这种方式简单地被挑选出,并且在有缺陷的微控制器旁边的微控制器可以在所述有缺陷的微控制器已被分离之后与另一微控制器相连。
按照本发明的装置具有按照本发明的电子器件。这种电子器件可以被考虑用于装配电子电路。因此,基于已经被提及的优点,在制造这种电子器件时能够实现大的变化性,而同时可以将对于设计和研发的成本保持得微小。
将按照本发明的装置应用在尤其是被设置用于控制内燃机的计算单元中是特别有利的,因为内燃机常常以多个不同的实施方式,常常以仅仅少的件数地出现。然而,按照本发明的装置也可以在用于控制其它的不仅在汽车领域而且在其它方面的功能的计算单元中使用。
按照本发明的方法用于制造由至少两个微控制器构成的装置。在这种情况下,具有各一个硬件接口的至少两个微控制器被施加到至少一个半导体衬底上,该硬件接口被设置用于接触连接的接线端子。此外,所述至少两个微控制器通过硬件接口借助于接触连接以数据传输的方式相耦合。
优选地,所述至少两个微控制器被施加到共同的半导体衬底上。替代地,如果所述至少两个微控制器被施加到共同的半导体衬底上并且在耦合之前被分开或者如果所述至少两个微控制器被施加到至少两个不同的半导体衬底上,那么是优选的。因此,在这两种情况下,所述微控制器都存在于两个彼此分开的半导体衬底上,其中在前一种情况下从共同的半导体衬底或通过锯开来产生两个分开的半导体衬底。
为了避免重复,应在关于按照本发明的方法的优点和优选的实施方式的该位置处参阅按照本发明的装置的实施方案。
有利地,针对相耦合的微控制器,从多个微控制器中只选出没有缺陷的微控制器。以这种方式可以简单地挑选出有缺陷的微控制器,并且所有剩余的微控制器、也就是说所有可运转的微控制器都可以被用于制造更大的逻辑微控制器。易于理解的是,被分开的微控制器也可以单个地被使用,其方式是所述被分开的微控制器例如配备有芯片壳体。
与所提出的方法相比,为了在共同的半导体衬底上制造由至少两个微控制器构成的装置,在该半导体衬底的区域中尤其是可以相邻地构造至少两个微控制器,其中所述至少两个微控制器的装置在共同的半导体衬底上如涉及唯一的微控制器时那样被制造,也就是说制造步骤基本上并行地进行。如果光刻方法用作制造方法,那么以适宜的方式利用每个曝光步骤、显影步骤和处理步骤(例如金属的蚀刻、施加等等)并行地处理所述至少两个微控制器。
如果在曝光时将光罩(Retikel)用作掩模,那么曝光步骤也可以针对每个微控制器单独地进行,其方式是通过光罩首先将一个微控制器曝光并且紧接着曝光另一微控制器。替代地,也可以通过多个相邻地布置的光罩或者通过共同的带有多个微控制器的结构的光罩来同时曝光多个微控制器。针对光罩可以概括经检验的设计,使得针对每个所希望的功能范围都提供如下光罩,用于多个微控制器的掩模处于所述光罩上。替代地,每个光罩也可以提供具有一个微控制器的设计。
尽管在这种情况下,虽然在有缺陷的微控制器的情况下多个微控制器的装置可能在整体上不再能够运转,但是在此各个没有缺陷的微控制器始终还可以例如通过锯开或者切开、可能也借助于激光来分开,并且可以被用作单独的微控制器。所述单独的微控制器接着例如也可以被嵌入到芯片壳体中并且被用作电子构件。
本发明的其它的优点和构建方案从说明书和附图中得到。
本发明依据实施例在附图中示意性地被示出,并且在下文参考附图被描述。
附图说明
图1示意性地示出了一种优选的实施方式中的按照本发明的由两个微控制器构成的装置。
图2示意性地示出了另一优选的实施方式中的按照本发明的由两个微控制器构成的装置。
具体实施方式
在图1中示意性地示出了半导体衬底110,在所述半导体衬底110上施加或布置有两个微控制器200、300,所述两个微控制器200、300构成一种优选的实施方式中的按照本发明的装置。示例性地,两个微控制器200、300相同地构造,然而两个微控制器也可具有不同的功能范围。
在此,管芯意义上的半导体衬底110例如可以是硅晶片100的部分,所述两个微控制器200、300在制造期间被施加在所述硅晶片100上。接着,可以从硅晶片100上分离半导体衬底110。
在此,微控制器200示例性地包括两个处理器核201、202,闪速存储器205和工作存储器206。此外,微控制器200包括硬件接口210,通过所述硬件接口210,从外部尤其是到处理器核201、202上的连接是可以的。
同样,微控制器300包括两个处理器核301、302,闪速存储器305,工作存储器306和硬件接口310。这里,硬件接口210、310被设置用于接触连接、例如线接合连接的接线端子。
在此,两个微控制器200、300相邻地被布置在半导体衬底110上,并且构成从外部表现得如唯一的微控制器那样的装置。通过微控制器200、300的硬件接口210、310,所述微控制器200、300借助于接触连接400(例如线接合连接)相连。
优选地,所述微控制器200、300涉及存在的(并且因此已经被检验并且被优化的)设计,所述设计仅须扩展耦合可能性(也就是说尤其是硬件接口和可能耦合机构)。此外,所述微控制器200、300在单个运行中也是可运转的,然而现在也可以耦合成更大的按照本发明的装置。由此,相对于设计具有可比较的功能范围的新的微控制器,在设计花费上可以节约超过90%。
在此,该装置不限于两个微控制器,三个或者更多微控制器也可以适当地被布置在半导体衬底110上并且通过所述硬件接口相耦合。
在图2中示意性地示出了两个半导体衬底111和112,微控制器200或300分别处于所述两个半导体衬底111和112上,并且所述两个半导体衬底111和112构成另一优选的实施方式中的按照本发明的装置。在此,微控制器200、300本身可以与在图1中所示出的实施方式相同地来构造。
两个微控制器200、300也可以构成从外部表现得如唯一的微控制器那样的装置,并且在此通过硬件接口210、310借助于接触连接400(例如线接合连接)相连。
然而,与在图1中所示出的实施方式相比,所述两个微控制器不是被设置在共同的半导体衬底地上,而是被布置在两个分别就管芯而言被分开的半导体衬底111和112上。
在制造时,两个微控制器200、300虽然例如可以被施加在同一硅晶片上,然而紧接着所述两个半导体衬底111、112从该硅晶片上被切下。同样可设想的是:具有微控制器200或300的两个半导体衬底111、112来自不同的硅晶片。然而,在这两种情况下,所述两个微控制器200和300都可以通过接触连接400相连,使得所述两个微控制器200和300表面上表现得如一个逻辑微控制器。
在该实施方式中,优点在于:可以从这种不必相邻地在硅晶片上的微控制器中选出所述两个微控制器200、300。以这种方式可以轻易地挑选出有缺陷的微控制器。
这里,该装置也不限于两个微控制器,三个或者更多微控制器也可以适当地通过所述硬件接口相耦合。

Claims (10)

1. 由至少两个微控制器(200、300)构成的装置,
其中所述至少两个微控制器(200、300)中的每个都各有一个硬件接口(210、310),所述硬件接口(210、310)被设置用于接触连接(400)的接线端子,并且
其中所述至少两个微控制器(200、300)不仅当所述至少两个微控制器(200、300)通过所述硬件接口(210、310)借助于接触连接(400)以数据传输的方式相耦合时是能运转的,而且分别是独立地能运转的。
2.根据权利要求1所述的装置,其中所述至少两个微控制器(200、300)被设置在共同的半导体衬底(110)上。
3.根据权利要求1所述的装置,其中所述至少两个微控制器(200、300)被设置在至少两个彼此分开的半导体衬底(111、112)上。
4.根据上述权利要求之一所述的装置,所述装置被设置为使得所述装置当所述至少两个微控制器(200、300)借助于接触连接以数据传输的方式相耦合时向外表现得如唯一的微控制器。
5.一种电子器件,其具有根据上述权利要求之一所述的装置。
6.一种计算单元,其具有根据权利要求1至4之一所述的装置,其中所述计算单元被设置用于控制内燃机。
7. 用于制造由至少两个微控制器(200、300)构成的装置的方法,
其中具有各一个硬件接口(210、310)的至少两个微控制器(200、300)被施加到至少一个半导体衬底(110、111、112)上,所述硬件接口(210、310)被设置用于接触连接(400)的接线端子,并且
其中所述至少两个微控制器通过所述硬件接口(210、310)借助于接触连接(400)以数据传输的方式相耦合。
8.根据权利要求7所述的方法,其中所述至少两个微控制器(200、300)被施加到共同的半导体衬底(110)上。
9.根据权利要求7所述的方法,其中所述至少两个微控制器(200、300)被施加到共同的半导体衬底(110)上并且在耦合之前被分开,或者其中所述至少两个微控制器(200、300)被施加到至少两个不同的半导体衬底(111、112)上。
10.根据权利要求7至9之一所述的方法,其中针对相耦合的微控制器(200、300),从多个微控制器中只选出没有缺陷的微控制器。
CN201610955860.XA 2015-10-28 2016-10-27 由至少两个微控制器构成的装置和制造这种装置的方法 Active CN106980591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015221064.2A DE102015221064A1 (de) 2015-10-28 2015-10-28 Anordnung aus wenigstens zwei Mikrocontrollern und Verfahren zur Herstellung einer solchen Anordnung
DE102015221064.2 2015-10-28

Publications (2)

Publication Number Publication Date
CN106980591A true CN106980591A (zh) 2017-07-25
CN106980591B CN106980591B (zh) 2021-08-03

Family

ID=58545976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610955860.XA Active CN106980591B (zh) 2015-10-28 2016-10-27 由至少两个微控制器构成的装置和制造这种装置的方法

Country Status (3)

Country Link
US (1) US20170125381A1 (zh)
CN (1) CN106980591B (zh)
DE (1) DE102015221064A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650277A (zh) * 2002-08-21 2005-08-03 英特尔公司 用于在处理器之间传送通用控制信息的方法和装置
CN101436430A (zh) * 2007-11-16 2009-05-20 株式会社瑞萨科技 半导体集成电路装置
WO2015096001A1 (en) * 2013-12-23 2015-07-02 Intel Corporation System-on-a-chip (soc) including hybrid processor cores
CN104823164A (zh) * 2012-12-06 2015-08-05 相干逻辑公司 具有同步指令的处理系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310758B1 (en) * 2005-08-22 2007-12-18 Xilinx, Inc. Circuit for and method of implementing programmable logic devices
JP4691153B2 (ja) * 2008-12-10 2011-06-01 富士通株式会社 マルチコアプロセッサ,制御方法および情報処理装置
US8972707B2 (en) * 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US9886072B1 (en) * 2013-06-19 2018-02-06 Altera Corporation Network processor FPGA (npFPGA): multi-die FPGA chip for scalable multi-gigabit network processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650277A (zh) * 2002-08-21 2005-08-03 英特尔公司 用于在处理器之间传送通用控制信息的方法和装置
CN101436430A (zh) * 2007-11-16 2009-05-20 株式会社瑞萨科技 半导体集成电路装置
CN104823164A (zh) * 2012-12-06 2015-08-05 相干逻辑公司 具有同步指令的处理系统
WO2015096001A1 (en) * 2013-12-23 2015-07-02 Intel Corporation System-on-a-chip (soc) including hybrid processor cores

Also Published As

Publication number Publication date
US20170125381A1 (en) 2017-05-04
CN106980591B (zh) 2021-08-03
DE102015221064A1 (de) 2017-05-04

Similar Documents

Publication Publication Date Title
JP2012500504A (ja) 3次元集積回路、これの製造方法及び記録媒体(基板の一部を正確に制御可能に除去することができる3次元集積回路デバイスの製造方法)
JP2007529894A (ja) ダイ素子が積層された再構成可能なプロセッサモジュール
US20150221517A1 (en) Method of manufacturing semiconductoe device
TWI599276B (zh) 電子元件與製造方法
CN103579208A (zh) 三维集成电路及其制作方法
US9455214B2 (en) Wafer frontside-backside through silicon via
CN106980591A (zh) 由至少两个微控制器构成的装置和制造这种装置的方法
CN103367281B (zh) 具有穿硅通孔与测试电路的半导体结构与其制作方法
US20130193571A1 (en) Semiconductor package and method and system for fabricating the same
CN109729242A (zh) 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
CN110162494B (zh) 一种现场可编程逻辑门阵列芯片和数据交互方法
US8513815B2 (en) Implementing integrated circuit mixed double density and high performance wire structure
KR101776500B1 (ko) Ic 패키징을 위한 실리콘 스페이스 트랜스포머
CN115954337A (zh) 公共基板上的镜像芯片
US20200303274A1 (en) Fan out package with integrated peripheral devices and methods
US20090189255A1 (en) Wafer having heat dissipation structure and method of fabricating the same
KR20130070643A (ko) 집적 회로, 패키지 설계, 및 검증 사이클 시간을 최적화 및 감소시키기 위한 방법
US20010045572A1 (en) Semiconductor interated circuit and method of manufacturing the same
CN111244123A (zh) 半导体结构及其制备方法
CN107205315B (zh) 印刷电路板以及组件制造方法
JPH08306734A (ja) ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法
CN108122838A (zh) 半导体器件制备工艺
TW201015679A (en) Carrier structure of a system-on-chip (SoC) with a custom interface
JP2007335511A (ja) 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法
KR20160147971A (ko) 공통 반도체 기판상의 적어도 2개의 물리 마이크로컨트롤러로 구성된 하나의 논리 마이크로컨트롤러의 형성

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant