CN106960867A - 一种绝缘栅双极型晶体管器件 - Google Patents
一种绝缘栅双极型晶体管器件 Download PDFInfo
- Publication number
- CN106960867A CN106960867A CN201610010199.5A CN201610010199A CN106960867A CN 106960867 A CN106960867 A CN 106960867A CN 201610010199 A CN201610010199 A CN 201610010199A CN 106960867 A CN106960867 A CN 106960867A
- Authority
- CN
- China
- Prior art keywords
- unit cell
- primitive unit
- virtual
- type
- type trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000005516 deep trap Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 238000004088 simulation Methods 0.000 description 5
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种绝缘栅双极型晶体管，包括金属集电极、P型集电极、N型场终止层和N‑漂移区，晶体管顶部包括有源原胞和虚拟原胞，有源原胞和虚拟原胞通过沟槽栅分开，沟槽栅结构由相互接触的多晶硅栅电极和栅氧化层组成，有源原胞包括N+发射区和P+接触区，它们通过介质层的窗口和金属发射极相连，有源原胞和虚拟原胞都包含P型阱区，有源原胞内的P型阱区通过P+接触区和发射极电极相连，虚拟原胞内的P型阱区是不连续的，而且其电位悬空。本发明在具有虚拟原胞的IGBT结构的基础上，把悬空P型深阱变成较浅的悬空P型阱区，而且悬空P型阱区不连续，从而提高器件的载流子浓度，获得更低的正向饱和压降，进一步降低了工艺成本。
Description
技术领域
本发明属于功率半导体器件技术领域，具体来说涉及一种绝缘栅双极型晶体管(IGBT)。
背景技术
IGBT是大功率应用的主流器件，不但可以耐受高压和提供大电流，而且控制方便。IGBT结构设计多种多样，其中具有虚拟原胞区域(dummy cell)的结构是比较常用的(参见，比如，美国专利8633510，以下称为“专利文件1”)。
专利文件1中描述的典型IGBT结构如图1所示。该结构包括：背面的金属集电极12、P型集电极11、N型场终止层10和N-漂移区9。晶体管顶部包括有源原胞和虚拟原胞。有源原胞和虚拟原胞通过沟槽栅分开。沟槽栅结构由相互接触的多晶硅栅电极3和栅氧化层7组成。有源原胞包括N+发射区1和P+接触区2，它们通过介质层4的窗口和金属发射极5相连。有源原胞内的P型阱区6通过P+接触区2和发射极电极相连。虚拟原胞包含P型深阱8。P型深阱8不和任何电极相连，其电位悬空。
图1结构的特征在于虚拟原胞的P型深阱8，其好处是可以减少栅电容。但是，这种P型深阱需要额外的扩散工艺实现，所以增加了工艺成本。P型深阱8和N-漂移区9之间还形成了大面积的PN结，降低了器件正向导通状态下的储存载流子密度，所以器件的正向饱和压降(Vcesat)比较大。
所以，有必要改进这种IGBT结构，降低工艺成本，同时降低器件的饱和压降。
发明内容
本发明的目的是减少工艺成本，而且提高晶体管器件的载流子浓度，获得更低的正向饱和压降，为此，本发明在传统的具有虚拟原胞的IGBT结构的基础上，把虚拟原胞的悬空P型深阱变成较浅的悬空P型阱区，而且悬空P型阱区是不连续的，从而提高器件的载流子浓度，获得更低的正向饱和压降。
具体来说，本发明采用了以下技术方案：
一种绝缘栅双极型晶体管，包括背面的金属集电极12、P型集电极11、N型场终止层10和N-漂移区9，晶体管顶部包括有源原胞和虚拟原胞，有源原胞和虚拟原胞通过沟槽栅分开；沟槽栅结构由相互接触的多晶硅栅电极3和栅氧化层7组成，有源原胞包括相互交替排列的一个或多个N+发射区1和多个P+接触区2，它们通过介质层的窗口和金属发射极相连；有源原胞和虚拟原胞都包含P型阱区6，有源原胞内的P型阱区6通过P+接触区2和发射极电极相连，其特征在于：虚拟原胞内包含一个或多个P型阱区6，并且虚拟原胞内包含的所述一个或多个P型阱区6是不连续的，而且其电位悬空。
优选地，多晶硅3从沟槽内伸展出来形成多晶硅桥，覆盖了虚拟原胞，在电位悬空的不连续P型阱区6上方，多晶硅桥开有窗口。
进一步，所述原胞的结构形状是条形、圆形、方形或者多边形。
优选地，所述晶体管的半导体材料是硅、碳化硅或者氮化硅。
本发明的有益技术效果：本发明在传统的具有虚拟原胞的IGBT结构的基础上，把虚拟原胞的悬空P型深阱变成较浅的悬空P型阱区，而且悬空P型阱区是不连续的，从而提高器件的载流子浓度，获得更低的正向饱和压降，并且进一步降低了工艺成本。
附图说明
图1是现有技术中IGBT结构图；
图2是本发明的一种实施方案的结构图；
图3是本发明的一种变型的结构图；
图4是两种IGBT结构的正向电流-电压曲线图；
图5是模拟所用的开关电路图；
图6是两种IGBT结构的关断波形。
具体实施方式
本发明公开了一种绝缘栅双极型晶体管，包括金属集电极、P型集电极、N型场终止层和N-漂移区，晶体管顶部包括有源原胞和虚拟原胞(dummy cell)，有源原胞和虚拟原胞通过沟槽栅分开，沟槽栅结构由相互接触的多晶硅栅电极和栅氧化层组成，有源原胞包括N+发射区和P+接触区，它们通过介质层的窗口和金属发射极相连，有源原胞和虚拟原胞都包含P型阱区，有源原胞内的P型阱区通过P+接触区和发射极电极相连，虚拟原胞内的P型阱区是不连续的，而且其电位悬空。
本发明的技术方案如下：
一种绝缘栅双极型晶体管，包括金属集电极、P型集电极、N型场终止层和N-漂移区。晶体管顶部包括有源原胞和虚拟原胞(dummy cell)。有源原胞和虚拟原胞通过沟槽栅分开。沟槽栅结构由相互接触的多晶硅栅电极和栅氧化层组成，有源原胞包括N+发射区和P+接触区，它们通过介质层的窗口和金属发射极相连。有源原胞和虚拟原胞都包含P型阱区。有源原胞内的P型阱区通过P+接触区和发射极电极相连。虚拟原胞内的P型阱区是不连续的，而且其电位悬空。
作为本发明的进一步改进，所述多晶硅从沟槽内伸展出来形成多晶硅桥，覆盖了虚拟原胞。在悬空的P型阱区上方，多晶硅桥开有窗口。
作为本发明的进一步改进，所述的原胞结构形状是条形、圆形、方形或者多边形。
作为本发明的进一步改进，所述的半导体材料可以是硅，碳化硅或者氮化硅。
下面结合附图对本发明作进一步详细说明。
实施例一：
本发明的一种绝缘栅双极型晶体管结构如图2所示，包括背面的金属集电极12、P型集电极11、N型场终止层10和N-漂移区9，晶体管顶部包括有源原胞和虚拟原胞。有源原胞和虚拟原胞通过沟槽栅分开。沟槽栅结构由相互接触的多晶硅栅电极3和栅氧化层7组成，有源原胞包括N+发射区1和P+接触区2，它们通过介质层的窗口和金属发射极相连。有源原胞和虚拟原胞都包含P型阱区6。有源原胞内的P型阱区6通过P+接触区2和发射极电极相连。其特征在于：虚拟原胞内的P型阱区6是不连续的，而且其电位悬空。
实施例二：
图3所示为本发明的一种变形结构，该实施例的晶体管和实施例一的晶体管结构相比，多晶硅可以从沟槽中伸展出来形成多晶硅桥状结构，覆盖虚拟原胞。在悬空的P型阱区6上方，多晶硅桥中可以有孔。这种结构的好处是多晶硅桥可以作为形成P型阱区6的注入工艺的自对准掩膜，节省一块光刻版，进一步降低工艺成本。
本发明的工作原理如下：
图1所示的结构，虚拟原胞的P型阱8和有源原胞的P型阱6的深度不同，所以无法同时制造完成，必须额外的工艺步骤。而且，P型深阱8和N-漂移区9之间还形成了大面积的PN结。尽管P型深阱8是处于悬空电位，但是P型深阱8和N-漂移区9之间仍然存在内在耗尽层(built-in depletion region)， 降低了器件正向导通状态下的储存载流子密度，所以器件的正向饱和压降比较大。
图2所示的结构，虚拟原胞的P型阱6和有源原胞的P型阱6是同时制造完成的。而且虚拟原胞的P型阱6不连续，所以P型阱6和N-漂移区9之间PN结的面积比较小，所以其储存载流子密度比图1结构大，其正向饱和压降也比图1结构小。
为了定量的对比几种结构的性能，接下来对图1结构和本发明的图2结构的性能进行了三维数值模拟分析和对比。模拟的两种器件各层掺杂参数完全相同，而且都以1200VIGBT为例。
图4是两种IGBT的正向导通特性比较图。从中可以看出，结温(Tj)为150℃时，饱和压降(Vcesat)如下表所示。
| 图1结构 | 图2结构 | |
| Vcesat | 2.47V | 2.27V |
由此可见，和图1结构相比，本发明提供的结构可以显著的降低饱和压降。
为了对比两种IGBT的动态开关特性，还进行了开关电路的三维数值模拟。图5是用来测试的硬开关(hard switching)电路。电路由IGBT和回流二极管(free wheelingdiode)，负载电感(LLoad)和母线电压(Vbus)组成。IGBT的栅极由驱动电路(driver)通过栅电阻(Rg)控制。IGBT还具有寄生电感(Lg，Lc和Le)。
图6是两种结构的1200V IGBT关断波形的三维数值模拟结果。所采用的两种1200VIGBT芯片有效面积均为0.5cm2，母线电压=600V，负载电流为75A，两种IGBT配有完全相同的回流二极管。两种IGBT的栅极电阻都是15欧姆。所有器件的结温(Tj)都是150℃。
关断性能，包括关断能耗(Eoff)和关断电压尖峰(Vce peak)如下表所示。
| 图1结构 | 图2结构 | |
| 关断能耗 | 8.218mJ | 8.756mJ |
| Vce峰值 | 771V | 761V |
可以明显看出，本发明的图2结构关断能耗只比图1结构多6.5%。本发明的图2结构的Vce峰值更低，具有更好的可靠性。
上面结合附图和具体实施例对本发明的实施方式作了详细的说明，但是本发明不限于上述实施方式，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (4)
1.一种绝缘栅双极型晶体管，包括背面的金属集电极(12)、P型集电极(11)、N型场终止层(10)和N-漂移区(9)，晶体管顶部包括有源原胞和虚拟原胞，有源原胞和虚拟原胞通过沟槽栅分开；沟槽栅结构由相互接触的多晶硅栅电极(3)和栅氧化层(7)组成，有源原胞包括相互交替排列的一个或多个N+发射区(1)和多个P+接触区(2)，它们通过介质层的窗口和金属发射极相连；有源原胞和虚拟原胞都包含P型阱区(6)，有源原胞内的P型阱区(6)通过P+接触区(2)和发射极电极相连，其特征在于：虚拟原胞内包含一个或多个P型阱区(6)，并且虚拟原胞内包含的所述一个或多个P型阱区(6)是不连续的，而且其电位悬空。
2. 根据权利要求1所述的绝缘栅双极型晶体管, 其特征在于：多晶硅(3)从沟槽内伸展出来形成多晶硅桥，覆盖了虚拟原胞，在电位悬空的不连续P型阱区(6)上方，多晶硅桥开有窗口。
3.根据权利要求1或2所述的绝缘栅双极型晶体管，其特征在于：所述原胞的结构形状是条形、圆形、方形或者多边形。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述晶体管的半导体材料是硅、碳化硅或者氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610010199.5A CN106960867B (zh) | 2016-01-08 | 2016-01-08 | 一种绝缘栅双极型晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610010199.5A CN106960867B (zh) | 2016-01-08 | 2016-01-08 | 一种绝缘栅双极型晶体管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106960867A true CN106960867A (zh) | 2017-07-18 |
| CN106960867B CN106960867B (zh) | 2020-04-21 |
Family
ID=59480468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610010199.5A Active CN106960867B (zh) | 2016-01-08 | 2016-01-08 | 一种绝缘栅双极型晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106960867B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416283A (zh) * | 2019-07-17 | 2019-11-05 | 国电南瑞科技股份有限公司 | 一种igbt器件结构 |
| CN110429133A (zh) * | 2019-07-17 | 2019-11-08 | 国电南瑞科技股份有限公司 | 一种绝缘栅双极型晶体管 |
| CN115732553A (zh) * | 2022-11-10 | 2023-03-03 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090014754A1 (en) * | 2007-07-10 | 2009-01-15 | Fuji Electric Device Technology Co., Ltd. | Trench type insulated gate mos semiconductor device |
| CN102148239A (zh) * | 2010-02-05 | 2011-08-10 | 株式会社电装 | 绝缘栅极半导体器件 |
| CN103956379A (zh) * | 2014-05-09 | 2014-07-30 | 常州中明半导体技术有限公司 | 具有优化嵌入原胞结构的cstbt器件 |
-
2016
- 2016-01-08 CN CN201610010199.5A patent/CN106960867B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090014754A1 (en) * | 2007-07-10 | 2009-01-15 | Fuji Electric Device Technology Co., Ltd. | Trench type insulated gate mos semiconductor device |
| CN102148239A (zh) * | 2010-02-05 | 2011-08-10 | 株式会社电装 | 绝缘栅极半导体器件 |
| CN103956379A (zh) * | 2014-05-09 | 2014-07-30 | 常州中明半导体技术有限公司 | 具有优化嵌入原胞结构的cstbt器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416283A (zh) * | 2019-07-17 | 2019-11-05 | 国电南瑞科技股份有限公司 | 一种igbt器件结构 |
| CN110429133A (zh) * | 2019-07-17 | 2019-11-08 | 国电南瑞科技股份有限公司 | 一种绝缘栅双极型晶体管 |
| CN115732553A (zh) * | 2022-11-10 | 2023-03-03 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN115732553B (zh) * | 2022-11-10 | 2023-06-13 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106960867B (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105322002B (zh) | 反向传导igbt | |
| US10050105B2 (en) | Semiconductor device | |
| US7170106B2 (en) | Power semiconductor device | |
| CN103956379B (zh) | 具有优化嵌入原胞结构的cstbt器件 | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| US9559171B2 (en) | Semiconductor device | |
| CN108198851A (zh) | 一种具有增强载流子存储效应的超结igbt | |
| US20130026560A1 (en) | Semiconductor device | |
| CN102610643A (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
| CN109888007B (zh) | 具有二极管钳位载流子存储层的soi ligbt器件 | |
| CN106449741B (zh) | 一种绝缘栅双极型晶体管器件结构 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN108231878A (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| JP2020031222A (ja) | 半導体装置 | |
| CN106960867A (zh) | 一种绝缘栅双极型晶体管器件 | |
| CN104103522B (zh) | 一种高耐压超结终端结构的制备方法 | |
| CN107425056A (zh) | 一种绝缘栅双极型晶体管器件 | |
| CN107516679B (zh) | 一种深槽超结dmos器件 | |
| CN107068742B (zh) | 具有不连续p型基区嵌入原胞结构的半导体器件 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN104241349B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN108598152B (zh) | 一种超结器件终端结构 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN202454560U (zh) | 沟槽金属氧化物半导体场效应晶体管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |