CN106960839A - 半导体集成电路的电容器以及其制造方法 - Google Patents

半导体集成电路的电容器以及其制造方法 Download PDF

Info

Publication number
CN106960839A
CN106960839A CN201610547623.XA CN201610547623A CN106960839A CN 106960839 A CN106960839 A CN 106960839A CN 201610547623 A CN201610547623 A CN 201610547623A CN 106960839 A CN106960839 A CN 106960839A
Authority
CN
China
Prior art keywords
expansion
layer
thermal coefficient
crystal seed
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610547623.XA
Other languages
English (en)
Other versions
CN106960839B (zh
Inventor
李韩民
崔潘秋
欧权孙
洪森门
洪森文
柳坤汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imark Technology Co
Original Assignee
Imark Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imark Technology Co filed Critical Imark Technology Co
Publication of CN106960839A publication Critical patent/CN106960839A/zh
Application granted granted Critical
Publication of CN106960839B publication Critical patent/CN106960839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/02—Devices for withdrawing samples
    • G01N1/22—Devices for withdrawing samples in the gaseous state
    • G01N1/2226—Sampling from a closed space, e.g. food package, head space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/02—Devices for withdrawing samples
    • G01N1/10—Devices for withdrawing samples in the liquid or fluent state
    • G01N1/18—Devices for withdrawing samples in the liquid or fluent state with provision for splitting samples into portions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/02—Devices for withdrawing samples
    • G01N1/10—Devices for withdrawing samples in the liquid or fluent state
    • G01N1/20—Devices for withdrawing samples in the liquid or fluent state for flowing or falling materials
    • G01N1/2035—Devices for withdrawing samples in the liquid or fluent state for flowing or falling materials by deviating part of a fluid stream, e.g. by drawing-off or tapping
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/40—Concentrating samples
    • G01N1/4077—Concentrating samples by other techniques involving separation of suspended solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/02—Devices for withdrawing samples
    • G01N1/10—Devices for withdrawing samples in the liquid or fluent state
    • G01N1/20—Devices for withdrawing samples in the liquid or fluent state for flowing or falling materials
    • G01N2001/2007—Flow conveyors
    • G01N2001/2021—Flow conveyors falling under gravity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/02—Devices for withdrawing samples
    • G01N1/22—Devices for withdrawing samples in the gaseous state
    • G01N1/2226—Sampling from a closed space, e.g. food package, head space
    • G01N2001/2229—Headspace sampling, i.e. vapour over liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Hydrology & Water Resources (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

半导体集成电路的电容器以及其制造方法。本发明提供一种半导体集成电路的电容器以及一种其制造方法，例如，一种半导体集成电路的金属‑绝缘体‑金属(MIM)类型电容器以及一种其制造方法，所述半导体集成电路的MIM类型电容器能够提高电容器的电极层与介电层之间的粘附力。例如，本发明提供一种具有新结构的半导体集成电路的电容器以及一种其制造方法，所述电容器通过在金属电极层与介电层之间(具体来说，在下部电极层与介电层之间)另外形成能够减小或补偿热膨胀系数差的缓冲层来防止所述下部电极层与所述介电层之间的界面上的分层现象。

Description

半导体集成电路的电容器以及其制造方法
相关申请的交叉引用
本申请引用2016年1月11日递交的第10-2016-0003347号韩国专利申请、主张所述韩国专利申请的优先权并主张所述韩国专利申请的权益，所述韩国专利申请的内容在此以全文引入的方式并入本文中。
技术领域
本发明包含的实施例涉及一种半导体集成电路的电容器以及一种其制造方法，且更具体地说，涉及一种半导体集成电路的金属-绝缘体-金属类型电容器以及一种其制造方法，所述半导体集成电路的金属-绝缘体-金属类型电容器能够提高电容器的电极层与介电层之间的粘附力。
背景技术
一般来说，半导体集成电路(例如，存储器装置)根据信号处理方法分成数字集成电路和模拟集成电路，并且众所周知，每个集成电路根据电容器中积累的电荷的存在和不存在来记录信息而不论数字类型和模拟类型。
电容器是一种存储能量的半导体装置，并且以其中层合两个电极层和安置在电极层之间的介电层的结构来制造。
因此，当施加DC电压(例如正电压)到一个电极层时，在一个带电的电极层中积累正电荷，在相对的电极层中积累负电荷，以这种方式使得积累电荷以便与所施加的电压均衡，因此电容器处于充电完成状态，并且在此状态中的电流处于截止状态。
另一方面，电容器的放电是充电过程的反向过程，并且当连接电阻而不是施加电压时，电荷放电多达充电量，因此电流变为流动状态，并且此外，在AC电压下重复充电和放电过程，因此电流始终处于通过电容器的流动状态。
下文将描述相关技术中执行上述功能的半导体集成电路的电容器的结构。
图1示出相关技术的电容器的结构。
如图1中所示，电容器20包含：下部电极层12，所述下部电极层形成于晶片10(例如，硅或玻璃)上并且由金属(例如，铜)制成；形成于下部电极层12上的介电层14(例如，氮化硅(SiN))；以及上部电极层16，所述上部电极层形成于介电层14上并且由金属(例如，铜)制成，因此电容器20总体上具有金属-绝缘体-金属(MIM)类型结构。
相关技术的电容器通过以下过程制造。
首先，使用溅镀法在晶片10上涂布用于电镀下部电极层的第一晶种层11(钛钨(TiW)层)。
随后，使用典型电镀过程在第一晶种层11上形成由金属(例如，铜)制成的下部电极层12。
接着，使用等离子体增强化学气相沉积(PECVD)法在下部电极层12上涂布氮化硅(SiN)作为介电层14。
随后，使用溅镀法在介电层14上涂布用于电镀上部电极层的第二晶种层15(钛钨(TiW)层)。
随后，使用典型电镀过程在第二晶种层15上形成由金属(例如，铜)制成的上部电极层16。
通过依次执行上述过程，完成其中依次层合下部电极层12、介电层14以及上部电极层16的相关技术的MIM类型电容器。
因此，当施加电压到下部电极层12时，积累正电荷，并且在相对的上部电极层16中积累负电荷，因此对电容器充电，电容器的放电是充电过程的反向过程，并且当施加电阻而不是电压时，电荷放电，且电流变为流动状态。
然而，相关技术的MIM类型电容器存在以下问题。
归因于配置电容器的电极层与介电层之间热膨胀系数(CTE)的不匹配，在电极层与介电层之间的界面上会出现分层现象。
电容器的制造过程经过例如电镀、溅镀和PECVD等过程，由此热影响每个配置，并且上部和下部电极层(例如铜)的CTE是16到18ppm/℃，介电层(例如，SiN)的CTE是2.1到3.1ppm/℃，并且第一和第二晶种层(例如，TiW)的CTE是4.5到4.6ppm/℃。
因此，如图1中所示，上部电极层16通过插入在上部电极层16与介电层14之间的第二晶种层15与介电层14接触，因此不容易出现上部电极层16与介电层14之间的界面分层，但是下部电极层12与介电层14直接接触，因此在下部电极层12与介电层14之间的界面上会因下部电极层12和介电层14的CTE的过大差而出现分层现象。
发明内容
本发明提供一种具有新结构的半导体集成电路的电容器以及一种其制造方法，所述电容器通过在金属电极层与介电层(具体来说，下部电极层与介电层)之间另外形成能够减小或补偿热膨胀系数差的缓冲层来防止下部电极层与介电层之间的界面上的分层现象。
将在优选实施例的以下描述中描述或从以下描述中清楚本发明的上述和其它目的。
根据本发明的一个方面，提供一种半导体集成电路电容器，其包含：下部电极层，所述下部电极层形成于晶片上，具有插入在其间的第一晶种层；介电层，所述介电层形成于所述下部电极层上；以及上部电极层，所述上部电极层形成于所述介电层上，具有插入在其间的第二晶种层，另外在下部电极层与介电层之间形成缓冲层，所述缓冲层用于减小下部电极层与介电层之间的热膨胀系数差。
缓冲层可以由选自TiW、Ti、Cr和W的任何一种材料形成。
介电层可以涂布有选自氮化硅SiN、氧化铝(Al2O3)和二氧化铪(HfO3)中的任何一种。
根据本发明的一个方面，提供一种制造半导体集成电路的电容器的方法，所述方法依次包含：i)在晶片上涂布用于电镀下部电极层的第一晶种层；ii)在第一晶种层上电镀由金属制成的下部电极层；iii)在下部电极层上涂布用于减小下部电极与介电层之间的热膨胀系数差的缓冲层；iv)在缓冲层上涂布介电层；v)在介电层上涂布用于电镀上部电极层的第二晶种层；以及vi)在第二晶种层上电镀由金属制成的上部电极层。
缓冲层可以由选自TiW、Ti、Cr和W的任何一种材料形成，并且可以通过溅镀法涂布在下部电极层上
介电层可以涂布有选自氮化硅SiN、氧化铝(Al2O3)和二氧化铪(HfO3)中的任何一种，并且可以通过等离子体增强化学气相沉积(PECVD)涂布在缓冲层上。
通过上述技术解决方案，本发明提供下文效果。
根据本发明，通过在电容器的金属电极层与介电层之间(具体来说，在下部电极层与介电层之间)形成能够减小热膨胀系数差的缓冲层，有可能减小下部电极层与介电层之间的热膨胀系数差，并且容易地防止下部电极层与介电层之间的界面上的分层现象。
附图说明
图1是示出相关技术的半导体集成电路的电容器结构的截面视图。
图2是示出根据本发明的半导体集成电路的电容器结构的截面视图。
图3是通过电子显微镜比较的相关技术的电容器和本发明的电容器的实际图像。
具体实施方式
在下文中，将参考附图详细描述本发明的示例性实施例。
图2是示出根据本发明的半导体集成电路的电容器结构的截面视图。
如图2中所示，根据本发明的电容器20具有金属-绝缘体-金属(MIM)类型结构，包含：下部电极层12，所述下部电极层形成于晶片10(例如，硅或玻璃)上并且由金属(例如，铜)制成；形成于下部电极层12上的介电层14(例如，氮化硅(SiN))；以及上部电极层16，所述上部电极层形成于介电层14上并且由金属(例如，铜)制成，并且另外形成缓冲层18，所述缓冲层能够减小相应金属电极12和16与介电层14(具体来说，下部电极层16与介电层14)之间的热膨胀系数差。
本发明的电容器通过以下过程制造。
首先，使用溅镀法在晶片10上涂布用于电镀下部电极层的第一晶种层(钛钨(TiW)层)。
随后，使用典型电镀过程在第一晶种层11上形成由金属(例如，铜)制成的下部电极层12。
随后，使用溅镀法在下部电极层12的表面上涂布缓冲层18，所述缓冲层能够减小下部电极层12与介电层14之间的热膨胀系数差。
缓冲层18可以由TiW制成，其与电容器制造过程期间使用的第一和第二晶种层的材料(TiW)相同，与能够减小下部电极层12与介电层14之间的热膨胀系数差的材料相同，但是缓冲层18的材料不限于TiW，并且考虑热膨胀系数和电特性可以使用例如Ti、Cr和W等材料。
因此，将选自TiW、Ti、Cr和W的任何一种材料用作缓冲层18并且通过溅镀法涂布在下部电极层12上。
接着，使用等离子体增强化学气相沉积(PECVD)法在下部电极层12上涂布氮化硅(SiN)作为介电层14。
或者，使用PECVD法在下部电极层12上涂布氧化铝(Al2O3)或二氧化铪(HfO3)作为介电层14以便提高电容密度。
随后，使用溅镀法在介电层14上涂布用于电镀上部电极层的第二晶种层15(钛钨(TiW)层)。
随后，使用典型电镀过程在第二晶种层15上形成由金属(例如，铜)制成的上部电极层16。
通过依次执行上述过程，完成其中依次层合下部电极层12、介电层14以及上部电极层16的相关技术的MIM类型电容器，并且在下部电极层12与介电层14之间存在缓冲层18，在介电层14与上部电极层16之间存在由与缓冲层的材料相同的材料制成的第二晶种层15，因此有可能减小相应电极层12和16与介电层14(具体来说，下部电极层12与介电层14)之间的热膨胀系数差，由此容易地防止下部电极层12和介电层14的界面上的分层现象。
下部电极层12和上部电极层16的热膨胀系数是16到18ppm/℃，介电层(例如，SiN)的热膨胀系数是2.1到3.1ppm/℃，第一和第二晶种层(例如，TiW)的热膨胀系数是4.5到4.6ppm/℃，并且缓冲层(例如，TiW)的热膨胀系数也是4.5到4.6ppm/℃。
所以，在相关技术中，下部电极层12与介电层14直接接触，因此存在这样的问题：在下部电极层12与介电层14之间的界面上会因下部电极层12和介电层14之间的热膨胀系数的过大差而出现分层现象。然而，在本发明中，在下部电极层12与介电层14之间存在缓冲层18，所述缓冲层用以减小下部电极层12与介电层14之间的热膨胀系数差，由此能容易地防止下部电极层12与介电层14之间的界面上的分层现象。
作为本发明的测试实例，使用电子显微镜观察了包含如上所述缓冲层的本发明的电容器的横截面以及相关技术的电容器的横截面，并且图3中示出了观测结果。
如图3中可见，可以观察到，在相关技术的电容器中，在下部电极层12与介电层14之间的界面上出现分层现象，但是在本发明中，通过存在于下部电极层12与介电层14之间的缓冲层18，下部电极层12与介电层14之间的界面牢固地粘合而没有分层。

Claims (20)

1.一种半导体集成电路，包括：
衬底，所述衬底包括衬底热膨胀系数；以及
电容器，所述电容器在所述衬底上并且包括：
下部晶种层，所述下部晶种层在所述衬底的最顶层衬底表面上并且包括下部晶种热膨胀系数；
下部电极层，所述下部电极层在所述下部晶种层上并且包括下部电极热膨胀系数；
缓冲层，所述缓冲层在所述下部电极层上并且包括缓冲热膨胀系数；
介电层，所述介电层在所述缓冲层上并且包括介电热膨胀系数；
上部晶种层，所述上部晶种层在所述介电层上并且包括上部晶种热膨胀系数；以及
上部电极层，所述上部电极层在所述上部晶种层上并且包括上部电极热膨胀系数；
其中：
所述下部电极热膨胀系数大于所述缓冲热膨胀系数；
所述缓冲热膨胀系数大于所述介电热膨胀系数；
所述下部电极热膨胀系数大于所述下部晶种热膨胀系数；
所述下部晶种热膨胀系数大于所述衬底热膨胀系数；
所述上部电极热膨胀系数大于所述上部晶种热膨胀系数；
所述上部晶种热膨胀系数大于所述介电热膨胀系数；并且
所述下部电极热膨胀系数与所述缓冲热膨胀系数之间的差大于所述缓冲热膨胀系数与所述介电热膨胀系数之间的差。
2.根据权利要求1所述的半导体集成电路，其中：
所述衬底包括半导体材料和/或玻璃材料中的一种或两种；
所述电容器的每一层形成于所述衬底上；
所述下部晶种层的材料、所述缓冲层的材料以及所述上部晶种层的材料彼此相同；
所述下部晶种层包括設置到所述最顶层衬底表面上的电镀层；
所述下部电极层包括电镀到所述下部晶种层上的电镀层；
所述缓冲层包括溅镀到所述下部电极层上的溅镀层；
所述介电层包括沉积到所述缓冲层上的化学气相沉积层；
所述上部晶种层包括电镀到所述介电层上的电镀层；并且
所述上部电极层包括电镀到所述上部晶种层上的电镀层。
3.一种半导体集成电路，包括：
衬底；以及
电容器，所述电容器在所述衬底上并且包括：
下部电极层，所述下部电极层耦合到所述衬底并且包括下部电极热膨胀系数；
缓冲层，所述缓冲层在所述下部电极层上并且包括缓冲热膨胀系数；
介电层，所述介电层在所述缓冲层上并且包括介电热膨胀系数；以及
上部电极层，所述上部电极层在所述介电层上；
其中：
所述下部电极热膨胀系数大于所述缓冲热膨胀系数；并且
所述缓冲热膨胀系数大于所述介电热膨胀系数。
4.根据权利要求3所述的半导体集成电路，其中：
所述缓冲层包括以下各项中的一种或多种：
钛钨、钛、铬和/或钨。
5.根据权利要求3所述的半导体集成电路，其中：
所述介电层包括以下各项中的一种或多种：
氮化硅、氧化铝和/或二氧化铪)。
6.根据权利要求3所述的半导体集成电路，其中：
所述电容器的每一层形成于所述衬底上。
7.根据权利要求3所述的半导体集成电路，其中：
所述衬底包括半导体材料和/或玻璃材料中的一种或两种。
8.根据权利要求3所述的半导体集成电路，其中：
所述下部电极热膨胀系数与所述缓冲热膨胀系数之间的差大于所述缓冲热膨胀系数与所述介电热膨胀系数之间的差。
9.根据权利要求3所述的半导体集成电路，包括：
下部晶种层，所述下部晶种层在所述衬底与所述下部电极层之间并且包括下部晶种热膨胀系数；
其中：
所述下部电极热膨胀系数大于所述下部晶种热膨胀系数；并且
所述下部晶种热膨胀系数大于所述衬底的热膨胀系数。
10.根据权利要求9所述的半导体集成电路，其中：
所述下部晶种层的材料和所述缓冲层的材料彼此相同。
11.根据权利要求9所述的半导体集成电路，包括：
上部晶种层，所述上部晶种层在所述介电层与所述上部电极层之间并且包括上部晶种热膨胀系数；
其中：
所述上部电极热膨胀系数大于所述上部晶种热膨胀系数；并且
所述上部晶种热膨胀系数大于所述介电热膨胀系数。
12.根据权利要求11所述的半导体集成电路，其中：
所述下部晶种层的材料、所述缓冲层的材料以及所述上部晶种层的材料彼此相同。
13.根据权利要求3所述的半导体集成电路，其中：
所述缓冲层包括溅镀到所述下部电极层上的溅镀层。
14.一种制造半导体集成电路的电容器的方法，所述方法包括：
提供衬底；以及
在所述衬底上形成电容器，所述形成包括：
在所述衬底上形成下部电极层；
在所述下部电极层上形成缓冲层；
在所述缓冲层上形成介电层；以及
在所述第二晶种层上形成上部电极层；
其中：
所述下部电极层的下部电极热膨胀系数大于所述缓冲层的缓冲热膨胀系数；并且
所述缓冲热膨胀系数大于所述介电层的介电热膨胀系数。
15.根据权利要求14所述的方法，其中：
所述缓冲层溅镀到所述下部电极层上，并且包括钛钨、钛、铬和/或钨中的一种或多种。
16.根据权利要求14所述的方法，其中：
所述介电层通过化学气相沉积形成于所述缓冲层上，并且包括氮化硅、氧化铝和/或二氧化铪中的一种或多种。
17.根据权利要求14所述的方法，其中：
形成所述电容器包括将下部晶种层电镀于所述衬底上；并且
形成所述下部电极层包括将所述下部电极层电镀于所述下部晶种层上。
18.根据权利要求17所述的方法，其中：
形成所述电容器包括将上部晶种层电镀于所述介电层上；并且
形成所述上部电极层包括将所述上部电极层电镀于所述上部晶种层上。
19.根据权利要求18所述的方法，其中：
所述缓冲层的材料与以下各项中的至少一者相同：
所述上部晶种层的材料；或
所述下部晶种层的材料。
20.根据权利要求14所述的方法，其中：
形成所述下部电极层包括：
将所述下部电极层形成于所述衬底的最顶层表面之上。
CN201610547623.XA 2016-01-11 2016-07-12 半导体集成电路的电容器以及其制造方法 Active CN106960839B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020160003347 2016-01-11
KR1020160003347A KR20170083888A (ko) 2016-01-11 2016-01-11 반도체 집적회로의 커패시터 및 그 제조 방법
US15/149,054 US20170200782A1 (en) 2016-01-11 2016-05-06 Capacitor of semiconductor integrated circuit and method for manufacturing the same
US15/149,054 2016-05-06

Publications (2)

Publication Number Publication Date
CN106960839A true CN106960839A (zh) 2017-07-18
CN106960839B CN106960839B (zh) 2023-08-08

Family

ID=59275953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610547623.XA Active CN106960839B (zh) 2016-01-11 2016-07-12 半导体集成电路的电容器以及其制造方法

Country Status (4)

Country Link
US (1) US20170200782A1 (zh)
KR (1) KR20170083888A (zh)
CN (1) CN106960839B (zh)
TW (2) TWI695515B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413847A (zh) * 2017-08-16 2019-03-01 欣兴电子股份有限公司 金属化基板及其制造方法
US11476261B2 (en) * 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US10847201B2 (en) 2019-02-27 2020-11-24 Kepler Computing Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate line
KR20220048302A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 집적 회로 소자
US11744081B1 (en) 2021-05-07 2023-08-29 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode, and method of forming such
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11997853B1 (en) 2022-03-07 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308857A (zh) * 2007-05-17 2008-11-19 东部高科股份有限公司 图像传感器及其制造方法
US20100140772A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure in Substrate for IPD and Baseband Circuit Separated by High-Resistivity Molding Compound
CN102858691A (zh) * 2010-04-28 2013-01-02 株式会社村田制作所 具有阴离子控制的介电性质的钙钛矿材料、薄膜电容器器件及其制造方法
CN206040640U (zh) * 2016-01-11 2017-03-22 艾马克科技公司 半导体集成电路的电容器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538325B2 (en) * 2001-03-06 2003-03-25 Delphi Technologies, Inc. Multi-layer conductor system with intermediate buffer layer for improved adhesion to dielectrics
KR100428789B1 (ko) * 2001-12-05 2004-04-28 삼성전자주식회사 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법
US7148528B2 (en) * 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods
JP2014154632A (ja) * 2013-02-06 2014-08-25 Rohm Co Ltd 多層構造体、コンデンサ素子およびその製造方法
CN105118771A (zh) * 2015-09-01 2015-12-02 中国科学院上海微系统与信息技术研究所 一种高品质因数电容制造方法
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308857A (zh) * 2007-05-17 2008-11-19 东部高科股份有限公司 图像传感器及其制造方法
US20100140772A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure in Substrate for IPD and Baseband Circuit Separated by High-Resistivity Molding Compound
CN102858691A (zh) * 2010-04-28 2013-01-02 株式会社村田制作所 具有阴离子控制的介电性质的钙钛矿材料、薄膜电容器器件及其制造方法
CN206040640U (zh) * 2016-01-11 2017-03-22 艾马克科技公司 半导体集成电路的电容器

Also Published As

Publication number Publication date
KR20170083888A (ko) 2017-07-19
TWI744902B (zh) 2021-11-01
TW201725736A (zh) 2017-07-16
US20170200782A1 (en) 2017-07-13
TW202034533A (zh) 2020-09-16
CN106960839B (zh) 2023-08-08
TWI695515B (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
CN106960839A (zh) 半导体集成电路的电容器以及其制造方法
US8035277B2 (en) Method for forming a multi-layer electrode underlying a piezoelectric layer and related structure
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
US20100104403A1 (en) Apparatus for transferring a wafer
TW200425529A (en) High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
US20080062612A1 (en) Electrostatic chuck
US9153380B2 (en) Shapeable short circuit resistant capacitor
US8110861B1 (en) MIM capacitor high-k dielectric for increased capacitance density
CN109817607A (zh) 具有电容器的半导体器件的结构和形成方法
US6570753B2 (en) Capacitor and method of storing energy
WO2011132492A1 (ja) 薄膜キャパシタ
CN206040640U (zh) 半导体集成电路的电容器
TWI332700B (en) Integrated circuit devices including metal-insulator-metal capacitors and methods of fabricating the same
CN101989620B (zh) Mim电容器及其制造方法
US7446047B2 (en) Metal structure with sidewall passivation and method
CN107293513B (zh) 一种半导体器件及其制造方法和电子装置
WO2014161461A1 (zh) 一种改善半导体晶圆电容制程中介质分层的方法
CN215451402U (zh) 一种电容及半导体设备
Tegueu et al. Integration of tantalum pentoxide capacitors with through-silicon vias
US11951583B2 (en) Electrostatic chuck with high insulation performance and electrostatic attraction force
US20230136703A1 (en) Electrostatic chuck that includes upper ceramic layer that includes a dielectric layer, and related methods and structures
JPH02140933A (ja) 半導体装置およびその製造方法
JPS60197335A (ja) 静電チヤツク装置
US7112540B2 (en) Pretreatment for an electroplating process and an electroplating process in including the pretreatment
KR20020064508A (ko) 정전 척

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant