CN106952965B - 硅外延片及其制备方法 - Google Patents
硅外延片及其制备方法 Download PDFInfo
- Publication number
- CN106952965B CN106952965B CN201710187931.0A CN201710187931A CN106952965B CN 106952965 B CN106952965 B CN 106952965B CN 201710187931 A CN201710187931 A CN 201710187931A CN 106952965 B CN106952965 B CN 106952965B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- epitaxial
- resistance
- silicon
- linear gradient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 47
- 239000010703 silicon Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000008859 change Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 127
- 230000008569 process Effects 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 238000010926 purge Methods 0.000 claims description 4
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 229910021389 graphene Inorganic materials 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 abstract description 10
- 238000009826 distribution Methods 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000003672 processing method Methods 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明公开了一种硅外延片及其制备方法，涉及半导体器件的制造或处理方法技术领域。所述方法包括如下步骤：在硅衬底的上表面直接生长一层低阻外延层；在所述低阻外延层的上表面每5μm‑10μm生长一层线性渐变外延层，生长时计算所述渐变外延层的线性阻值对应的掺杂流量进行掺杂；在最外层的线性渐变外延层的上表面生长高阻外延层。本发明所述外延片的内层外延层包括两层以上的线性渐变外延层，线性渐变外延层采用多层生长，层间有微量掺杂优先进入反应腔室改变外延生长环境，同时使用流量同时渐变（Ramp）的方法，不仅能提高器件的软度因子，还能保持器件原有的电学特性，完全实现过渡区线性分布参数可控，且重复性、一致性强。
Description
技术领域
本发明涉及半导体器件的制造或处理方法技术领域，尤其涉及一种硅外延片及其制备方法。
背景技术
PIN结构二极管在正向偏置电压下，导通阻抗很小，近似短路；反向偏压下，阻抗很高，近似开路；并且它具有功率容量大、损耗小、速度快等特点，因此在功率二极管中广泛应用。例如：开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用。
随着电子技术、集成电路的不断发展，对功率半导体器件的稳定性和可靠性提出更高的要求。对于快恢复二极管来说，它在反向恢复过程中产生电流的瞬变，强烈的电流瞬变过程会使得即使寄生电感很小也会产生较高的感应电压，烧毁电路中的器件。同时，电流瞬变还会在 LC 共振电路中产生振荡，振荡会产生大量辐射，造成 EMI 问题，加速绝缘材料的老化，对电路的稳定性和可靠性造成很大的威胁。为了减小这种电压的震荡，提升器件的稳定性及可靠性，就需要在反向恢复过程中形成一个较为合适的反向恢复电流，即提高器件的软因子。在加工工艺中，通常采取在N+区和N-基区之间增加一个缓冲层的方法进行改善，这是由于缓冲层中大量载流子的存在，抑制电流瞬变的发生。在反向偏压下，势垒区在通过缓冲层结构时扩展减缓，这样经过少子存储之后，缓冲层中还有大量的自由载流子未被抽走，从而提高二极管的下降时间tf，而提高软度因子。
S=tf/ts
tf：从电流过零点开始，到反向恢复峰值电流的时间间隔
ts：从反向恢复峰值电流到电流到零点的时间间隔为ts
S：软度因子
传统的的外延工艺是在硅衬底上直接使用恒定注入、稀释流量的方法生长外延层，外延层浓度一致不变，这种方法形成的过渡区非常短，对抗击反向恢复电流冲击的能力很小。而传统的制作缓冲层工艺方法是使用注入、扩散工艺在N-衬底形成缓冲层及N+层，由于注入过程的不可控，造成缓冲层杂质浓度、缓冲层厚度、杂质浓度分布等参数不可控，最终导致器件参数的不稳定。图1是现有技术中常规FRD外延片纵向电阻率分布曲线。
另一种非传统工艺使用注入及稀释流量同时渐变（Ramp）的方法，通过对流量的精确控制，可以形成一个可控的外延浓度渐变的长过渡区外延层，在过渡区生长完成后，采用传统工艺生长最外层N-层，以保持器件需要的反向电压等电参数特性，缺点为第一层低阻值0.05-1ohm.cm的外延过渡区对系统自掺杂效应影响大，中心和边缘过渡区很难重合。图2是现有技术中非传统工艺外延层过渡区分布图。
发明内容
本发明所要解决的技术问题是如何提供一种不仅能够保持器件原有的电学特性，还能够提高器件的软度因子的硅外延片。
为解决上述技术问题，本发明所采取的技术方案是：一种硅外延片，其特征在于：包括衬底，内层外延层位于所述衬底的上表面，高阻外延层位于所述内层外延层的上表面；所述内层外延层包括位于下侧的低阻外延层以及低阻外延层上表面的两层以上的线性渐变外延层。
进一步的技术方案在于：所述衬底使用重掺砷的N型〈111〉抛光片。
进一步的技术方案在于：所述低阻外延层的厚度为0.5μm -2μm，电阻率为0.5Ω.cm -10Ω.cm。
进一步的技术方案在于：单层所述线性渐变外延层的厚度为5μm -10μm，第一至第n线性渐变外延层从下到上设置，第一线性渐变外延层的起始电阻率与低阻外延层的电阻率相同，并从下到上逐渐增大，第二线性渐变外延层的起始电阻率与第一线性渐变外延层的最大电阻率相同，并从下到上逐渐增大，以此类推，第n线性渐变外延层的起始电阻率与第n-1线性渐变外延层的最大电阻率相同，并从下到上逐渐增大到与所述高阻外延层相同的电阻率，n为大于1的自然数。
进一步的技术方案在于：所述高阻外延层的厚度为50~100μm，电阻率为50Ω.cm ~100Ω.cm。
本发明还公开了一种硅外延片的制备方法，其特征在于所述方法包括如下步骤：
在硅衬底的上表面直接生长一层低阻外延层；
在所述低阻外延层的上表面每5μm -10μm生长一层线性渐变外延层，生长时计算所述渐变外延层的线性阻值对应的掺杂流量进行掺杂；
在最外层的线性渐变外延层的上表面生长高阻外延层。
进一步的技术方案在于：所述方法还包括在硅衬底外延生长前对所述硅衬底进行氧化层去除的步骤，具体方法如下：使用H2对硅衬底进行烘烤，温度为1050~1150℃，恒温5-10分钟。
进一步的技术方案在于：所述方法还包括在放入硅衬底前高温下使用HCl对外延炉腔体进行清洗以及对外延炉的石墨烯基座进行包硅处理的步骤。
进一步的技术方案在于：所述方法还包括：在生长前一层线性渐变外延层与后一层线性渐变外延层之间使用惰性气体对外延炉的反应腔进行吹扫1-2分钟的步骤。
进一步的技术方案在于：所述硅衬底使用重掺砷的N型〈111〉抛光片；所述低阻外延层的厚度为0.5μm -2μm，电阻率为0.5Ω.cm -10Ω.cm；所述线性渐变外延层的厚度为5μm -10μm；所述高阻外延层的厚度为50~100μm，电阻率为50Ω.cm ~100Ω.cm。
采用上述技术方案所产生的有益效果在于：本发明所述外延片的内层外延层包括两层以上的线性渐变外延层，线性渐变外延层采用多层生长，层间有微量掺杂优先进入反应腔室改变外延生长环境，同时使用流量同时渐变（Ramp）的方法，不仅能提高器件的软度因子，还能保持器件原有的电学特性，完全实现过渡区线性分布参数可控，且重复性、一致性强。
附图说明
图1是现有技术中常规FRD外延片纵向电阻率分布曲线；
图2是现有技术中非传统工艺外延层过渡区分布图；
图3是本发明实施例一所述硅外延片的结构示意图；
图4是本发明实施例二所述方法的流程图；
图5是本发明实施例三所述方法的流程图；
图6是本发明实施例所述硅外延片的过渡区分布图；
其中：1、硅衬底2、高阻外延层3、低阻外延层4、线性渐变外延层。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
实施例一
本发明实施例公开了一种硅外延片，如图3所示，所述外延片包括硅衬底1，内层外延层位于所述衬底的上表面，高阻外延层2位于所述内层外延层的上表面；所述内层外延层包括位于下侧的低阻外延层3以及低阻外延层3上表面的两层以上的线性渐变外延层4。
优选的，所述硅外延片中满足以下参数：所述硅衬底1使用重掺砷的N型〈111〉抛光片。所述低阻外延层3的厚度为0.5μm -2μm，电阻率为0.5Ω.cm -10Ω.cm。单层所述线性渐变外延层4的厚度为5μm -10μm，第一至第n线性渐变外延层从下到上设置，第一线性渐变外延层的起始电阻率与低阻外延层3的电阻率相同，并从下到上逐渐增大，第二线性渐变外延层的起始电阻率与第一线性渐变外延层的最大电阻率相同，并从下到上逐渐增大，以此类推，第n线性渐变外延层的起始电阻率与第n-1线性渐变外延层的最大电阻率相同，并从下到上逐渐增大到与所述高阻外延层2相同的电阻率，n为大于1的自然数。所述高阻外延层2的厚度为50~100μm，电阻率为50Ω.cm ~100Ω.cm。
需要说明的是，所述硅外延片中相关层的具体参数并不需要一定满足上述参数，本领域技术人员可以根据实际需要对上述参数进行适当的调整，以满足本申请的不同需求。
实施例二
本发明所述方法使用的主要设备为意大利PE-3061D外延炉，基座为高纯石墨基座。
如图4所示，本发明还公开了一种硅外延片的制备方法，所述方法包括如下步骤：
S101：在硅衬底1的上表面直接生长一层低阻外延层3；
S102：在所述低阻外延层3的上表面每5μm -10μm生长一层线性渐变外延层4，生长时计算所述渐变外延层的线性阻值对应的掺杂流量进行掺杂；
S103：在最外层的线性渐变外延层4的上表面生长高阻外延层2。
实施例三
本发明所述方法使用的主要设备为意大利PE-3061D外延炉，基座为高纯石墨基座。
如图5所示，本发明还公开了一种硅外延片的制备方法，所述方法包括如下步骤：
S201：外延炉处理：硅衬底装载前高温下使用HCl对外延炉反应腔进行彻底处理，保证腔室内的纯净度，之后，将石墨基座进行包硅处理。
S202：硅片预处理：使用H2对所述硅衬底的自然氧化层烘烤，减小自掺杂效应，保证片内电阻率一致性。
S203：外延层生长：第一层生长厚度为0.5微米-2微米，电阻率为0.5ohm.cm-1ohm.cm的低阻外延层，之后生长两层以上的线性渐变外延层，每5微米-10微米生长一次，计算线性渐变外延层的线性阻值对应的掺杂流量进行掺杂，生长前掺杂剂先进反应腔吹扫1-2分钟，改变反应腔室环境。第二层直接生长符合电阻率要求的高阻外延层。优选的，所述高阻外延层2的厚度为50~100μm，电阻率为50Ω.cm ~100Ω.cm。
表1
S204：测试：使用红外膜测厚仪进行厚度测试，使用Hg-CV测试电阻率，使用扩展电阻测试仪测试纵向电阻率分布。测试结果如图6所示，表明本发明加工的渐变缓冲层外延片完全符合器件制作要求。表1为本发明所述外延片电阻率、厚度片内一致性数据表。
本发明所述外延片的内层外延层包括两层以上的线性渐变外延层，线性渐变外延层采用多层生长，层间有微量掺杂优先进入反应腔室改变外延生长环境，同时使用流量同时渐变（Ramp）的方法，不仅能提高器件的软度因子，还能保持器件原有的电学特性，完全实现过渡区线性分布参数可控，且重复性、一致性强。
Claims (9)
1.一种硅外延片，其特征在于：包括硅衬底(1)，内层外延层位于所述衬底的上表面，高阻外延层(2)位于所述内层外延层的上表面；所述内层外延层包括位于下侧的低阻外延层(3)以及低阻外延层(3)上表面的两层以上的线性渐变外延层(4)；在制备所述硅外延片的过程中，当所述低阻外延层形成后，在生长所述线性渐变外延层前使用掺杂剂对反应腔吹扫1-2分钟；所述线性渐变外延层的掺杂流量与所述线性渐变外延层的线性阻值对应；所述硅衬底(1)使用重掺砷的N型〈111〉抛光片。
2.如权利要求1所述的硅外延片，其特征在于：所述低阻外延层(3)的厚度为0.5μm-2μm，电阻率为0.5Ω.cm-10Ω.cm。
3.如权利要求1所述的硅外延片，其特征在于：单层所述线性渐变外延层(4)的厚度为5μm-10μm，第一至第n线性渐变外延层从下到上设置，第一线性渐变外延层的起始电阻率与低阻外延层(3)的电阻率相同，并从下到上逐渐增大，第二线性渐变外延层的起始电阻率与第一线性渐变外延层的最大电阻率相同，并从下到上逐渐增大，以此类推，第n线性渐变外延层的起始电阻率与第n-1线性渐变外延层的最大电阻率相同，并从下到上逐渐增大到与所述高阻外延层(2)相同的电阻率，n为大于1的自然数。
4.如权利要求1所述的硅外延片，其特征在于：所述高阻外延层(2)的厚度为50～100μm，电阻率为50Ω.cm～100Ω.cm。
5.一种硅外延片的制备方法，其特征在于所述方法包括如下步骤：
在硅衬底(1)的上表面直接生长一层低阻外延层(3)；
在所述低阻外延层(3)的上表面每5μm-10μm生长一层线性渐变外延层(4)，生长时计算所述渐变外延层的线性阻值对应的掺杂流量进行掺杂；
在最外层的线性渐变外延层(4)的上表面生长高阻外延层(2)；
其中，所述硅衬底(1)使用重掺砷的N型〈111〉抛光片。
6.如权利要求5所述的硅外延片的制备方法，其特征在于所述方法还包括在硅衬底(1)外延生长前对所述衬底(1)进行氧化层去除的步骤，具体方法如下：使用H2对硅衬底(1)进行烘烤，温度为1050～1150℃，恒温5-10分钟。
7.如权利要求5所述的硅外延片的制备方法，其特征在于所述方法还包括在放入硅衬底(1)前高温下使用HCl对外延炉腔体进行清洗以及对外延炉的石墨烯基座进行包硅处理的步骤。
8.如权利要求5所述的硅外延片的制备方法，其特征在于所述方法还包括在生长前一层线性渐变外延层(4)与后一层线性渐变外延层(4)之间使用惰性气体对外延炉的反应腔进行吹扫1-2分钟的步骤。
9.如权利要求5所述的硅外延片的制备方法，其特征在于：所述低阻外延层(3)的厚度为0.5μm-2μm，电阻率为0.5Ω.cm-10Ω.cm；所述线性渐变外延层(4)的厚度为5μm-10μm；所述高阻外延层(2)的厚度为50～100μm，电阻率为50Ω.cm～100Ω.cm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710187931.0A CN106952965B (zh) | 2017-03-27 | 2017-03-27 | 硅外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710187931.0A CN106952965B (zh) | 2017-03-27 | 2017-03-27 | 硅外延片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952965A CN106952965A (zh) | 2017-07-14 |
| CN106952965B true CN106952965B (zh) | 2020-12-15 |
Family
ID=59473246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710187931.0A Active CN106952965B (zh) | 2017-03-27 | 2017-03-27 | 硅外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952965B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111769034B (zh) * | 2020-06-04 | 2022-03-29 | 东莞市天域半导体科技有限公司 | 一种渐变式pn结材料的制备方法 |
| CN112820628A (zh) * | 2020-12-31 | 2021-05-18 | 广州粤芯半导体技术有限公司 | 外延层的制备方法 |
| CN113299539B (zh) * | 2021-05-24 | 2022-10-11 | 深圳市联冀电子有限公司 | 一种sbd低正向饱和专用材料及其制备方法 |
| CN113322512B (zh) * | 2021-08-03 | 2021-12-17 | 南京国盛电子有限公司 | 一种提高外延片过渡区一致性的工艺方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247576A (zh) * | 2013-04-27 | 2013-08-14 | 河北普兴电子科技股份有限公司 | P++衬底上p-层硅外延片的制备方法 |
| CN103779274A (zh) * | 2012-10-24 | 2014-05-07 | 贵州煜立电子科技有限公司 | 一种恒电流二极管单元及其制作方法 |
| CN104218076A (zh) * | 2014-04-16 | 2014-12-17 | 李思敏 | 双高阻层槽形栅多晶硅结构的联栅晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102324382A (zh) * | 2011-10-20 | 2012-01-18 | 上海先进半导体制造股份有限公司 | 重掺杂p型衬底上生长高阻n型外延层的方法 |
-
2017
- 2017-03-27 CN CN201710187931.0A patent/CN106952965B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779274A (zh) * | 2012-10-24 | 2014-05-07 | 贵州煜立电子科技有限公司 | 一种恒电流二极管单元及其制作方法 |
| CN103247576A (zh) * | 2013-04-27 | 2013-08-14 | 河北普兴电子科技股份有限公司 | P++衬底上p-层硅外延片的制备方法 |
| CN104218076A (zh) * | 2014-04-16 | 2014-12-17 | 李思敏 | 双高阻层槽形栅多晶硅结构的联栅晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952965A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106952965B (zh) | 硅外延片及其制备方法 | |
| US20210098252A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP6627938B2 (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 | |
| JP2019096897A (ja) | 半導体装置 | |
| CN102383198B (zh) | 一种晶硅电池的三步变温扩散工艺 | |
| CN107430993A (zh) | 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置 | |
| CN108807154B (zh) | 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法 | |
| CN104919571B (zh) | 外延晶元，以及使用其的开关元件和发光元件 | |
| CN101159285A (zh) | 半导体装置及其制造方法 | |
| CN104319235A (zh) | 一种快速恢复二极管用硅外延片的制造方法 | |
| CN108598150A (zh) | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 | |
| JP2019102493A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN114628243A (zh) | 快速恢复外延二极管用双层硅外延片的制备方法 | |
| EP2695185A1 (en) | Controlling impurities in a wafer for an electronic circuit | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN105575772A (zh) | Frd用硅外延片制备方法 | |
| CN104425259A (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN110349841B (zh) | 一种双层结构硅外延片的制备方法 | |
| CN107829135A (zh) | 一种高质量碳化硅外延生长工艺 | |
| CN110942989B (zh) | 一种用于硅基快恢复二极管芯片的铂金掺杂方法 | |
| JPH1092841A (ja) | 制御可能積分バッファを備えたパワー半導体デバイス | |
| CN111864006A (zh) | 基于引入氧缺陷的多层TMDs光电器件及制备方法 | |
| CN202917494U (zh) | 场截止缓冲层及具有场截止缓冲层的igbt器件 | |
| US20200119173A1 (en) | Advanced field stop thyristor structure and manufacture methods | |
| CN114284144A (zh) | 二极管的制造方法及二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |