CN108305900A - 一种功率mosfet的缓变掺杂材料片及其制造方法 - Google Patents
一种功率mosfet的缓变掺杂材料片及其制造方法 Download PDFInfo
- Publication number
- CN108305900A CN108305900A CN201711480990.3A CN201711480990A CN108305900A CN 108305900 A CN108305900 A CN 108305900A CN 201711480990 A CN201711480990 A CN 201711480990A CN 108305900 A CN108305900 A CN 108305900A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- epitaxial layer
- gradual
- concentration
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 26
- 239000002019 doping agent Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 90
- 230000007704 transition Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000002356 single layer Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种功率MOSFET的缓变掺杂材料片及其制造方法；其特征在于：包括第一导电类型的高掺杂衬底、第一导电类型的缓变外延层区和第一导电类型的顶层外延层；通过多个单层的、浓度依次减低的过渡外延层组合形成的缓变外延层区，增大的MOSFET中寄生三极管集电区寄生电阻，能有效的抑制了单粒子烧毁效应；具有工艺实现简单、工艺效果可控、易重复的优点。
Description
技术领域
本发明涉及半导体器件材料制造领域，具体是一种功率MOSFET的缓变掺杂材料片及其制造方法。
背景技术
垂直双扩散功率MOSFET(VDMOS：Vertical Double-diffusion Metal OxideSemiconductor)器件因其具有功耗低、开关速度快、驱动能力强、负温度系数等优点，而广泛用于应用于电机调速、逆变器、电子开关、汽车电器和电子镇流器等,是功率集成电路及功率集成系统的核心元器件之一。
在低阻衬底片上生长高阻外延而形成的材料片是制作VDMOS器件的基础工艺，外延的电阻率、厚度直接影响器件的核心参数，电阻率和厚度越大，器件的耐压越高，导通电阻也越大。
常规的外延加工需要尽可能的控制衬底高掺杂质在外延生长过程和后续的高温加工过程中的上翻程度，避免损失有效外延低掺杂区的厚度(如图1)。尽可能的用较小的外延电阻率和厚度，在保证耐压的前提下，满足低导通电阻的要求。这就要求衬底和外延层之间的过渡区应具有宽度短、浓度突变的特点。
而对于有抗单粒子烧毁要求的MOSFET器件，将外延层过渡区做成缓变掺杂(如图2)是一种有效的加固方法，该方法可以降低MOSFET器件寄生三极管集电区电阻，提高其二次击穿点，达到提高MOSFET抗单粒子烧毁的能力。
如以常规的方式制作缓变掺杂外延片，需要调节衬底和外延层过渡区制备过程中，一边生长外延，一边调整氛围和流量。但是其有两个弊端：第一，难以精确控制过渡区杂质分布；第二，难以实现几个微米以上的厚过渡区制备。
综上所述，现有的外延材料片制备方法存在制备方法上的瑕疵，应用范围窄，工艺较难控制。
发明内容
本发明的目的是解决现有技术中存在的问题，提供一种功率MOSFET的缓变掺杂材料片及其制造方法。
为实现本发明目的而采用的技术方案是这样的，一种功率MOSFET的缓变掺杂材料片，其特征在于：包括第一导电类型的高掺杂衬底、第一导电类型的缓变外延层区和第一导电类型的顶层外延层。
所述第一导电类型的缓变外延层区覆盖于第一导电类型的高掺杂衬底之上。
所述第一导电类型的顶层外延层覆盖于第一导电类型的缓变外延层区之上。
所述第一导电类型的缓变外延层区由多个单层的过渡外延层构成。所述多个单层的过渡外延层的掺杂浓度依次降低，
所述过渡外延层的最大浓度不大于第一导电类型的高掺杂衬底的浓度、最小浓度不小于第一导电类型的顶层外延层的浓度。
所述多个单层的过渡外延层按浓度高低排序，依次覆盖于第一导电类型的高掺杂衬底之上。
当完成外延时，所述多个单层的过渡外延层的整体结构呈阶梯状。当经过整个功率MOSFET高温推进加工后，所述多个单层的过渡外延层的整体结构呈缓坡状。
一种功率MOSFET的缓变掺杂材料片的制造方法，其特征在于，包括以下步骤：
1)将第一导电类型的高掺杂衬底的浓度记为X，第一导电类型的顶层外延层的浓度记为Y。
2)依次制备第一导电类型的缓变外延层区内的多个单层的过渡外延层。
所述过渡外延层的掺杂最大浓度不大于X，最小浓度不小于Y。
所述过渡外延层依次分层降低掺杂浓度，并依次淀积到第一导电类型的高掺杂衬底上。
3)将所述第一导电类型的顶层外延层覆盖于第一导电类型的缓变外延层区上。完成整个MOSFET的高温加工制程，得到缓变掺杂的浓度分布。
进一步，所述第一导电类型的高掺杂衬底材料包括硅(Si)、碳化硅(SiC)或氮化镓(GaN)。
进一步，所述过渡外延层的层数为N，1≤N≤10，每层厚度为1～10um。更优选的，所述过渡外延层的层数为N，3≤N≤6，每层厚度为2～5um。
所述步骤2)中各过渡外延层的分段、每段厚度和浓度是可以根据需要调整和组合的。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)本发明可以采用常规的半导体材料制备工艺实现，其浓度和厚度可以做到精确控制。
2)本发明在第一导电类型的高掺杂衬底和第一导电类型的顶层外延层之间增加了一个由多个单层的过渡外延层组成的第一导电类型的缓变外延层区，由于各个过渡外延层的浓度依次分层降低，故而在经过后续高温加工过程后，会形成一个缓变的掺杂分布，降低了寄生三极管集电区电阻，提高了功率MOSFET的抗单粒子烧毁的能力。
附图说明
图1是常规外延材料片的掺杂分布浓度示意图；
图2是缓变掺杂外延材料片的掺杂分布浓度示意图；
图3是高掺杂衬底的掺杂分布浓度示意图；
图4是完成缓变外延层区后的掺杂分布浓度示意图；
图5是完成顶层外延层后的掺杂分布浓度示意图；
图6是MOSFET全工艺高温加工过程后的掺杂分布浓度示意图。
图中：第一导电类型的高掺杂衬底101、第一导电类型的缓变外延层区102和第一导电类型的顶层外延层103。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
一种功率MOSFET的缓变掺杂材料片，其特征在于：包括第一导电类型的高掺杂衬底101、第一导电类型的缓变外延层区102和第一导电类型的顶层外延层103。
所述第一导电类型的缓变外延层区102覆盖于第一导电类型的高掺杂衬底101之上。
所述第一导电类型的顶层外延层103覆盖于第一导电类型的缓变外延层区102之上。
所述第一导电类型的缓变外延层区102由多个单层的过渡外延层构成。所述多个单层的过渡外延层的掺杂浓度依次降低，
所述过渡外延层的最大浓度不大于第一导电类型的高掺杂衬底101的浓度、最小浓度不小于第一导电类型的顶层外延层103的浓度。
所述多个单层的过渡外延层按浓度高低排序，依次覆盖于第一导电类型的高掺杂衬底101之上。
当完成外延时，所述多个单层的过渡外延层的整体结构呈阶梯状。当经过整个功率MOSFET高温推进加工后，所述多个单层的过渡外延层的整体结构呈缓坡状。
所述第一导电类型的高掺杂衬底101材料包括硅、碳化硅或氮化镓。
实施例2：
一种功率MOSFET的缓变掺杂材料片的制造方法，其特征在于，包括以下步骤：
1)将第一导电类型的高掺杂衬底101的浓度记为X，第一导电类型的顶层外延层103的浓度记为Y；
如图3所示，所述第一导电类型的高掺杂衬底101的浓度为1e20；
2)依次制备第一导电类型的缓变外延层区102内的多个单层的过渡外延层；如图4所示，将所述过渡外延层分为4段，每段2μm，浓度依次为1e18、1e17、1e16、1e15；
所述过渡外延层依次分层降低掺杂浓度，并依次淀积到第一导电类型的高掺杂衬底101上。该过程中采用减压外延，工艺温度为1150℃±10℃，掺杂剂为PH3。
3)将所述第一导电类型的顶层外延层103覆盖于第一导电类型的缓变外延层区102上；该过程中采用减压外延，工艺温度为1150℃±10℃；如图5所示，所述第一导电类型的顶层外延层103浓度为5e14，厚度为10μm；
4)进行后续的MOSFET加工，在完成高温推进工艺后，最终材料片浓度分布如图6所示。
所述第一导电类型的高掺杂衬底101材料包括硅、碳化硅或氮化镓。
实施例3：
一种功率MOSFET的缓变掺杂材料片的制造方法，其特征在于，包括以下步骤：
1)将第一导电类型的高掺杂衬底101的浓度记为X，第一导电类型的顶层外延层103的浓度记为Y；
如图3所示，所述第一导电类型的高掺杂衬底101的浓度为1e20；
2)依次制备第一导电类型的缓变外延层区102内的多个单层的过渡外延层；如图4所示，将所述过渡外延层分为4段，第一段2μm，其他段4μm，浓度依次为1e18、1e17、1e16、5e15；
所述过渡外延层依次分层降低掺杂浓度，并依次淀积到第一导电类型的高掺杂衬底101上。该过程中采用减压外延，工艺温度为1180℃±10℃，掺杂剂为PH3。
3)将所述第一导电类型的顶层外延层103覆盖于第一导电类型的缓变外延层区102上；该过程中采用减压外延，工艺温度为1150℃±10℃；如图5所示，所述第一导电类型的顶层外延层103浓度为6e14，厚度为25μm；
4)进行后续的MOSFET加工，在完成高温推进工艺后，最终材料片浓度分布如图6所示。
所述第一导电类型的高掺杂衬底101材料包括硅、碳化硅或氮化镓。
Claims (4)
1.一种功率MOSFET的缓变掺杂材料片，其特征在于：包括第一导电类型的高掺杂衬底(101)、第一导电类型的缓变外延层区(102)和第一导电类型的顶层外延层(103)；
所述第一导电类型的缓变外延层区(102)覆盖于第一导电类型的高掺杂衬底(101)之上；
所述第一导电类型的顶层外延层(103)覆盖于第一导电类型的缓变外延层区(102)之上；
所述第一导电类型的缓变外延层区(102)由多个单层的过渡外延层构成；所述多个单层的过渡外延层的掺杂浓度依次降低，
所述过渡外延层的最大浓度不大于第一导电类型的高掺杂衬底(101)的浓度、最小浓度不小于第一导电类型的顶层外延层(103)的浓度。
所述多个单层的过渡外延层按浓度高低排序，依次覆盖于第一导电类型的高掺杂衬底(101)之上；
当完成外延时，所述多个单层的过渡外延层的整体结构呈阶梯状；当经过整个功率MOSFET高温推进加工后，所述多个单层的过渡外延层的整体结构呈缓坡状。
2.一种功率MOSFET的缓变掺杂材料片的制造方法，其特征在于，包括以下步骤：
1)将第一导电类型的高掺杂衬底101)的浓度记为X，第一导电类型的顶层外延层(103)的浓度记为Y；
2)依次制备第一导电类型的缓变外延层区(102)内的多个单层的过渡外延层；
所述过渡外延层的掺杂最大浓度不大于X，最小浓度不小于Y；
所述过渡外延层依次分层降低掺杂浓度，并依次淀积到第一导电类型的高掺杂衬底(101)上；
3)将所述第一导电类型的顶层外延层(103)覆盖于第一导电类型的缓变外延层区(102)上；完成整个MOSFET的高温加工制程，得到缓变掺杂的浓度分布。
3.根据权利要求1或2所述的一种功率MOSFET的缓变掺杂材料片及其制造方法，其特征在于：所述第一导电类型的高掺杂衬底(101)材料包括硅、碳化硅或氮化镓。
4.根据权利要求1或2所述的一种功率MOSFET的缓变掺杂材料片及其制造方法，其特征在于：所述过渡外延层的层数为N，1≤N≤10，每层厚度为1～10um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480990.3A CN108305900B (zh) | 2017-12-29 | 2017-12-29 | 一种功率mosfet的缓变掺杂材料片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480990.3A CN108305900B (zh) | 2017-12-29 | 2017-12-29 | 一种功率mosfet的缓变掺杂材料片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108305900A true CN108305900A (zh) | 2018-07-20 |
| CN108305900B CN108305900B (zh) | 2022-02-15 |
Family
ID=62868295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711480990.3A Active CN108305900B (zh) | 2017-12-29 | 2017-12-29 | 一种功率mosfet的缓变掺杂材料片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108305900B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112510081A (zh) * | 2020-11-30 | 2021-03-16 | 西安微电子技术研究所 | 一种星用抗辐射沟槽型mos场效应晶体管的加固结构和制备方法 |
| CN117174738A (zh) * | 2023-11-02 | 2023-12-05 | 苏州迈志微半导体有限公司 | 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02188965A (ja) * | 1989-01-17 | 1990-07-25 | Fuji Electric Co Ltd | エピタキシャル成長方法 |
| JP2009158788A (ja) * | 2007-12-27 | 2009-07-16 | Oki Semiconductor Co Ltd | 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法 |
| CN105633019A (zh) * | 2016-01-25 | 2016-06-01 | 中国电子科技集团公司第二十四研究所 | 一种双多晶自对准互补双极器件结构及其制作方法 |
| CN107221559A (zh) * | 2017-06-07 | 2017-09-29 | 重庆中科渝芯电子有限公司 | 一种用于功率mosfet器件的变掺杂半导体材料片及其制造方法 |
-
2017
- 2017-12-29 CN CN201711480990.3A patent/CN108305900B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02188965A (ja) * | 1989-01-17 | 1990-07-25 | Fuji Electric Co Ltd | エピタキシャル成長方法 |
| JP2009158788A (ja) * | 2007-12-27 | 2009-07-16 | Oki Semiconductor Co Ltd | 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法 |
| CN105633019A (zh) * | 2016-01-25 | 2016-06-01 | 中国电子科技集团公司第二十四研究所 | 一种双多晶自对准互补双极器件结构及其制作方法 |
| CN107221559A (zh) * | 2017-06-07 | 2017-09-29 | 重庆中科渝芯电子有限公司 | 一种用于功率mosfet器件的变掺杂半导体材料片及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112510081A (zh) * | 2020-11-30 | 2021-03-16 | 西安微电子技术研究所 | 一种星用抗辐射沟槽型mos场效应晶体管的加固结构和制备方法 |
| CN112510081B (zh) * | 2020-11-30 | 2023-03-14 | 西安微电子技术研究所 | 一种星用抗辐射沟槽型mos管的加固结构和制备方法 |
| CN117174738A (zh) * | 2023-11-02 | 2023-12-05 | 苏州迈志微半导体有限公司 | 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108305900B (zh) | 2022-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104810392B (zh) | 包括在漂移区中波动分布的净掺杂的半导体器件 | |
| US7498633B2 (en) | High-voltage power semiconductor device | |
| CN100511706C (zh) | 基于组份渐变GaN MISFET的GaN器件及制备方法 | |
| CN106252403B (zh) | 一种hemt外延结构及制备方法 | |
| WO2007016477A2 (en) | Normally off iii-nitride semiconductor device having a programmable gate | |
| CN109716492B (zh) | 半导体装置用基板、半导体装置及半导体装置用基板的制造方法 | |
| KR20040027352A (ko) | 전력용 반도체장치 | |
| CN104201211B (zh) | 制备SiC超快恢复二极管及工艺 | |
| CN101140947A (zh) | 氮化镓基异质结场效应晶体管结构及制作方法 | |
| CN107275406A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN108305900A (zh) | 一种功率mosfet的缓变掺杂材料片及其制造方法 | |
| CN111799322A (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN110212020A (zh) | 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法 | |
| CN102945858B (zh) | 具有场截止缓冲层的igbt器件及制造方法 | |
| CN107221559B (zh) | 一种用于功率mosfet器件的变掺杂半导体材料片及其制造方法 | |
| CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN110190128A (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN102986033A (zh) | 碳化硅双极结晶体管的电导率调制 | |
| CN106449744A (zh) | 一种新型具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN103928321B (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN202917494U (zh) | 场截止缓冲层及具有场截止缓冲层的igbt器件 | |
| CN108376710A (zh) | 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 | |
| CN101673673B (zh) | 外延片形成方法及使用该方法形成的外延片 | |
| CN103606560B (zh) | 减小微裂缝的影响，且用在微波集成电路和交换电路的高电荷迁移率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |