CN106952950B - 双极型晶体管及其形成方法 - Google Patents
双极型晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106952950B CN106952950B CN201610006633.2A CN201610006633A CN106952950B CN 106952950 B CN106952950 B CN 106952950B CN 201610006633 A CN201610006633 A CN 201610006633A CN 106952950 B CN106952950 B CN 106952950B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- forming
- doping
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 177
- 230000005669 field effect Effects 0.000 description 20
- 239000000463 material Substances 0.000 description 8
- 238000002513 implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种双极型晶体管及其形成方法，所述双极型晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面形成有鳍部；在所述半导体衬底表面形成隔离层，所述隔离层表面低于鳍部顶部表面，且覆盖鳍部的部分侧壁；在所述半导体衬底和鳍部内形成第二类型掺杂阱；在所述鳍部内形成第一类型掺杂区；在所述鳍部内形成第二类型掺杂区，所述第一类型掺杂区和第二类型掺杂区沿鳍部长度方向分布；在所述第一类型掺杂区的部分表面以及第二类型掺杂区表面形成第二类型重掺杂层；在所述第一类型掺杂区部分表面形成第一类型重掺杂层。所述方法可以提高形成的双极型晶体管的集成度，且制作工艺与CMOS制作工艺兼容。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种双极型晶体管及其形成方法。
背景技术
随着半导体技术的不断发展，随着半导体工艺技术的不断发展，工艺节点逐渐减小，鳍式场效应晶体管(Fin FET)作为一种多栅器件得到了广泛的关注。鳍式场效应晶体管的工艺流程与平面晶体管的工艺流程有了很大的改变。
双极型晶体管是构成现代大规模集成电路的常用器件结构之一，其操作速度快、饱和压降下、电流密度大且生产成本低。
目前集成电路中的双极型晶体管的制作方法，还是按照传统的平面晶体管的工艺流程制作，集成度有待进一步的提高。
所以现有双极型晶体管的集成度有待进一步的提高。
发明内容
本发明解决的问题是提供一种双极型晶体管及其形成方法，提高现有双极型晶体管的集成度。
为解决上述问题，本发明提供一种双极型晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有鳍部；在所述半导体衬底表面形成隔离层，所述隔离层表面低于鳍部顶部表面，且覆盖鳍部的部分侧壁；在所述半导体衬底和鳍部内形成第二类型掺杂阱；在所述鳍部内形成第一类型掺杂区；在所述鳍部内形成第二类型掺杂区，所述第一类型掺杂区和第二类型掺杂区沿鳍部长度方向分布；在所述第一类型掺杂区的部分表面以及第二类型掺杂区表面形成第二类型重掺杂层；在所述第一类型掺杂区部分表面形成第一类型重掺杂层。
可选的，所述第一类型掺杂区的形成方法包括：刻蚀所述鳍部，在所述鳍部内形成第一凹槽；在所述第一凹槽内外延形成第一半导体层，并对所述第一半导体层进行第一类型离子掺杂，形成第一类型掺杂区。
可选的，采用原位掺杂工艺对所述第一半导体层进行第一类型离子掺杂。
可选的，所述第一类型掺杂区的掺杂剂量为1E13atom/cm2～5E13atom/cm2。
可选的，所述第二类型掺杂区的形成方法包括：刻蚀所述鳍部，在所述鳍部内形成第二凹槽；在所述第二凹槽内外延形成第二半导体层，并对所述第二半导体层进行第二类型离子掺杂，形成第二类型掺杂区。
可选的，采用原位掺杂工艺对所述第二半导体层进行第二类型离子掺杂。
可选的，所述第二类型掺杂区的掺杂剂量为1E13atom/cm2～5E13atom/cm2
可选的，所述第一类型掺杂区和第二类型掺杂区之间间隔2nm～20nm。
可选的，所述第二类型重掺杂层的形成方法包括：在所述隔离层和鳍部表面形成第一图形化掩膜层，所述第一图形化掩膜层暴露出第一类型掺杂区的部分表面和第二类型掺杂区的表面；以所述第一图形化掩膜层为掩膜，进行第二类型离子注入，在所述第一类型掺杂区的部分表面、第二类型掺杂区表面形成第二类型重掺杂层；然后去除所述第一图形化掩膜层。
可选的，所述第二类型离子注入的注入剂量为1E15atom/cm2～5E15atom/cm2。
可选的，所述第一类型重掺杂层的形成方法包括：在所述隔离层和鳍部表面形成第二图形化掩膜层，所述第二图形化掩膜层暴露出第一类型掺杂区未被第二类型离子注入的表面；以所述第二图形化掩膜层为掩膜，对所述第一类型掺杂区进行第一类型离子注入，在所述第一类型掺杂区的部分表面形成第一类型重掺杂层；然后去除所述第二图形化掩膜层。
可选的，所述第一类型离子注入的注入剂量为1E15atom/cm2～5E15atom/cm2。
可选的，所述第一类型掺杂为P型掺杂，第二类型为N型掺杂。
可选的，所述第一半导体层材料为SiGe，所述第二半导体层的材料为Si。
可选的，所述第一类型掺杂为N型掺杂，第二类型为P型掺杂。
可选的，所述第一半导体层材料为SiP，所述第二半导体层的材料为Si。
可选的，采用离子注入工艺形成所述第二类型掺杂阱，所述离子注入工艺的注入剂量为1E12atom/cm2～5E12atom/cm2。
可选的，还包括：在所述隔离层、鳍部表面形成介质层，所述介质层覆盖所述第一类型重掺杂层、第二类型重掺杂层；在所述介质层内形成位于所述第一类型重掺杂层、第二类型重掺杂层表面的金属插塞
为解决上述问题，本发明的实施例还提供一种采用上述方法形成的双极型晶体管，包括：半导体衬底，所述半导体衬底表面具有鳍部；位于所述半导体衬底表面的隔离层，所述隔离层表面低于鳍部顶部表面，且覆盖鳍部的部分侧壁；位于所述半导体衬底和鳍部内的第二类型掺杂阱；位于所述鳍部内的第一类型掺杂区；位于所述鳍部内的第二类型掺杂区，所述第一类型掺杂区和第二类型掺杂区沿鳍部长度方向分布；位于所述第一类型掺杂区的部分表面以及第二类型掺杂区表面的第二类型重掺杂层；位于所述第一类型掺杂区部分表面的第一类型重掺杂层。
可选的，还包括：位于所述隔离层、鳍部表面的介质层，所述介质层覆盖所述第一类型重掺杂层、第二类型重掺杂层，所述介质层内、位于所述第一类型重掺杂层、第二类型重掺杂层表面的金属插塞。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的双极型晶体管的形成方法中，在半导体衬底和鳍部内的第二类型掺杂阱内形成第二类型掺杂阱后，在鳍部内形成第一类型掺杂区、第二类型掺杂区，以及位于第一类型掺杂区的部分表面以及第二类型掺杂区表面的第二类型重掺杂层、位于所述第一类型掺杂区部分表面的第一类型重掺杂层形成双极型晶体管。所述双极型晶体管位于鳍部上，从而可以提高双极型晶体管的集成度。
进一步，所述第一类型掺杂区的形成方法包括：刻蚀所述鳍部，在所述鳍部内形成第一凹槽；在所述第一凹槽内外延形成第一半导体层，并对所述第一半导体层进行第一类型离子掺杂，形成第一类型掺杂区；所述第二类型掺杂区的形成方法包括：刻蚀所述鳍部，在所述鳍部内形成第二凹槽；在所述第二凹槽内外延形成第二半导体层，并对所述第二半导体层进行第二类型离子掺杂，形成第二类型掺杂区。所述第一类型掺杂区、第二类型掺杂区的形成方法与鳍式场效应晶体管的源漏极形成工艺一致，从而使得所述双极型晶体管的形成工艺与鳍式场效应晶体管的源漏极形成工艺兼容，在形成鳍式场效应晶体管的过程中，可以同时形成双极型晶体管，不需要增加额外的光罩，可以节约工艺步骤和工艺成本。
本发明技术方案所提供的双极型晶体管，包括：半导体衬底，所述半导体衬底表面具有鳍部；位于半导体衬底和鳍部内的第二类型掺杂阱；位于鳍部内的第一类型掺杂区和第二类型掺杂区；位于所述第一类型掺杂区的部分表面以及第二类型掺杂区表面的第二类型重掺杂层；位于所述第一类型掺杂区部分表面的第一类型重掺杂层。所述双极型晶体管位于鳍部上，能够提高双极型晶体管的集成度。
附图说明
图1至图11是本发明的双极型晶体管的形成过程的结构示意图。
具体实施方式
如背景技术所述，现有技术形成的双极型晶体管的集成度有待进一步的提高。
本发明的实施例中，在鳍部上形成寄生双极型晶体管，可以提高双极性晶体管的集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有鳍部101；在所述半导体衬底100表面形成隔离层201，所述隔离层201表面低于鳍部101顶部表面且覆盖鳍部101的部分侧壁；在所述半导体衬底100和鳍部101内形成第二类型掺杂阱102。图1为沿垂直鳍部101方向的剖面示意图。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100为单晶硅衬底。
可以通过刻蚀所述半导体衬底100形成所述鳍部101，本实施例中，在所述半导体衬底100上形成若干平行排列的鳍部101。在本发明的其他实施例中，还可以在所述半导体衬底100上形成外延层之后，对所述外延层进行刻蚀，形成所述鳍部101。
所述隔离层201的形成方法包括：在所述半导体衬底100上形成隔离材料层，所述隔离材料层覆盖鳍部101，对所述隔离材料层进行平坦化之后，对所述隔离层进行回刻蚀，形成隔离层201，使所述隔离层201的表面低于鳍部101的顶部表面。
本实施例中，在形成所述隔离层201之后，对所述鳍部101表面进行氧化处理，形成氧化层202。所述氧化层202可以修复鳍部101表面的刻蚀损伤，还可以避免后续进行离子注入时产生沟道效应。
采用离子注入工艺在所述半导体衬底100和鳍部101内形成第二类型掺杂阱102。在本发明的其他实施例中，还同时在所述半导体衬底100上形成鳍式场效应晶体管，所述第二类型掺杂阱可以与鳍式场效应晶体管的掺杂阱同时形成。本实施例中，所述第二类型掺杂阱102为N型掺杂阱，注入离子为P、As等N型掺杂离子，所述第二类型掺杂阱102可以与形成P型鳍式场效应晶体管的N型掺杂阱同时形成。在本发明的其他实施例中，所述第二类型掺杂阱102为P型掺杂阱，注入离子为B、Ga等P型掺杂离子，可以与N型鳍式场效应晶体管的P型掺杂阱同时形成。具体的，所述离子注入工艺采用的注入剂量为1E13atom/cm2～5E13atom/cm2。
然后，在所述鳍部101内形成第一类型掺杂区，所述第一类型掺杂区的形成方法请参考图2至图4。
请参考图2，刻蚀所述鳍部101，在所述鳍部101内形成第一凹槽102。图2为沿鳍部101长度方向的剖面示意图。
采用干法刻蚀工艺形成所述第一凹槽102，具体的，在所述鳍部101上形成具有开口的掩膜层，所述开口定义出第一凹槽102的尺寸和位置，沿所述开口刻蚀鳍部101，形成所述第一凹槽102。本实施例中，所述第一凹槽102的底部与隔离层201的表面齐平。
请参考图3和图4，在所述第一凹槽102内外延形成第一半导体层，并对所述第一半导体层进行第一类型离子掺杂，形成第一类型掺杂区301。图3为沿鳍部101长度方向的剖面示意图，图4为沿垂直鳍部101方向的剖面示意图。
可以采用原位掺杂工艺在外延形成所述第一半导体层的过程过中进行第一类型离子掺杂，形成所述第一类型掺杂区301。由于所述鳍部101的其他区域表面具有氧化层201，所以，采用选择性外延工艺形成所述第一半导体层时，仅能在第一凹槽102内形成所述第一半导体层。
本实施例中，所述第二类型掺杂阱102为N阱，所以所述第一类型离子掺杂为P型离子掺杂，掺杂离子为B，所述第一半导体层的材料为SiGe。在本发明的其他实施例中，所述第二类型掺杂阱102为P阱，所以所述第一类型掺杂区301为N型掺杂区，所述第一类型离子掺杂为N型离子，掺杂离子为P，所述第一半导体层材料为SiP。
所述第一类型掺杂区301的掺杂剂量为1E13atom/cm2～5E13atom/cm2。
所述第一凹槽102与隔离层201之间还具有部分鳍部101，可以确保在第一凹槽102内外延形成第一半导体层的过程中，所述第一半导体层的形貌较好，避免第一半导体层发生坍塌等问题。
在本发明的其他实施例中，在半导体衬底100的其他区域上同时形成鳍式场效应晶体管，在形成鳍式场效应晶体管的源漏极过程中，需要刻蚀栅极结构两侧的鳍部形成源漏凹槽，然后再在所述源漏凹槽内填充掺杂半导体层，形成源漏极，当所述鳍式场效应晶体管为P型鳍式场效应晶体管时，在源漏凹槽内填充半导体层为P型掺杂的SiGe层；当所述鳍式场效应晶体管为N型鳍式场效应晶体管时，在源漏凹槽内填充半导体层为N型掺杂的SiP层。所以，在本发明的其他实施例中，所述第一凹槽102可以与其他区域的鳍式场效应晶体管的源漏凹槽同时形成，所述第一类型掺杂区301可以与其他区域的鳍式场效应晶体管的源漏凹槽内的掺杂半导体层同时形成，不需要额外的工艺步骤。
在本发明的其他实施例中，也可以直接对所述鳍部101的部分区域进行第一类型掺杂离子注入，形成所述第一类型掺杂区301。
形成所述第一类型掺杂区301之后，继续在所述鳍部101内形成第二类型掺杂区，所述第一类型掺杂区301和第二类型掺杂区沿鳍部101长度方向分布。所述第二类型掺杂区的形成方法请参考图5至图6。
请参考图5，刻蚀所述鳍部101，在所述鳍部101内形成第二凹槽103。
采用干法刻蚀工艺形成所述第二凹槽103，具体的，在所述鳍部101上形成具有开口的掩膜层，所述开口定义出第二凹槽103的尺寸和位置，覆盖鳍部101的其他区域，沿所述开口刻蚀鳍部101，形成所述第二凹槽103。本实施例中，所述第二凹槽103的底部与隔离层201的表面齐平。
请参考图6，在所述第二凹槽103(请参考图5)内外延形成第二半导体层，并对所述第二半导体层进行第二类型离子掺杂，形成第二类型掺杂区302。
可以采用原位掺杂工艺在外延形成所述第二半导体层的过程过中进行第二类型离子掺杂，形成所述第二类型掺杂区302。由于所述鳍部101的其他区域表面具有氧化层201，所以，采用选择性外延工艺形成所述第二半导体层时，仅能在第二凹槽103内形成所述第二半导体层。
本实施例中，所述第二类型离子掺杂为N型离子掺杂，掺杂离子为P，所述第二半导体层的材料为Si。在本发明的其他实施例中，所述第二类型掺杂区301为P型掺杂区，所述第一类型离子掺杂为P型离子掺杂，掺杂离子为B，所述第二半导体层材料为Si。
本实施例中，所述第二类型掺杂区302和第一类型掺杂区301的高度一致，从而后续在所述第一类型掺杂区301、第二类型掺杂区302表面形成的金属插塞高度一致，易于形成。
本实施例中，所述第二类型掺杂区302的掺杂剂量为1E13atom/cm2～5E13atom/cm2。
本实施例中，所述第二凹槽103与隔离层201之间还具有部分鳍部101，可以确保在第一凹槽102内外延形成第二半导体层的过程中，所述第二半导体层的形貌较好，避免第二半导体层发生坍塌等问题。
在本发明的其他实施例中，在半导体衬底100的其他区域上同时形成鳍式场效应晶体管，所述第二凹槽103可以与其他区域的鳍式场效应晶体管的源漏凹槽同时形成，所述第二类型掺杂区302可以与其他区域的鳍式场效应晶体管的源漏凹槽内的掺杂半导体层同时形成，不需要额外的工艺步骤。
在本发明的其他实施例中，也可以直接对所述鳍部101的部分区域进行第二类型离子注入，形成所述第二类型掺杂区302。
所述第一类型掺杂区301和第二类型掺杂区302之间间隔2nm～20nm。若所述第一类型掺杂区301和第二类型掺杂区302两者边界相接，容易导致第一类型掺杂区301和第二类型掺杂区302内的掺杂离子相互扩散，影响形成的双极晶体管的性能。
请参考图7和图8，在所述第一类型掺杂区301的部分表面以及第二类型掺杂区302表面形成第二类型重掺杂层303a和303b。
所述第二类型重掺杂层303a、303b的形成方法包括：在所述隔离层201和鳍部101表面形成第一图形化掩膜层203(请参考图7)，所述第一图形化掩膜层203暴露出第一类型掺杂区301的部分表面和第二类型掺杂区302的表面；以所述第一图形化掩膜层203为掩膜，进行第二类型离子注入(请参考图7)，在所述第一类型掺杂区301的部分表面形成第二类型重掺杂层303a(请参考图8)、在第二类型掺杂区302表面形成第二类型重掺杂层303b(请参考图8)；然后去除所述第一图形化掩膜层203。
本实施例中，所述第一图形化掩膜层203包括有机介电层和位于有机介电层表面的光刻胶层。在本发明的其他实施例中，所述第一图形化掩膜层203可以是单层的光刻胶层。
所述第二类型离子注入的注入剂量为1E15atom/cm2～5E15atom/cm2。本实施例中，所述第二类型离子注入为N型离子注入，所述第二类型重掺杂层303a和303b为N型重掺杂层。所述第二类型重掺杂层303a和303b有利于降低所述第一掺杂区301、第二掺杂区302表面的接触电阻。
在本发明的其他实施例中，所述第二类型离子注入为P型离子注入，所述第二类型重掺杂层303a和303b为P型重掺杂层。
形成所述第二类型重掺杂层303a和303b后，去除所述第一图形化掩膜层203。可以采用湿法刻蚀工艺去除所述第一图形化掩膜层203。
请参考图9和图10，在所述第一类型掺杂区301部分表面形成第一类型重掺杂层304。
所述第一类型重掺杂层304的形成方法包括：在所述隔离层201和鳍部表面101形成第二图形化掩膜层204(请参考图9)，所述第二图形化掩膜层204暴露出第一类型掺杂区301未被第二类型离子注入的表面；以所述第二图形化掩膜层204为掩膜，对所述第一类型掺杂区301进行第一类型离子注入，在所述第一类型掺杂区301的部分表面形成第一类型重掺杂层304(请参考图10)；然后去除所述第二图形化掩膜层204。
所述第一类型离子注入的注入剂量为1E15atom/cm2～5E15atom/cm2。本实施例中，所述第一类型离子注入为P型离子注入，所述第一类型重掺杂层304为P型重掺杂层。所述第一类型重掺杂区304有利于降低所述第一掺杂区301表面的接触电阻。
在本发明的其他实施例中，所述第一类型离子注入为N型离子注入，所述第一类型重掺杂层304b为N型重掺杂层。
形成所述第一类型重掺杂层304后，去除所述第二图形化掩膜层204。可以采用湿法刻蚀工艺去除所述第二图形化掩膜层204。
至此，本实施例中在鳍部101上形成的双极型晶体管，其中第二类型重掺杂层303a作为双极型晶体管的发射极；第一类型掺杂区301及其表面的第一类型重掺杂层304作为双极型晶体管的基极；第二类型掺杂阱102、第二类型掺杂区302及第二类型重掺杂层303b作为双极型晶体管的集电极。
本实施例中，所述第一类型掺杂为P型掺杂，第二类型掺杂为N型掺杂，形成的双极型晶体管为NPN型。
在本发明的其他实施例中，所述第一类型掺杂为N型掺杂，第二类型掺杂为P型掺杂，形成的双极型晶体管为PNP型。
请参考图11，本发明的实施例中，还包括：在所述隔离层201、鳍部101表面形成介质层400，所述介质层400覆盖所述第二类型重掺杂层303a和303b、第一类型重掺杂层304；在所述介质层400内形成位于所述第一类型重掺杂层303a的金属插塞401a、位于第一类型重掺杂层304表面的金属插塞401b和位于第二类型重掺杂层303b的金属插塞401c。
所述金属插塞401a、401b和401c的形成方法包括：刻蚀所述介质层400，分别在第二类型重掺杂层303a、第一类型重掺杂层304和第二类型重掺杂层303b表面形成通孔，在所述通孔内填充金属材料，形成所述金属插塞401a、401b和401c。由于所述第二类型重掺杂层303a、第一类型重掺杂层304以及第二类型重掺杂层303b的掺杂浓度较高，与金属插塞401a、401b和401c连接，具有较低的接触电阻。所述金属插塞401a、401b和401c可以与连接鳍式场效应晶体管的源漏极的金属插塞同时形成。
所述双极型晶体管位于鳍部上，从而可以提高双极型晶体管的集成度。并且，所述双极型晶体管的第一类型掺杂区、第二类型掺杂区的形成方法与鳍式场效应晶体管的源漏极形成工艺一致，从而使得所述双极型晶体管的形成工艺与鳍式场效应晶体管的源漏极形成工艺兼容，在形成鳍式场效应晶体管的过程中，可以同时形成双极型晶体管，不需要增加额外的光罩，可以节约工艺步骤和工艺成本。
本发明的实施例还提供一种采用上述方法形成的双极型晶体管。
请参考图11，为所述双极型晶体管的结构示意图，包括：半导体衬底100，所述半导体衬底100表面具有鳍部101；位于所述半导体衬底100表面的隔离层201，所述隔离层201表面低于鳍部101顶部表面，且覆盖鳍部101的部分侧壁；位于所述半导体衬底100和鳍部101内的第二类型掺杂阱102；位于所述鳍部101内的第一类型掺杂区301；位于所述鳍部101内的第二类型掺杂区302，所述第一类型掺杂区301和第二类型掺杂区302沿鳍部101长度方向分布；位于所述第一类型掺杂区301的部分表面以及第二类型掺杂区302表面的第二类型重掺杂层303a和303b；位于所述第一类型掺杂区301部分表面的第一类型重掺杂层304。
本实施例中，还包括：位于所述隔离层201、鳍部101表面的介质层400，所述介质层400覆盖所述第一类型重掺杂层303a和303b、第二类型重掺杂层304，所述介质层400内、位于所述第一类型重掺杂层303a和303b、第二类型重掺杂层304表面的金属插塞401a、401b和401c。
所述第一类型掺杂区301的掺杂剂量为1E13atom/cm2～5E13atom/cm2，第二类型掺杂区302的掺杂剂量为1E13atom/cm2～5E13atom/cm2。所述第二类型重掺杂层303a和303b的掺杂剂量为1E15atom/cm2～5E15atom/cm2，所述第一类型重掺杂层304的掺杂剂量为1E15atom/cm2～5E15atom/cm2。
本实施例中，所述第一类型掺杂为P型掺杂，第二类型掺杂为N型掺杂，形成的双极型晶体管为NPN型。所述第一类型掺杂区301为P型掺杂的SiGe层，第二类型掺杂区302为N型掺杂的硅层。
在本发明的其他实施例中，所述第一类型掺杂为N型掺杂，第二类型掺杂为P型掺杂，形成的双极型晶体管为PNP型。所述第一类型掺杂区301为N型掺杂的SiP层，第二类型掺杂区302为P型掺杂的硅层。
所述双极型晶体管位于鳍部101上，能够提高双极型晶体管的集成度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种双极型晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有鳍部；
在所述半导体衬底表面形成隔离层，所述隔离层表面低于鳍部顶部表面，且覆盖鳍部的部分侧壁；
在所述半导体衬底和鳍部内形成第二类型掺杂阱；
在所述鳍部内形成第一类型掺杂区；
在所述鳍部内形成第二类型掺杂区，所述第一类型掺杂区和第二类型掺杂区沿鳍部长度方向分布；
在所述第一类型掺杂区的部分表面以及第二类型掺杂区表面形成第二类型重掺杂层；
在所述第一类型掺杂区剩余部分表面形成第一类型重掺杂层。
2.根据权利要求1所述的双极型晶体管的形成方法，其特征在于，所述第一类型掺杂区的形成方法包括：刻蚀所述鳍部，在所述鳍部内形成第一凹槽；在所述第一凹槽内外延形成第一半导体层，并对所述第一半导体层进行第一类型离子掺杂，形成第一类型掺杂区。
3.根据权利要求2所述的双极型晶体管的形成方法，其特征在于，采用原位掺杂工艺对所述第一半导体层进行第一类型离子掺杂。
4.根据权利要求1或2所述的双极型晶体管的形成方法，其特征在于，所述第一类型掺杂区的掺杂剂量为1E13atom/cm2～5E13atom/cm2。
5.根据权利要求2所述的双极型晶体管的形成方法，其特征在于，所述第二类型掺杂区的形成方法包括：刻蚀所述鳍部，在所述鳍部内形成第二凹槽；在所述第二凹槽内外延形成第二半导体层，并对所述第二半导体层进行第二类型离子掺杂，形成第二类型掺杂区。
6.根据权利要求5所述的双极型晶体管的形成方法，其特征在于，采用原位掺杂工艺对所述第二半导体层进行第二类型离子掺杂。
7.根据权利要求5所述的双极型晶体管的形成方法，其特征在于，所述第二类型掺杂区的掺杂剂量为1E13atom/cm2～5E13atom/cm2。
8.根据权利要求1所述的双极型晶体管的形成方法，其特征在于，所述第一类型掺杂区和第二类型掺杂区之间间隔2nm～20nm。
9.根据权利要求1所述的双极型晶体管的形成方法，其特征在于，所述第二类型重掺杂层的形成方法包括：在所述隔离层和鳍部表面形成第一图形化掩膜层，所述第一图形化掩膜层暴露出第一类型掺杂区的部分表面和第二类型掺杂区的表面；以所述第一图形化掩膜层为掩膜，进行第二类型离子注入，在所述第一类型掺杂区的部分表面、第二类型掺杂区表面形成第二类型重掺杂层；然后去除所述第一图形化掩膜层。
10.根据权利要求9所述的双极型晶体管的形成方法，其特征在于，所述第二类型离子注入的注入剂量为1E15 atom/cm2～5E15 atom/cm2。
11.根据权利要求1所述的双极型晶体管的形成方法，其特征在于，所述第一类型重掺杂层的形成方法包括：在所述隔离层和鳍部表面形成第二图形化掩膜层，所述第二图形化掩膜层暴露出第一类型掺杂区未被第二类型离子注入的表面；以所述第二图形化掩膜层为掩膜，对所述第一类型掺杂区进行第一类型离子注入，在所述第一类型掺杂区的部分表面形成第一类型重掺杂层；然后去除所述第二图形化掩膜层。
12.根据权利要求11所述的双极型晶体管的形成方法，其特征在于，所述第一类型离子注入的注入剂量为1E15 atom/cm2～5E15 atom/cm2。
13.根据权利要求5所述的双极型晶体管的形成方法，其特征在于，所述第一类型掺杂为P型掺杂，第二类型为N型掺杂。
14.根据权利要求13所述的双极型晶体管的形成方法，其特征在于，所述第一半导体层材料为SiGe，所述第二半导体层的材料为Si。
15.根据权利要求5所述的双极型晶体管的形成方法，其特征在于，所述第一类型掺杂为N型掺杂，第二类型为P型掺杂。
16.根据权利要求15所述的双极型晶体管的形成方法，其特征在于，所述第一半导体层材料为SiP，所述第二半导体层的材料为Si。
17.根据权利要求1所述的双极型晶体管的形成方法，其特征在于，采用离子注入工艺形成所述第二类型掺杂阱，所述离子注入工艺的注入剂量为1E12atom/cm2～5E12 atom/cm2。
18.根据权利要求1所述的双极型晶体管的形成方法，其特征在于，还包括：
在所述隔离层、鳍部表面形成介质层，所述介质层覆盖所述第一类型重掺杂层、第二类型重掺杂层；在所述介质层内形成位于所述第一类型重掺杂层、第二类型重掺杂层表面的金属插塞。
19.一种采用权利要求1至18任一权利要求所述的方法形成的双极型晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有鳍部；
位于所述半导体衬底表面的隔离层，所述隔离层表面低于鳍部顶部表面，且覆盖鳍部的部分侧壁；
位于所述半导体衬底和鳍部内的第二类型掺杂阱；
位于所述鳍部内的第一类型掺杂区；
位于所述鳍部内的第二类型掺杂区，所述第一类型掺杂区和第二类型掺杂区沿鳍部长度方向分布；
位于所述第一类型掺杂区的部分表面以及第二类型掺杂区表面的第二类型重掺杂层；
位于所述第一类型掺杂区部分表面的第一类型重掺杂层。
20.根据权利要求19所述的双极型晶体管，其特征在于，还包括：位于所述隔离层、鳍部表面的介质层，所述介质层覆盖所述第一类型重掺杂层、第二类型重掺杂层，所述介质层内、位于所述第一类型重掺杂层、第二类型重掺杂层表面的金属插塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006633.2A CN106952950B (zh) | 2016-01-06 | 2016-01-06 | 双极型晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006633.2A CN106952950B (zh) | 2016-01-06 | 2016-01-06 | 双极型晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952950A CN106952950A (zh) | 2017-07-14 |
| CN106952950B true CN106952950B (zh) | 2020-05-08 |
Family
ID=59465585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610006633.2A Active CN106952950B (zh) | 2016-01-06 | 2016-01-06 | 双极型晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952950B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482672B2 (en) * | 2006-06-30 | 2009-01-27 | International Business Machines Corporation | Semiconductor device structures for bipolar junction transistors |
| US8455947B2 (en) * | 2009-02-18 | 2013-06-04 | Infineon Technologies Ag | Device and method for coupling first and second device portions |
| US8373229B2 (en) * | 2010-08-30 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate controlled bipolar junction transistor on fin-like field effect transistor (FinFET) structure |
| US8847224B2 (en) * | 2011-09-27 | 2014-09-30 | Broadcom Corporation | Fin-based bipolar junction transistor and method for fabrication |
| US8759939B2 (en) * | 2012-01-31 | 2014-06-24 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
| CN104124153B (zh) * | 2013-04-28 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 鳍式双极结型晶体管及其形成方法 |
| CN104124152B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 鳍式双极结型晶体管及其形成方法 |
-
2016
- 2016-01-06 CN CN201610006633.2A patent/CN106952950B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952950A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9646994B2 (en) | Semiconductor devices and manufacturing methods thereof | |
| US9484265B2 (en) | Structure and method for semiconductor device | |
| TWI622129B (zh) | 半導體結構及其製造方法 | |
| US10164031B2 (en) | FinFET with two fins on STI | |
| US10490552B2 (en) | FinFET device having flat-top epitaxial features and method of making the same | |
| US9196543B2 (en) | Structure and method for finFET device | |
| US8373229B2 (en) | Gate controlled bipolar junction transistor on fin-like field effect transistor (FinFET) structure | |
| US8629420B1 (en) | Drain extended MOS device for bulk FinFET technology | |
| US9070742B2 (en) | FinFet integrated circuits with uniform fin height and methods for fabricating the same | |
| US8497171B1 (en) | FinFET method and structure with embedded underlying anti-punch through layer | |
| KR101412906B1 (ko) | 전계 효과 트랜지스터를 위한 구조 및 방법 | |
| US9472470B2 (en) | Methods of forming FinFET with wide unmerged source drain EPI | |
| TWI488297B (zh) | 元件與其形成方法 | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| US11682588B2 (en) | Epitaxial source/drain and methods of forming same | |
| US10367083B2 (en) | Compact device structures for a bipolar junction transistor | |
| CN106952950B (zh) | 双极型晶体管及其形成方法 | |
| US20080272401A1 (en) | Inverted Junction Field Effect Transistor and Method of Forming Thereof | |
| US20200203344A1 (en) | Semiconductor device and method of manufacturing the same | |
| US9564317B1 (en) | Method of forming a nanowire | |
| US9502561B1 (en) | Semiconductor devices and methods of forming the same | |
| CN113851526B (zh) | 一种双极结型晶体管及其制备方法 | |
| CN106783625A (zh) | 一种制造鳍式金属氧化物半导体场效应晶体管的方法 | |
| JP5547516B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |