CN106952896A - 一种电容以及一种开关电源ac‑dc电路 - Google Patents

一种电容以及一种开关电源ac‑dc电路 Download PDF

Info

Publication number
CN106952896A
CN106952896A CN201710225227.XA CN201710225227A CN106952896A CN 106952896 A CN106952896 A CN 106952896A CN 201710225227 A CN201710225227 A CN 201710225227A CN 106952896 A CN106952896 A CN 106952896A
Authority
CN
China
Prior art keywords
control circuit
electric capacity
voltage
insulating barrier
primary control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710225227.XA
Other languages
English (en)
Other versions
CN106952896B (zh
Inventor
周济明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
SHANGHAI LAISHI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI LAISHI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SHANGHAI LAISHI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201710225227.XA priority Critical patent/CN106952896B/zh
Publication of CN106952896A publication Critical patent/CN106952896A/zh
Application granted granted Critical
Publication of CN106952896B publication Critical patent/CN106952896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2176—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only comprising a passive stage to generate a rectified sinusoidal voltage and a controlled switching element in series between such stage and the output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电容以及一种开关电源AC‑DC电路，应用于高耐压电路中，电容包括：所述电容由硅基底，第一绝缘层，金属导电层以及所述高耐压电路中任一引线框架的基板构成；所述硅基底的一面覆盖所述第一绝缘层，所述第一绝缘层上覆盖所述金属导电层；所述硅基底的另一面与所述基板连接；所述第一绝缘层的厚度是根据所述电容的耐压冲击值以及所述第一绝缘层的介电强度确定的。本发明实施例中提供的电容能够满足电路小型化的要求。

Description

一种电容以及一种开关电源AC-DC电路
技术领域
本发明涉电容器技术领域，尤其涉及一种电容以及一种开关电源AC-DC电路。
背景技术
交直流变换(AC-DC)开关电源系统，将低频高压交流电(如220v or 110V)初级控制电路侧输入转换成需要的直流电压或电流在次级控制电路侧输出，该系统广泛地应用于家庭和工业领域，如LED的驱动，充电设备等。为了实现对输出电压和电流的精确控制，或者实现同步整流功能，次级控制电路测的控制芯片会将电压或电流信号高频传输回初级控制电路测控制电路。同时从安全性要求，电源控制需要输入端和输出端绝对的隔离。
现有技术中通常在初级控制电路侧和次级控制电路侧之间使用光耦来实现隔离与反馈，但是由于光耦信号传输的速度较慢，限制了相应的带宽，且光耦的体积较大，无法实现隔离电路小型化的要求。
发明内容
本发明提供一种电容以及一种开关电源AC-DC电路，用于解决现有技术中光耦信号传输的速度较慢，限制了相应的带宽，且光耦的体积较大，无法实现隔离电路小型化的要求的问题。
本发明实施例提供一种电容，应用于高耐压电路中；
所述电容由硅基底，第一绝缘层，金属导电层以及所述高耐压电路中任一引线框架的基板构成；
所述硅基底的一面覆盖所述第一绝缘层，所述第一绝缘层上覆盖所述金属导电层；
所述硅基底的另一面与所述基板连接；
所述第一绝缘层的厚度是根据所述电容的耐压冲击值以及所述第一绝缘层的介电强度确定的。
本发明实施例中，由于电容中第一绝缘层的厚度是根据所述电容的耐压冲击值以及所述第一绝缘层的介电强度确定的，可以通过调整第一绝缘层的介电强度来调整第一绝缘层的厚度，且硅基底的另一面与任一引线框架的基板构成，使得电容易于封装，且电容能够有效的阻隔初级控制电路以及次级控制电路，又能够实现反馈的功能，所以本发明实施例提供的电容能够满足电路小型化的要求。
进一步地，所述第一绝缘层与所述金属导电层之间还包括第二绝缘层。
本发明实施例中，为了更好的进行绝缘，在第一绝缘层之上还存在第二绝缘层。
进一步地，所述电容还包括未完全覆盖所述金属导电层的钝化层。
本发明实施例中，增加钝化层为了保护电容不受外界水汽侵蚀，提高了电容的可靠性，且钝化层未完全覆盖金属导电层，使得金属导电层仍具有导电能力。
进一步地，所述第二绝缘层的介电常数大于所述第一绝缘层的介电常数。
本发明实施例中，第二绝缘层的介电常数大于第一绝缘层的介电常数能够提高整个电容的容值。
进一步地，所述第一绝缘层材料为二氧化硅绝缘层。
本发明实施例中，第一绝缘层为SiO2，SiO2无定形，是良好的绝缘材料，介电常数为3.5，介电强度高，所以制作出的第一绝缘层的厚度较小，能够有效的减少电容的体积。
本发明还提供一种开关电源AC-DC电路，包括：
电压输入端，变压单元，初级控制电路，次级控制电路以及上述实施例中所述的电容；
所述电压输入端与所述初级控制电路连接，所述初级控制电路与所述变压单元的第一端连接，所述变压单元的第二端与所述次级控制电路连接，所述电容位于所述初级控制电路以及所述次级控制电路之间；
所述电压输入端，用于将交流电变换为第一直流电压，并通过所述初级控制电路输入到所述变压单元的第一端；
所述变压单元，用于将所述变压单元的第一端的第一直流电压转换为变压单元的第二端的第二直流电压，并通过所述次级控制电路输出；
所述次级控制电路，用于获取所述第二直流电压中的高频信号，并将所述高频信号通过所述电容反馈给所述初级控制电路；
所述电容用于阻隔所述初级控制电路以及所述次级控制电路，且所述电容用于传输所述高频信号，实现所述次级控制电路向所述初级控制电路的反馈。
本发明实施例中，由于电容能够有效的阻隔初级控制电路以及次级控制电路，又能够实现反馈的功能，所以上述开关电源电路与现有技术相比，更加小型化。
进一步地，所述次级控制电路包括转换单元，用于将所述高频信号转换为脉冲信号，并通过所述电容发送给所述初级控制电路；
所述初级控制电路包括第一开关以及初级控制芯片，所述初级控制芯片根据所述脉冲信号调整所述第一开关在设定周期内的启动状态和闭合状态的持续时间；
所述第一开关用于控制所述所述电压输入端是否向所述变压单元的第一端充电。
本发明实施例中，通过电容的反馈，能够实现初级控制电路对整体电流和电压的控制，能够输出稳定的电压和电流。
进一步地，所述次级控制电路还包括：
第二开关，所述第二开关处于开启状态的时间与所述第一开关处于开启状态的时间不重叠，所述第二开关用于控制所述变压单元的第二端是否向所述次级控制电路输出所述第二直流电压。
本发明实施例中，第一开关与第二开关的导通时间不重叠，能够实现初级控制电路以及次级控制电路的协调工作，实现精确的恒压和恒流的输出。
进一步地，所述初级控制电路与所述电容封装在第一芯片中；
或
所述次级控制电路与所述电容封装在第二芯片中。
本发明实施例中，由于电容体积较小，且电容的硅基底与引线框架的基板连接，所以可以将初级或者次级控制电路与电容进行封装，实现电路的小型化。
进一步地，所述初级控制电路、所述次级控制电路与所述电容封装在第三芯片中。
本发明实施例中，将初级控制电路、次级控制电路与电容封装在第三芯片中，能够实现电路的更加小型化。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电容的结构示意图；
图2为本发明实施例提供的一种引线框架基板示意图；
图3为本发明实施例提供的一种电容的结构示意图；
图4为本发明实施例提供的一种电容的结构示意图；
图5为本发明实施例提供的二氧化硅的化学结构示意图；
图6为本发明实施例提供的一种开关电源电路的结构示意图；
图7为本发明实施例提供的一种开关电源电路的结构示意图；
图8为本发明实施例提供的一种开关电源电路的结构示意图；
图9为本发明实施例提供的一种开关电源电路的结构示意图；
图10为本发明实施例提供的一种开关电源电路的封装结构示意图；
图11为本发明实施例提供的一种开关电源电路的封装结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种电容，如图1以及图2所示，应用于高耐压电路中；
本发明实施例中的电容100由硅基底101，第一绝缘层102，金属导电层103以及高耐压电路中任一引线框架的基板104构成；硅基底101的一面覆盖在第一绝缘层102，第一绝缘层102上覆盖金属导电层103；硅基底101的另一面与基板104连接；第一绝缘层102的厚度是根据所述电容100的耐压冲击值以及第一绝缘层102的介电强度确定的。
本发明实施例中，高耐压电路指的是叠加到电源电压上的峰值脉冲电压为2.5KV～8KV之间的电路，由于高耐压电路的耐压值高，现有技术中的电容体积较大，不能满足小型化电路的要求。
在本发明实施例中，高耐压电路中任一引线框架的基板104指的是如图2所示的引线框架中任一位置的金属基板。引线框架作为集成电路的芯片载体，是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。
在本发明实施例中，第一绝缘层102的厚度是根据所述电容100的耐压冲击值以及第一绝缘层102的介电强度确定的，即第一绝缘层102的厚度＝耐压冲击值/第一绝缘层的介电强度。
可选的，在本发明实施例中，如图3所示，在第一绝缘层102和金属导电层103之间还存在第二绝缘层105，第二绝缘层105可以提高电容100的抗电冲击的能力。
可选的，在本发明实施例中，如图4所示，电容100还包括未完全覆盖金属导电层103的钝化层106，钝化层106的覆盖面积小于金属导电层103的面积，即钝化层106不能完全覆盖在金属导电层103上，以便金属导电层103能够实现键合丝引出并进行正常的导电作用。
可选的，在本发明实施例中，第二绝缘层105的介电常数比第一绝缘层102大，以便形成的电容100更加致密，能有效的阻挡水和氧。
可选的，在本发明实施例中，第一绝缘层105为二氧化硅。如图5所示，二氧化硅的四面体结构中，4个氧原子位于四面体的4个角，1个硅原子位于四面体的中心。SiO2为无定形结构，是通过化学沉积的方法获得的。
SiO2的基本特性如下：
1)SiO2是无定形的，密度＝2.27gram/cm3；
2)良好的电绝缘材料，电阻率＝1x1014～1x1016ohm-cm；
3)介电常数＝3.5；
4)高击穿电场，介电强度＝6MV/cm～10MV/cm；
5)稳定和可重复的Si/SiO2界面；
6)对杂质的阻挡性好；
7)Si和SiO2有类似的热膨胀系数，内部的应力低和变形小。
所以在本发明实施例中，采用SiO2作为电容100的第一绝缘层102的材料。
可选的，在本发明实施例中，SiO2作为电容100的第一绝缘层102的厚度＝耐高压值/SiO2的介电强度。
由于SiO2的介电强度高，所以第一绝缘层102的厚度远远小于现有技术中其它产品的厚度，以便实现电容以及电路的小型化。
在本发明实施例中，若高耐压电路的耐压值为4000V，且SiO2的电强度为6MV/cm～10MV/cm，则计算出SiO2的厚度为4um～6.7um。利用气相沉积的方法能够制作出该厚度的SiO2层。
同时，在本发明实施例中，还可以理论估算出电容100的容值。电容100的容值可以通过下列公式进行计算：
C＝ε*ε0*S/d (公式1)
式中C表示电容100的容值；ε表示SiO2的相对介电常数3.5；ε0真空介电常数8.86×10(-12方)单位F/m；S表示电容100的金属导电层103的面积；d表示SiO2层的厚度。
在本发明实施例中，可选的，第二绝缘层105的材料为Si3N4，Si3N4的介电常数大于SiO2的介电常数。
可选的，在本发明实施例中，金属氧化层103的材料为铝层，在制造过程中，可以在通过在SiO2的表面溅射铝层形成金属氧化层103。
可选的，硅基底101为P型硅基底。
在本发明实施例中，由于电容100的小型化，且电容100的硅基底101与基板104连接，即电容100可以在引线框架中制成，更有利于进行封装。
可选的，在本发明实施例中，电容100可以单独封装在一个独立的集成电路，例如封装成SOT23，SOP的形式。使封装体作为一个独立的电容，跟据不同电路的设计需要，灵活选用不同的容值，并串联在高耐压电路中。
本发明实施例还提供一种AC-DC电路200，如图6所示，包括：
电压输入端201，变压单元202，初级控制电路203，次级控制电路204以及上述实施例中的任一项的电容205；
电压输入端201与初级控制电路203连接，初级控制电路203与变压单元202的第一端20201连接，变压单元202的第二端20202与次级控制电路204连接，电容205位于初级控制电路203以及次级控制电路204之间；
电压输入端201，用于将交流电变换为第一直流电压，并通过初级控制电路203输入到变压单元202的第一端20201；
变压单元202，用于将变压单元202的第一端20201的第一直流电压转换为变压单元202的第二端20202的第二直流电压，并通过次级控制电路204输出；
次级控制电路204，用于获取第二直流电压中的高频信号，并将高频信号通过电容205反馈给初级控制电路203；
电容205用于阻隔初级控制电路203以及次级控制电路204，且电容205用于传输高频信号，实现次级控制电路204向初级控制电路203的反馈。
在本发明实施例中，如图7所示，次级控制电路204包括转换单元20401，用于将高频信号转换为脉冲信号，并通过电容205发送给初级控制电路203；
初级控制电路203包括第一开关20301以及初级控制芯片20302，初级控制芯片20302根据脉冲信号调整第一开关20301在设定周期内的启动状态和闭合状态的持续时间；
第一开关20301用于控制电压输入端201是否向变压单元202的第一端20201充电。
在本发明实施例中，转换单元20401获取变压单元202变压后的高频信号，并将高频信号转换为脉冲信号，以便初级控制电路203中的初级控制芯片20302能够解析该脉冲信号。
在本发明实施例中，电容205能够实现初级控制电路203以及次级控制电路204之间的隔离，即初级控制电路203以及次级控制电路204之间不流通电流以及电压，但是电容205能够实现脉冲信号的导通，以使次级控制电路204能够向初级控制芯片20302实现反馈。
在本发明实施例中，可选的，在本发明实施例中，转换单元20401为次级-初级信号端S2P管脚，初级控制芯片20302与S2P通过初级-次级信号端PDP管脚进行连接。
在本发明实施例中，当初级控制芯片20302确定次级控制电路204反馈的电压低于额定电压时，则延长第一开关20301的开启时间；若初级控制芯片20302确定次级控制电路204反馈的电压高于额定电压时，则缩短第一开关20301的开启时间。
可选的，在本发明实施例中，第一开关20301能够调整一个周期内第一开关20301的开启时间或关闭时间，例如，在电路初始化时，第一开关20301的工作周期为0.1μs，且第一开关20301的开启时间为0.05μs，第一开关20301的关闭时间为0.05μs。
若初级控制芯片20302确定次级控制电路204反馈的电压低于额定电压时，则延长第一开关20301的开启时间，即第一开关20301开启的时间为0.08μs，第一开关20301关闭的时间为0.02μs。
若初级控制芯片20302确定次级控制电路204反馈的电压高于额定电压时，则缩短第一开关20301的开启时间，即第一开关20301开启的时间为0.02μs，第一开关20301关闭的时间为0.08μs。
可选的，在本发明实施例中，还可以通过改变第一开关20301的工作周期来实现第一开关20301的开启时间以及关闭时间，以便实现稳定的电流和电压的输出。
可选的，如图8所示，在本发明实施例中提供一种AC-DC电路，其中，电压输入端201包括整流桥20101，初级控制电路203包括第一开关20301、初级控制芯片20302、供电电阻20303、供电电容20304、剩余漏电动作保护RCD吸收电阻20305、第一电容20306，第一二极管20307。
整流桥20101与变压单元202的第一端20201连接，且整流桥20101用于将交流电变为第一直流电。
供电电阻20303与供电电容20304串联，供电电容20304接地，供电电阻20303与供电电容20304之间连接了初级控制芯片20302；可选的，供电电阻20303与供电电容20304之间连接了初级控制芯片20302的输入源VDD，初级控制芯片20302的输出源DRAIN与变压单元202的第一端20201相连；初级控制芯片20302的电流采样端CS和初级控制芯片20302的接地端GND都接地；初级控制芯片20302的PDP与电容205的一端相连。
次级控制电路204包括转换单元20401、第二二极管20402、滤波电容20403、第一侦测电容20404、第二侦测电容20405以及次级控制芯片20406；可选的，在本发明实施例中，转换单元20401为次级控制芯片20406的S2P管脚；可选的，在本发明实施中，次级控制芯片20406的反馈端FB管脚获取变压单元202的第二端20202的第二直流电压中的高频信号，次级控制芯片20406的S2P管脚与电容205相连；次级控制芯片20406的输入源VDD与变压单元202的第二端20202连接，次级控制芯片20406的接地端GND接地。
可选的，在本发明实施例中，第一开关20301为晶体管MOS。
可选的，如图9所示，在本发明实施例中，次级控制电路204中的第二二极管20402用第二开关20407来代替，第二开关20407与次级控制芯片20406的MOS管开关控制端CT端口相连，且可选的，第二开关20407为晶体管MOS，第一开关20301以及第二开关20407导通时间不重叠，能够更好的确保初级控制电路203与次级控制电路204之间的协调工作，实现精确的恒压和恒流输出。
在本发明实施例中，可以将初级控制电路203进行封装，次级控制电路204进行封装，电容205进行封装，三个封装体可以构成AC-DC电路。
可选的，如图10所示，可以将初级控制芯片20302与电容205进行封装，即封装体中包括初级控制芯片20302与电容205，然后封装体与次级控制电路204连接，构成AC-DC电路。
参考图10的电路，该封装组合作为将初级控制芯片20302和电容205封装在同一个集成电路中的示例。该集成电路为DIP-8L封装形式，其中第一开关20301通过导电胶和框架上的装片小岛100结合，第一开关20301为MOS管，所以第一开关20301的漏极通过管脚6&7&8引出，而源区通过三根内部键压线160连到管脚2。电容205通过导电胶和框架上的另一个装片小岛110结合，装片小岛110同时作为电容的极板通过管脚1导出和次级控制电路204连接。初级控制电路203通过非导电胶黏结在电容205的正面，并通过键压线120和电容205的正面极板连接，从而可以接受来自次级控制电路204的脉冲信号。初级控制电路203又通过键压130和管脚5连接给初级控制电路203供电，通过键压线140和管脚3连接电路的地线。同时，通过键压150使初级控制电路203实现对第一开关20301的管控，从而调控整个初级控制电路203输出能量的大小。
可选的，如图11所示，在本发明实施例中，还可以将初级控制电路203、次级控制电路204以及电容205封装在一起，以实现电路的高集成化以及小型化。
图11中将初级控制电路203、次级控制电路204和电容205封装在同一个封装体中例。该封装体为DFN5x5-12L封装形式，该引线框架中一共有三个独立的装片小岛1000、1100和1200。其中第一开关20301通过导电胶和框架上的装片小岛1000结合，所以第一开关20301的漏极通过管脚11&12引出，而源区通过三根内部键压线1021连到管脚1。电容205通过导电胶和框架上的另一个装片小岛1100结合，装片小岛1100同时作为电容的极板通过内部键压线1022和次级控制电路204连接。初级控制电路203通过非导电胶黏结在耦合电容的正面，并通过键压线1023和耦电容205的正面极板连接，从而可以接受来自次级侧脉冲信号。初级控制电路203又通过键压1024和管脚9连接给芯片供电，通过键压线1025和管脚8连接电路的地线。同时，通过键压1026使初级控制电路203实现对第一开关20301的管控，从而调控整个初级控制电路203输出能量的大小。次级控制电路204用非导电胶黏结在第三个装片小岛1200上。次级控制电路204又通过键压1026和管脚4连接给芯片供电，通过键压线1027和管脚6连接电路的地线，通过键压线1028和管脚3连接来检测次级控制电路204的电流大小，并通过键压线1029和管脚5连接控制次级控制电路204中第二开关20407。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种电容，其特征在于，应用于高耐压电路中；
所述电容由硅基底，第一绝缘层，金属导电层以及所述高耐压电路中任一引线框架的基板构成；
所述硅基底的一面覆盖所述第一绝缘层，所述第一绝缘层上覆盖所述金属导电层；
所述硅基底的另一面与所述基板连接；
所述第一绝缘层的厚度是根据所述电容的耐压冲击值以及所述第一绝缘层的介电强度确定的。
2.根据权利要求1所述的电容，其特征在于，所述第一绝缘层与所述金属导电层之间还包括第二绝缘层。
3.根据权利要求2所述的电容，其特征在于，所述电容还包括未完全覆盖所述金属导电层的钝化层。
4.根据权利要求2所述的电容，其特征在于，所述第二绝缘层的介电常数大于所述第一绝缘层的介电常数。
5.根据权利要求1～4任一项所述的电容，其特征在于，所述第一绝缘层材料为二氧化硅绝缘层。
6.一种开关电源AC-DC电路，其特征在于，所述电路包括：
电压输入端，变压单元，初级控制电路，次级控制电路以及权利要求1～5任一项所述的电容；
所述电压输入端与所述初级控制电路连接，所述初级控制电路与所述变压单元的第一端连接，所述变压单元的第二端与所述次级控制电路连接，所述电容位于所述初级控制电路以及所述次级控制电路之间；
所述电压输入端，用于将交流电变换为第一直流电压，并通过所述初级控制电路输入到所述变压单元的第一端；
所述变压单元，用于将所述变压单元的第一端的第一直流电压转换为变压单元的第二端的第二直流电压，并通过所述次级控制电路输出；
所述次级控制电路，用于获取所述第二直流电压中的高频信号，并将所述高频信号通过所述电容反馈给所述初级控制电路；
所述电容用于阻隔所述初级控制电路以及所述次级控制电路，且所述电容用于传输所述高频信号，实现所述次级控制电路向所述初级控制电路的反馈。
7.根据权利要求6所述的电路，其特征在于，所述次级控制电路包括转换单元，用于将所述高频信号转换为脉冲信号，并通过所述电容发送给所述初级控制电路；
所述初级控制电路包括第一开关以及初级控制芯片，所述初级控制芯片根据所述脉冲信号调整所述第一开关在设定周期内的启动状态和闭合状态的持续时间；
所述第一开关用于控制所述所述电压输入端是否向所述变压单元的第一端充电。
8.根据权利要求7所述的电路，其特征在于，所述次级控制电路还包括：
第二开关，所述第二开关处于开启状态的时间与所述第一开关处于开启状态的时间不重叠，所述第二开关用于控制所述变压单元的第二端是否向所述次级控制电路输出所述第二直流电压。
9.根据权利要求6所述的电路，其特征在于，所述初级控制电路与所述电容封装在第一芯片中；
或
所述次级控制电路与所述电容封装在第二芯片中。
10.根据权利要求6所述的电路，其特征在于，所述初级控制电路、所述次级控制电路与所述电容封装在第三芯片中。
CN201710225227.XA 2017-04-07 2017-04-07 一种电容以及一种开关电源ac-dc电路 Active CN106952896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710225227.XA CN106952896B (zh) 2017-04-07 2017-04-07 一种电容以及一种开关电源ac-dc电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710225227.XA CN106952896B (zh) 2017-04-07 2017-04-07 一种电容以及一种开关电源ac-dc电路

Publications (2)

Publication Number Publication Date
CN106952896A true CN106952896A (zh) 2017-07-14
CN106952896B CN106952896B (zh) 2019-08-23

Family

ID=59474104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710225227.XA Active CN106952896B (zh) 2017-04-07 2017-04-07 一种电容以及一种开关电源ac-dc电路

Country Status (1)

Country Link
CN (1) CN106952896B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964254A (zh) * 2009-07-23 2011-02-02 财团法人工业技术研究院 电容基板结构
CN102376780A (zh) * 2010-08-16 2012-03-14 众智光电科技股份有限公司 具有嵌入式高密度电容的硅基座
CN103151339A (zh) * 2013-02-08 2013-06-12 日月光半导体制造股份有限公司 电容构造及其制作方法
CN103151328A (zh) * 2013-03-25 2013-06-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103915409A (zh) * 2012-12-28 2014-07-09 新能微电子股份有限公司 电化隔离元件及其制造方法
US20140252551A1 (en) * 2013-03-09 2014-09-11 Microchip Technology Incorporated Method and Apparatus for Constructing an Isolation Capacitor in an Integrated Circuit
CN105575952A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964254A (zh) * 2009-07-23 2011-02-02 财团法人工业技术研究院 电容基板结构
CN101964254B (zh) * 2009-07-23 2013-04-17 财团法人工业技术研究院 电容基板结构
CN102376780A (zh) * 2010-08-16 2012-03-14 众智光电科技股份有限公司 具有嵌入式高密度电容的硅基座
CN103915409A (zh) * 2012-12-28 2014-07-09 新能微电子股份有限公司 电化隔离元件及其制造方法
CN103151339A (zh) * 2013-02-08 2013-06-12 日月光半导体制造股份有限公司 电容构造及其制作方法
US20140252551A1 (en) * 2013-03-09 2014-09-11 Microchip Technology Incorporated Method and Apparatus for Constructing an Isolation Capacitor in an Integrated Circuit
CN103151328A (zh) * 2013-03-25 2013-06-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105575952A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法

Also Published As

Publication number Publication date
CN106952896B (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US11044022B2 (en) Back-to-back isolation circuit
US11804478B2 (en) Semiconductor device
CN105009532B (zh) 使用低值电容器的集成高电压隔离
TWI621005B (zh) 產生調節式隔離供應電壓之方法及裝置
US11676884B2 (en) Cantilevered leadframe support structure for magnetic wireless transfer between integrated circuit dies
TWI638392B (zh) 在積體電路中建構隔離電容器之方法及裝置
US8164871B2 (en) Circuit for protecting an integrated circuit against elctrostatic discharges in CMOS technology
CN103782380A (zh) 半导体模块
CN104681554B (zh) 半导体装置
CN104218020B (zh) 接地屏蔽结构及半导体器件
CN107818966A (zh) 单一引线‑框架堆叠的芯片电流绝缘子
CN103035642B (zh) 半导体器件以及使用该半导体器件的SiP器件
JP2012124807A (ja) 半導体リレー
JP2021073687A (ja) 半導体装置
CN108282092A (zh) 整流ic以及使用该整流ic的绝缘型开关电源
CN110197826A (zh) 半导体装置及其制造方法以及电力变换装置
CN107004645A (zh) 电子设备
US20170309746A1 (en) Semiconductor packaging structure and semiconductor power device thereof
CN106952896A (zh) 一种电容以及一种开关电源ac‑dc电路
CN101673723A (zh) 使用分立导电层重新选择键合线路径的半导体器件封装
US20210175326A1 (en) Integrated Circuit Package for Isolation Dies
CN114026683A (zh) 半导体器件
US20190296150A1 (en) Semiconductor packaging structure
CN206426863U (zh) 一种充电桩用集成型互感器模块
CN104851818B (zh) 介质层缺陷的检测方法和检测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221226

Address after: 201203 5th floor, building B, Lane 666, zhangheng Road, Zhangjiang hi tech park, Pudong New Area, Shanghai

Patentee after: SHANGHAI BRIGHT POWER SEMICONDUCTOR Co.,Ltd.

Address before: 201203 301A, Shengyu building, 185 Zhangjiang Road, Pudong New Area, Shanghai

Patentee before: Shanghai LIS Semiconductor Technology Co.,Ltd.

TR01 Transfer of patent right
CP02 Change in the address of a patent holder

Address after: 201203 Floor 9-12, Building 3, Lane 5005, Shenjiang Road, Pudong New Area, Shanghai

Patentee after: SHANGHAI BRIGHT POWER SEMICONDUCTOR Co.,Ltd.

Address before: 201203 5th floor, building B, Lane 666, zhangheng Road, Zhangjiang hi tech park, Pudong New Area, Shanghai

Patentee before: SHANGHAI BRIGHT POWER SEMICONDUCTOR Co.,Ltd.

CP02 Change in the address of a patent holder