CN1069425C - 通用输入/输出端口的中断装置 - Google Patents

Abstract

一种I/O端口中断装置，包括一与端口相连接用于报告端口中产生的中断源的源寄存器，一个与源寄存器相连接的中断屏蔽寄存器，它可用来配置I/O端口以产生中断，以及一个与源寄存器的输出相连接的用来延迟I/O端口中所产生的中断的中断控制器。

Description

通用输入/输出端口的中断装置

本发明涉及具有中断能力的微型处理器和微型控制器，尤其涉及增强所述微型处理器和微型控制器的中断能力的结构及方法。

输入/输出服务中终端设备定时询问请求标志要占用微型处理器和微型控制器较长的时间，同时它也减少了系统中输入输出信息的通过量，即在一个规定时间周期内总的有用信息处理和传输能力。因此，考虑到在增加信息通过量的同时亦能简化程序，如果输入/输出(I/O)装置可直接从微型处理器或微型控制器要求服务将是一大进步。中断即提供了这种性能。

欧洲专利申请公开号0358330的文献中公开了这样一种中断装置，他包括一个中断源寄存器和存有屏蔽位的中断屏蔽寄存器。

从本质上讲，中断是由外部硬件调用的一种子程序，当I/O装置要求服务时，可设置一个内部中断请求触发器。所述触发器之输出端与微型处理器或微型控制器的中断端脚相连接，这样，此触发器可将I/O装置的中断请求先储存起来直至得到微型处理器的响应。

中断请求并不是同时发生的，它们可在程序执行中任一时刻发生。当一中断出现时，若当前指令的执行已完毕，那么中断请求可得到微型处理器的响应，并被转移到一进行中断服务的子程序进行控制(即服务程序被“定向”)。当微型处理器或微型控制器回答中断时，中断请求触发器中原有的信息被直接来自微型处理器或由服务子程序产生的设备选择脉冲清除。为了在I/O服务子程序结束后能在合适的位置上重新执行程序，程序计数器在控制被转移到服务子程序前自动储存其计数值。服务子程序将它使用的任何寄存器的内容储存到栈上，并在其返回服务前将所述寄存器的内容恢复。程序计数器，标志寄存器、累加器和通用寄存器的内容合在一起代表了微型处理器的状态。

中断输入具有两种形式，非屏蔽模式和屏蔽模式。当一逻辑信号被用于非屏蔽模式的中断输入时，微型处理器立即中断。当一逻辑信号被用于屏蔽中断输入时，微型处理器只有在此输入信号为可允许的条件下发生中断。屏蔽式中断的允许与否受程序的控制。如不允许，则微型处理器不响应该中断请求。

非屏蔽中断输入可被来自输出端口的中断屏蔽信号外部屏蔽。来自输出端口的屏蔽位可选通中断信号。若输出指令在屏蔽位上写1，即为允许中断，若写0则不允许中断。

为了响应中断，将进行以下操作：

1.微型处理器完成处理现行指令。

2.执行中断机器周期。在此周期内程序计数器值被储存起来且控制被转移至一相应的存储单元中。

3.微型处理器的状态被储存起来。

4.若有一个以上的I/O设备同该存储单元有关，则确认一个优先权等级最高的设备的中断请求。

5.执行服务于该中断I/O设备的子程序。若中断服务请求触发器内的信息在步骤2中未被清除则此子程序将使之清除。

6.恢复被储存的微处理器的状态。

7.控制返回到中断指令后紧跟的一条指令。

上述每一步骤要求一定时间。提供给微型处理器和外部中断逻辑的总的时间决定了微型处理器响应要求服务的I/O装置请求的速度。

从中断发生到中断--处理子程序执行开始所经过的时间是响应时间，即从上述步骤1到4的总时间。微型处理器被中断的总时间与服务子程序的实际执行时间之差被称为内务操作时间。内务操作时间较低的中断结构其允许通过的信息量较大。

至今，在对商用微型处理器例如Intel 8051的应用中，用户所需的中断比此产品所能提供的多。例如，Intel 8051具有两个外部中断。一般而言，集成系统之设计者要求使用且可有效使用的要多于两个中断。迄今为止还没有价廉易行的方法来提高和增强通用微型处理器及微型控制器的中断能力。这正是现有技术的缺点之所在。

本发明克服了现有技术的缺点，它提供了一种I/O端口中断装置，包括一连接到端口的源寄存器，它用来报告端口中发生中断的来源；一连接到源寄存器上的中断屏蔽寄存器，它用来配置产生中断的I/O端口；一连接到源寄存器输出端的中断控制器，它用来延迟I/O端口中的中断。

从本质上讲，本发明的实施例包括两套屏蔽位，其一在直接连于口的屏蔽寄存器中，另一套在中断控制器中。前一套只用来配置端口，后一套可用于在一段时间内延迟中断。由于中断信号被锁存于本发明的实施例中，即使中断产生是发生在中断延迟期间，此信号也不会丢失。

相应地，本发明的目的在于提供一种提高现有微型控制器例如Intel 8051的中断能力的装置。

本发明的另一目的在于提供一种对硬件和软件要求最低的中断装置。

本发明的再一目的在于提供一种中断信号不会丢失的中断装置。

本发明其它目的，优点及其新颖性将在以下结合附图对本发明所作的详细描述中体现出来。

图1是通用微型控制器系列的结构方块图。

图2是图1所述通用微型处理器系列的结构之更详细的方块图。

图3a-3e描述了图1和图2所示微型控制器系列中一些类型的中断源。

图4是本发明所述的具有中断功能的装置的结构图。

图5(包括图5a和5b)是包括了本发明所述具中断功能之装置的集成电路之方块图。

参见附图，图1示出了8051微型控制器系列的一般结构的方块图，此系列及结构是本领域技术人员所熟知的。以下讨论此微型控制器系列的各个方面，以描述本发明所使用的场合并提供通常微型控制器工作的一般背景。本发明的范围将不会因此描述而受限制。

现在参照图1，可以看到8051系列产品包括一个中央处理单元(CPU)2，一个振荡器和定时电路4，一个只读存储器/电可编程序只读存储器(“ROM/EPROM”)6，一个随机存取存储器“RAM”8，控制电路10，定时/计数器12，一个可编程串行端口14，和可编程I/O16。

基本的8051包括4K字节的ROM6，128字节的RAM8，两个16位定时/计数器12，4个可编程的8位I/O接口，串行I/O线20，和2根外部中断线18。片上振荡器及时钟电路4要求用外部晶体才能工作。

8051具有5个硬件触发中断18、22，其中2个是外部中断18。内部中断22由定时器及内部串行接口产生。中断的优先等级可预先设定。可有选择地禁止部分中断，也可全部禁止。内部定时/计数器可用于测量脉宽和时间间隔，对事件进行计数及产生定期中断。

8051软件程序可采用汇编语言来编写，可使用含有111条指令的指令组。这些指令分为功能指令：算术操作，逻辑操作，数据传递，布尔变量操作，以及对程序和装置的控制。在无时限应用时微机由PL/M语言支持。

图2示出了通常的8051微型控制器更为详细的结构。图1中未示出而示出于图2中的在本发明实施例中起了重要作用的元件包括中断允许(IE)寄存器24，中断优先(IP)寄存器26，及定时/计数控制(TCON)寄存器28。

现参见图3，其中示出了通常的8051微型控制器的五个中断源。外部中断INT0和INT1(示于图3a和3c)均可由电平触发或脉冲边沿触发，这取决于TCON寄存器(图2中的元件28)中的IT0和IT1位。实际产生这些中断信号的标志是TCON的TE0和IE1位。当一个外部中断产生时，只有在中断是脉冲边沿触发的情况下，产生此中断的标志在服务子程序被定向时被硬件消除。如果中断是电平触发的，则外部请求源不是单片硬件而是控制请求标志的源。

现参见图3b和3d，定时器0和定时器1的中断由TF0和TF1产生，TF0和TF1由其各自计数/定时器的寄存品滚动设置，当一个定时器的中断产生时，产生此中断的标志在服务子程序被定向时被单片硬件所消除。

现参见图3e，串行口中断由RI和TI的逻辑或来产生。其中没有一个标志在服务子程序定向时被硬件消除。事实上，正常情况下，由服务子程序决定究竟是RI还是TI产生的中断，且在软件中将此位清除。

在8051系列中，产生中断的所有位可通过软件来设置或清除，正如由硬件清除的情况一样，即可通过软件来产生中断信号及取消已产生的中断信号。图3a-3e中每一个中断源可通过设置或清除特殊功能寄存器IE(图2中的元件24)中的一位来分别决定其允许或不允许。所述IE寄存器24也包括一个全禁止位EA，它可同时禁止所有的中断。

如前所述，除了有五条中断线(其中仅有两条是外部的)外，通常的8051型微型控制器还具有32条I/O线，4个端口各有8条。所有这4个端口(在图1中被连接到可编程输入/输出电路16上，在图2中以参考标号30、32、34、36表明)都是双向的。每一端口含有一个锁存器(特定功能寄存器P0～P3)，一个输出驱动器，一个输入缓冲寄存器。端口11到13的输出驱动器和端口11的输入缓冲寄存器用于外部存储器的存取操作。在此应用中，端口11输出外部存储器地址的低8位及带有可读写字节的分时多路转换器信号。端口13在外部存储器的地址字长为16位时输出其高位。此外，端口13的端脚连续输出P2特定功能寄存器(“SRF”)的内容。端口15的所有端脚都具有多种功能。它们不仅是端口的端脚，也可用作其它多种特殊功能比如定时/计数器的外部输入脚和定时/计数器的捕捉刷新的触发端。

如前所述，下文将详细讨论这里所提及的一种大型集成系统例如无绳电话的应用。它所要求的中断数多于通常8051所能提供的二个外部中断。本发明提供了一种可加到微型控制器上的装置弥补了现有技术之空缺。它允许端口上已被规定为输入的端脚对微型控制器产生中断。

现参照图4，其中示出了如本发明所述的中断装置的一种实施例。一般而言，在图4中所示的本发明的实施例中，有两套中断屏蔽，其中一套直接与端口的端脚相连，另一套在中断控制器模块上。

进一步参见图4，标号为32的端口1的所有8个端脚在程序输入时可用脉冲边沿触发产生可屏蔽中断。如前面所提到的那样，中断功能是用与微型控制器相分离的硬件实现的。图4在大体上示出了中断功能的基本结构。

在图4所示的本发明的实施例中，中断可根据端口1的中断触发控制寄存器之程序用上升沿或下降沿触发来产生。可根据一个个端脚来选择。

现参见图4所示的中断屏蔽寄存器38，其8个输入中每一个都要求是软件可编程中断允许位。设置某一位即可允许中断从相应的输入端口中产生，并清除阻碍中断产生的位。在允许中断情况下，只有当程序极性发生变化时才产生中断，而在随后的允许中断情况下，这种程序极性的变化若发生在中断屏蔽时将不报告中断在其后是否被允许。然而，这种条件显然只有在局部中断屏蔽的情况下才成立。若端口1的中断为主中断屏蔽寄存器所屏蔽且相应的中断源是有效的，即，如果相应的端口1中断源寄存器中有一位被置位，那么在主中断屏蔽寄存器中每一个允许中断触发就可产生一个中断。在图4所描述的本发明的实施例中，局部中断允许位可选用哪几位来产生中断是固定的。在执行特殊任务时，若软件操作在延迟中断时，主屏蔽寄存器可用来使中断在短时间内停止。

继续参见图4可以看到本发明实施例中包含了三个源寄存器40、42、44，这三个寄存器可用来报告中断清求是由哪一个输入端口或哪几个端口产生的。其中寄存器40，42在每两个输入端口中有一位，第三个寄存器44每4个输入端口为1位。当程序的变化选择进入端口1的中断触发控制寄存器时，假设此时未设置中断屏蔽，则输入端脚由高—低或由低—高的变化将对相应的中断状态位进行置位，此位将保持置位直至寄存器中的内容被读入软件。

现参见图2更详细地对通用输出锁存器进行讨论，此锁存器提供了11个用来控制外部功能的通用输出脚。在一明确了结构的本发明的实施例中，有一对寄存器，一个为7位寄存器另一个为4位寄存器，都设置在微控制器的数据总线上。当其中一个寄存器被软件置位后，相应的输出脚亦被置位。当所述位被清零时，端脚亦清零，作为通用输出的所有端脚在缺省状态是高电平。

在此结合以上的论述将详细讨论包含了本发明的具有实际结构的无绳电话，除键盘板(OUT6，7)和三电平输入(OUT 10)端外对其它脚的多路控制均设置在亦产生它们的其它功能的模块上，而不是在平行端口的模块上。由通用输出寄存器对键盘板及三电平多路转换器进行控制。

现考虑三电平输入端口，两个端脚用来检测三种不同输入状态：高、低和开路或不连接。输入的状态是在外部中断状态寄存器中产生的，这两个端脚不产生中断请求。在实际构成的无绳电话集成电路中三电平IN1脚主要用作选择其集成电路的工作方式的，它工作如下：当复位无效时由集成电路来监视三电平IN1脚的状态。集成电路进入以下三个状态之一：

三态电路1脚(TRI1)	状态
		低	电路内仿真(ICE)
中值电平或非连接	测试方式
		高	正常

在复位脚变为无效后三电平IN1脚可用作普通的输入端。

参照图5，本发明所描述的外部中断输入端口，三个中断输入端被用来产生中断请求，它们或者使用上升沿或者使用下降沿。每个输入端脚的状态记录在一独立的位寄存器中，如果某一端脚的状态在上一次状态寄存器读或复位后发生了变化，则中断请求将被锁存并送至中断控制模块。

基于上述讨论，本领域的技术人员将完全明了图4所述的中断结构包括两套中断屏蔽，如以上所提及并讨论的那样，一套被直接连接到端口的端脚上，另一套在中断控制器模块本身。

对于产生和延迟中断而言，软件的通常做法是编程直接与端口端脚相连结的屏蔽寄存器决定哪些端脚将用来产生中断。此外，如果所述软件之功能在于在一定期间保持中断，通常可改变中断控制器中的屏蔽位且使屏蔽寄存器中的屏蔽位单独存在。这样做的意义在于无论中断信号是否锁在图4所示的中断源寄存器40，42，44中，屏蔽位总是与端口的端脚控制相连的。这样，只有当屏蔽位被允许时程序方向的变化才会被锁存。

在本发明实施例中，只有在中断控制器中的屏蔽位被用来延迟中断。因此，在本发明的实施例中，在中断控制器中的屏蔽位被禁止时出现的中断将被锁存于图4所示的平行端口，且在软件再次开放中断控制器时被记录在微型控制器上。如果中断事件出现在同端口相联的屏蔽寄存器被禁止时则情况便有所不同，在这种情况下，中断信号将被丢失。

可见，一般而言，在本发明的实施例中，平行端口中断屏蔽只用于配置端口的中断允许与否，而中断控制器中的中断屏蔽是用来在需要时延迟中断信号的。

进一步考虑本发明的实施例，可将8个可能的中断信号分为三个独立组40、42、44以简化软件报告。这将是一较好的方法。更进一步地说，本发明实施例中软件可在上升或下降沿有效地产生中断的性能也是其积极的特征及优点。

基于以上所述的内容，本领域的技术人员已完全明了本发明实施例的结构，操作及优点。本发明包括一个平行端口中断结构，它含有两套中断屏蔽位，其一在直接与平行端口相连接的屏蔽寄存器中，另一在中断屏蔽控制器上。所述前一套只用于配置端口的端脚，后一套可用来延迟中断信号。在所述两套屏蔽位中还包括了中断源寄存器。这种分工确保了在延迟周期中中断信号不会被丢失而依旧被锁存在中断源寄存器中直至微型控制器将其读出以采取适当的动作。本领域的技术人员同时也将明了使用最少的硬件和软件亦是本发明的一个优点。

虽然，综观了上述讨论之后本发明尚可作许多修改及变化，相应地，本发明在以上所讨论的实施例之外亦可有其它的实践方法，但这些方法均应落入本说明书所附的权利要求书的范围之内。

Claims (9)

1.一种微型控制器的I/O中断装置，所述微型控制器的I/O端口包括多个端口端脚，所述装置包括：至少一个与所述I/O端口有效连接的中断源寄存器，它用于报告在所述I/O端口中产生的中断信号源，所述报告是通过一个输出信号实现的；一个直接与所述至少一个源寄存器直接相连接的中断屏蔽寄存器，所述中断屏蔽寄存器包括一套可用于设置所述多个端口端脚的屏蔽位；其特征在于，所述装置还包括：一个连接在电路中的中断控制器，用于接收所述至少一个源寄存器的输出，所述中断控制器包括一套可用来延迟在所述I/O端口中产生的中断的屏蔽位。

2.如权利要求1所述的装置，其特征在于，所述多个端口端脚为8个，三个各包括一个位的中断源寄存器。

3.如权利要求2所述的装置，其特征在于，所述三个中断源寄存器中的两个包括一个位，各用作两个端口端脚中的每一个，所述三个中断源寄存器中的第三个包括一个位，用作四个端口端脚中每一个。

4.如权利要求1所述的装置，其特征在于，所述中断用脉冲边沿触发产生，且所述装置还包括一与所述I/O端口相连接的控制寄存器，所述控制寄存器可根据程序控制在选择的脉冲边沿上产生中断。

5.如权利要求4所述的装置，其特征在于，所述控制寄存器包含如下装置，该装置可根据端口端脚逐位选择脉冲边沿产生中断。

6.如权利要求5所述的装置，其特征在于，所述脉冲边沿包括上升沿和下降沿，其中，所述三个中断输入可根据程序控制在上升沿和下降沿时均产生中断请求。

7.如权利要求6所述的装置，其特征在于，可存在三种不同的输入状态，且其中的两个端脚可检测三种输入状态。

8.如权利要求7所述的装置，其特征在于，所述三个不同的输入状态为高、低电平和开路状态。

9.如权利要求1所述的装置，其特征在于，所述中断屏蔽寄存器和所述中断控制器是分立且不同的元件，并且由所述中断屏蔽寄器包含的所述一套屏蔽位与由所述中断控制器包含的所述一套屏蔽位是分立且不相同的。

Images