CN106935526B - 用于硅通孔互连的多晶硅应力传感器结构及其制备方法 - Google Patents

用于硅通孔互连的多晶硅应力传感器结构及其制备方法 Download PDF

Info

Publication number
CN106935526B
CN106935526B CN201511028246.0A CN201511028246A CN106935526B CN 106935526 B CN106935526 B CN 106935526B CN 201511028246 A CN201511028246 A CN 201511028246A CN 106935526 B CN106935526 B CN 106935526B
Authority
CN
China
Prior art keywords
polysilicon
silicon
chip substrate
silicon chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511028246.0A
Other languages
English (en)
Other versions
CN106935526A (zh
Inventor
杨恒
豆传国
戈肖鸿
吴燕红
李昕欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201511028246.0A priority Critical patent/CN106935526B/zh
Publication of CN106935526A publication Critical patent/CN106935526A/zh
Application granted granted Critical
Publication of CN106935526B publication Critical patent/CN106935526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明提供一种用于硅通孔互连的多晶硅应力传感器结构及其制备方法，包括以下步骤：1）提供硅片衬底，在硅片衬底内形成环形深槽；2）在硅片衬底表面及环形深槽侧壁形成第一绝缘层；3）在环形深槽内形成多晶硅电阻，并在环形深槽内及硅片衬底表面形成多晶硅引线；4）在多晶硅电阻及多晶硅引线表面形成第二绝缘层；5）在多晶硅电阻上方的环形深槽内形成多晶硅填充料层；6）在位于硅片衬底表面的多晶硅引线表面形成金属压焊块。本发明的用于硅通孔互连的多晶硅应力传感器，适于硅通孔互连应力的测试与监控，测试原理简单，便于操作，测试精准度高；本发明的用于硅通孔互连的多晶硅应力传感器的制备方法工艺步骤简单，利于产业化生产。

Description

用于硅通孔互连的多晶硅应力传感器结构及其制备方法
技术领域
本发明属于微纳加工技术领域，特别是涉及一种用于硅通孔互连的多晶硅应力传感器结构的制备方法。
背景技术
硅通孔互连(Through Silicon Via,TSV)技术是集成电路先进封装技术之一。与传统引线键合等工艺相比较，TSV互连技术提供了垂直的连接，降低了信息流通的距离，提高了封装集成度。TSV互连已经赢得越来越多的关注，并在成像传感器、高速逻辑存储芯片、多核处理器等方面得到应用。
TSV结构是在硅片中由电镀铜填充的Cu-Si复合结构，由于Cu和Si的热膨胀系数相差6倍，致使TSV器件往往存在较高的热应力问题。较大热应力的存在对TSV的可靠性会产生严重的影响，这不利于TSV技术的发展和应用，也制约了基于TSV技术封装产品的市场化进程，研究TSV结构的应力分布对于改进TSV工艺、提高可靠性具有重要的意义。
目前，有关TSV结构内部热应力分布的研究主要通过有限元分析软件仿真及破坏性测试方法进行。也有文献报道采用微型拉曼光谱仪对硅通孔表面的热应力分布进行分析，而我们知道通孔结构的应力主要集中在通孔内部，而表面的热应力大部分往往得到释放，仅仅分析表面的热应力是远远不够的。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于硅通孔互连的多晶硅应力传感器结构及其制备方法，用于对硅通孔互连的应力进行测试与监控。
为实现上述目的的他相关目的，本发明提供一种用于硅通孔互连的多晶硅应力传感器结构的制备方法，所述制备方法包括以下步骤：
1)提供硅片衬底，在所述硅片衬底内形成环形深槽；
2)在所述硅片衬底表面及所述环形深槽侧壁形成第一绝缘层；
3)在所述环形深槽内形成多晶硅电阻，并在所述环形深槽内及所述硅片衬底表面形成多晶硅引线；所述多晶硅电阻的高度小于所述环形深槽的深度，所述多晶硅引线一端与所述多晶硅电阻的表面相连接，另一端延伸至所述硅片衬底表面；
4)在所述多晶硅电阻及所述多晶硅引线表面形成第二绝缘层；
5)在所述多晶硅电阻上方的环形深槽内形成多晶硅填充料层；
6)在位于所述硅片衬底表面的多晶硅引线表面形成金属压焊块。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的制备方法的一种优选方案，所述步骤3)包括以下步骤：
31)沉积第一多晶硅层，所述第一多晶硅层填满所述环形深槽并覆盖所述硅片衬底表面；
32)刻蚀所述第一多晶硅层，以形成所述多晶硅电阻及所述多晶硅引线。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的制备方法的一种优选方案，所述步骤5)包括以下步骤：
51)沉积第二多晶硅层，所述第二多晶硅层填满位于所述多晶硅电阻上方的环形深槽并覆盖所述硅片衬底及所述第二绝缘层表面；
52)去除所述硅片衬底及所述第二绝缘层表面的所述第二多晶硅层即形成所述多晶硅填充料层。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的制备方法的一种优选方案，所述步骤6)包括以下步骤：
61)刻蚀位于所述多晶硅引线表面的第二绝缘层，在所述第二绝缘层对应于要形成金属压焊块位置的形成开口，所述开口暴露出所述多晶硅引线；
62)在暴露出的所述多晶硅引线表面形成金属压焊块。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的制备方法的一种优选方案，所述多晶硅引线的数量为两根，两根所述多晶硅引线相对分布；所述金属压焊块的数量为两块，两块所述金属压焊块分别位于所述多晶硅引线延伸至所述硅片衬底表面的一端。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的制备方法的一种优选方案，所述步骤6)之后，还包括在所述多晶硅电阻及所述多晶硅填充料层内侧形成硅通孔互连的步骤。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的制备方法的一种优选方案，在所述多晶硅电阻及所述多晶硅填充料层内侧形成硅通孔互连包括以下步骤：
7)去除所述多晶硅电阻及所述多晶硅填充料层内侧的硅片衬底材料形成盲孔，所述盲孔的深度大于所述多晶硅电阻及所述多晶硅填充料层的高度之和；
8)在所述盲孔内形成第三绝缘层及种子层，并在所述盲孔内填充金属层；
9)去除所述金属层底部的硅片衬底材料，暴露出所述金属层的底部即形成所述硅通孔互连。
本发明还提供一种用于硅通孔互连的多晶硅应力传感器结构，所述多晶硅应力传感器结构包括：硅片衬底、环形深槽、第一绝缘层、多晶硅电阻、多晶硅引线、第二绝缘层、多晶硅填充料层及金属压焊块；
所述环形深槽位于所述硅片衬底内；
所述第一绝缘层位于所述硅片衬底表面及所述环形深槽的侧壁；
所述多晶硅电阻位于所述环形深槽内；
所述多晶硅引线一端与所述多晶硅电阻的表面相连接，另一端延伸至所述硅片衬底表面；
所述第二绝缘层位于所述多晶硅电阻及所述多晶硅引线的表面；
所述多晶硅填充料层位于所述多晶硅电阻上方的环形深槽内；
所述金属压焊块位于所述硅片衬底表面的多晶硅引线表面。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的一种优选方案，所述多晶硅引线的数量为两根，两根所述多晶硅引线相对分布；所述金属压焊块的数量为两块，两块所述金属压焊块分别位于所述多晶硅引线延伸至所述硅片衬底表面的一端。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的一种优选方案，所述多晶硅电阻及所述多晶硅填充料层内侧还设有盲孔，所述盲孔的深度大于所述多晶硅电阻及所述多晶硅填充料层的高度之和；所述盲孔内填充有金属层。
作为本发明的用于硅通孔互连的多晶硅应力传感器结构的一种优选方案，所述多晶硅电阻及所述多晶硅填充料层内侧还设有硅通孔互连，所述硅通孔互连贯穿所述硅片衬底。
如上所述，本发明的用于硅通孔互连的多晶硅应力传感器结构及其制备方法，具有以下有益效果：本发明的用于硅通孔互连的多晶硅应力传感器，适于硅通孔互连应力的测试与监控，测试原理简单，便于操作，测试精准度高；本发明的用于硅通孔互连的多晶硅应力传感器的制备方法工艺步骤简单，利于产业化生产。
附图说明
图1显示为本发明实施例一中提供的用于硅通孔互连的多晶硅应力传感器结构的制备方法的流程图。
图2至图10显示为本发明实施例一中提供的用于硅通孔互连的多晶硅应力传感器结构的制备方法中各步骤的结构示意图。
图11显示为本发明实施例一中提供的用于硅通孔互连的多晶硅应力传感器结构测试时的电流流向图。
元件标号说明
10 硅片衬底
11 环形深槽
12 第一绝缘层
13 多晶硅电阻
14 多晶硅引线
15 第二绝缘层
16 多晶硅填充料层
17 金属压焊块
18 盲孔
19 金属层
20 硅通孔互连
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本发明还提供一种用于硅通孔互连的多晶硅应力传感器结构的制备方法，所述用于硅通孔互连的多晶硅应力传感器结构的制备方法包括以下步骤：
1)提供硅片衬底，在所述硅片衬底内形成环形深槽；
2)在所述硅片衬底表面及所述环形深槽侧壁形成第一绝缘层；
3)在所述环形深槽内形成多晶硅电阻，并在所述环形深槽内及所述硅片衬底表面形成多晶硅引线；所述多晶硅电阻的高度小于所述环形深槽的深度，所述多晶硅引线一端与所述多晶硅电阻的表面相连接，另一端延伸至所述硅片衬底表面；
4)在所述多晶硅电阻及所述多晶硅引线表面形成第二绝缘层；
5)在所述多晶硅电阻上方的环形深槽内形成多晶硅填充料层；
6)在位于所述硅片衬底表面的多晶硅引线表面形成金属压焊块。
在步骤1)中，请参阅图1中的S1步骤及图2，提供硅片衬底10，在所述硅片衬底10内形成环形深槽11。
作为示例，所述硅片衬底10可以为现有半导体领域所使用的任意一种硅片衬底，此次不做限定。
作为示例，在所述硅片衬底10内形成所述环形深槽11的具体方法为：首先，在所述硅片衬底10表面涂覆光刻胶层；其次，采用光刻工艺图形化所述光刻胶层，在所述光刻胶层内定义出所述环形深槽11的图形；然后，依据所述图形化的光刻胶层刻蚀所述硅片衬底10，以在所述硅片衬底10内形成所述环形深槽11；最后，去除所述光刻胶层。
作为示例，可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述硅片衬底10，以在所述硅片衬底10内形成所述环形深槽11；优选地，本实施例中，采用干法刻蚀工艺刻蚀所述硅片衬底10。
作为示例，所述环形深槽11的形状可以根据实际需要进行设定，所述环形深槽11可以为圆环形深槽、矩形环形深槽或椭圆环形深槽等等；优选地，本实施例中，所述环形深槽11为圆环形深槽。
在步骤2)中，请参阅图1中的S2步骤，在所述硅片衬底10表面及所述环形深槽11侧壁形成第一绝缘层12。
作为示例，所述第一绝缘层12可以为氧化硅层、低应力氮化硅层或氧化硅/氮化硅复合层。
作为示例，可以采用但并不仅限于低压化学气相沉积法在所述硅片衬底10表面及所述环形深槽11侧壁形成所述第一绝缘层12。
需要说明的，由于结构复杂，附图中并没有具体的附图将该步骤中的结构予以示意，所述第一绝缘层12的结构具体可参阅图8至图10。
在步骤3)中，请参阅图1中的S3步骤及图3，在所述环形深槽11内形成多晶硅电阻13，并在所述环形深槽11内及所述硅片衬底10表面形成多晶硅引线14；所述多晶硅电阻13的高度小于所述环形深槽11的深度，所述多晶硅引线14一端与所述多晶硅电阻13的表面相连接，另一端延伸至所述硅片衬底10表面。
作为示例，在所述环形深槽11内形成多晶硅电阻13，并在所述环形深槽11内及所述硅片衬底10表面形成多晶硅引线14包括如下步骤：
31)采用低压化学气相沉积法沉积第一多晶硅层，所述第一多晶硅层填满所述环形深槽11并覆盖所述硅片衬底10表面；
32)在所述第一多晶硅层表面涂覆光刻胶层；采用光刻工艺图形化所述光刻胶层，在所述光刻胶层内定义出所述多晶硅电阻13及所述多晶硅引线14的图形；依据所述图形化的光刻胶层，采用深反应离子刻蚀工艺刻蚀所述第一多晶硅层，以形成所述多晶硅电阻13及所述多晶硅引线14，如图3所示。
作为示例，所述多晶硅引线14的数量可以根据实际需要进行设定，优选地，本实施例中，所述多晶硅引线14的数量为两根，两根所述多晶硅引线14相对分布，即两根所述多晶硅引线14沿所述环形深槽11的中心轴对称分布。
需要说明的是，由于所述硅片衬底10表面及所述环形深槽11侧壁形成有所述第一绝缘层12，所述第一多晶硅层沉积于所述第一绝缘层12的表面，即形成的所述多晶硅电阻13及所述多晶硅引线14位于所述第一绝缘层12表面；亦即，所述多晶硅电阻13及所述多晶硅引线14与所述硅片衬底10之间有所述第一绝缘层12相隔开。图3中并未示出所述第一绝缘层12。
在步骤4)中，请参阅图1中的S4步骤，在所述多晶硅电阻13及所述多晶硅引线14表面形成第二绝缘层15。
作为示例，所述第二绝缘层15可以为氧化硅层、低应力氮化硅层或氧化硅/氮化硅复合层。
作为示例，可以采用低压化学气相沉积法或热氧化法在所述多晶硅电阻13及所述多晶硅引线14表面形成所述第二绝缘层15；优选地，本实施例中，采用热氧化法在所述多晶硅电阻13及所述多晶硅引线14表面形成所述第二绝缘层15。
需要说明的，由于结构复杂，附图中并没有具体的附图将该步骤中的结构予以示意，所述第二绝缘层15的结构具体可参阅图8至图10。
在步骤5)中，请参阅图1中的S5步骤及图4，在所述多晶硅电阻13上方的环形深槽11内形成多晶硅填充料层16。
作为示例，在所述多晶硅电阻13上方的环形深槽11内形成所述多晶硅填充料层16包括如下步骤：
51)采用低压化学气相沉积法沉积第二多晶硅层，所述第二多晶硅层填满位于所述多晶硅电阻13上方的环形深槽11并覆盖所述硅片衬底10及所述第二绝缘层15表面；
52)在所述第二多晶硅层表面涂覆光刻胶层；采用光刻工艺图形化所述光刻胶层，在所述光刻胶层内定义出所述多晶硅填充料层16的图形；依据所述图形化的光刻胶层，采用反应离子刻蚀工艺刻蚀所述第二多晶硅层，以在所述多晶硅电阻13上方的环形深槽11内形成多晶硅填充料层16，如图4所示。
需要说明的是，由于所述硅片衬底10表面及所述环形深槽11侧壁形成有所述第一绝缘层12，且所述多晶硅电阻13及所述多晶硅引线14表面形成有所述第二绝缘层15，所述多晶硅填充料层16与所述环形深槽11的侧壁之间有所述第一绝缘层12相隔开，所述多晶硅填充料层16与所述多晶硅电阻13及所述多晶硅引线14之间有所述第二绝缘层15相隔开。图4中并未示意出所述第一绝缘层12及所述第二绝缘层15。
在步骤6)中，请参阅图1中的S6步骤及图5，在位于所述硅片衬底10表面的多晶硅引线14表面形成金属压焊块17。
作为示例，在位于所述硅片衬底10表面的多晶硅引线14表面形成所述金属压焊块17包括如下步骤：
61)采用光刻刻蚀工艺刻蚀位于所述多晶硅引线14表面的第二绝缘层15，在所述第二绝缘层15对应于要形成所述金属压焊块17位置的形成开口，所述开口暴露出所述多晶硅引线14；
62)在暴露出的所述多晶硅引线14表面采用电镀等工艺形成金属压焊块17。
作为示例，所述金属压焊块17的数量为两块，两块所述金属压焊块17分别位于所述多晶硅引线14延伸至所述硅片衬底10表面的一端。
请参阅图6至图10，所述步骤6)之后，还包括在所述多晶硅电阻13及所述多晶硅填充料层16内侧形成硅通孔互连20的步骤。
作为示例，在所述多晶硅电阻13及所述多晶硅填充料层16内侧形成硅通孔互连20包括以下步骤：
7)采用光刻刻蚀工艺去除所述多晶硅电阻13及所述多晶硅填充料层16内侧的硅片衬底材料形成盲孔18，所述盲孔18的深度大于所述多晶硅电阻13及所述多晶硅填充料层16的高度之和，如图6所示；
8)在所述盲孔18内形成第三绝缘层(未示出)及种子层(未示出)，并采用电镀工艺在所述盲孔18内填充金属层19，并采用化学机械抛光工艺去吃所述盲孔18外围的所述金属层19，如图7至图9所示，其中，图7为该步骤对应的立体结构示意图，图8为沿图7中AA’方向的截面结构示意图，图9为沿图7中BB’方向的截面结构示意图；优选地，本实施例中，所述金属层19为铜金属层；
9)采用研磨减薄工艺去除所述金属层19底部的硅片衬底材料，暴露出所述金属层的底部即形成所述硅通孔互连20，该步骤在图7基础上沿AA’方向的截面结构示意图如图10所示。
采用本发明的制备方法制备的所述用于硅通孔互连的多晶硅应力传感器进行应力测试的具体方法为：
首先，在完成步骤6)之后，采用惠斯顿电桥法测试步骤6)所得到的结构中两个所述金属压焊块17之间的电阻值，该电阻值即为所述多晶硅应力传感器的初始值；
然后，在完成步骤9)之后，再次采用惠斯顿电桥法测试步骤9)所得到的结构中的两个所述金属压焊块17之间的电阻值，该电阻值与初始电阻值之间的偏差，即为形成硅通孔互连过程中，铜电镀工艺引入的轴向应力。
具体的，在一示例中，采用本发明的制备方法制备的所述用于硅通孔互连的多晶硅应力传感器进行应力测试的具体方法为：
首先，在完成步骤6)之后，采用惠斯顿电桥法测试步骤6)所得到的结构中两个所述金属压焊块17之间的电阻值R0；R0为所述多晶硅应力传感器的初始值
其次，在完成步骤8)之后，再次采用惠斯顿电桥法测试步骤8)所得到的结构中两个所述金属压焊块17之间的电阻值R1；R1与R0之间的差与步骤8)铜电镀工艺引入的轴向应力成正比；
再次，对步骤8)所得到的结构进行热退火处理；
然后，再次采用惠斯顿电桥法测试热退火处理后的结构中两个所述金属压焊块17之间的电阻值R2；R2与R1之间的差与退火工艺引入的铜轴向应力成正比；
最后，将热退火处理后的结构执行步骤9)，再次采用惠斯顿电桥法测试步骤9)得到的结构中两个所述金属压焊块17之间的电阻值R3；R3与R2之间的差与研磨减薄工艺引入的铜轴向应力成正比。
实施例二
请继续参阅图5至图10，本发明还提供一种用于硅通孔互连的多晶硅应力传感器，所述多晶硅应力传感器结构采用实施例一中所述的制备方法制备而得到，所述多晶硅应力传感器结构包括：硅片衬底10、环形深槽11、第一绝缘层12、多晶硅电阻13、多晶硅引线14、第二绝缘层15、多晶硅填充料层16及金属压焊块17；所述环形深槽11位于所述硅片衬底10内；所述第一绝缘层12位于所述硅片衬底10表面及所述环形深槽11的侧壁；所述多晶硅电阻13位于所述环形深槽11内，且所述多晶硅电阻13与所述硅片衬底10以所述第一绝缘层12相隔开，即所述多晶硅电阻13与所述硅片衬底10之间有所述第一绝缘层12；所述多晶硅引线14一端与所述多晶硅电阻13的表面相连接，另一端延伸至所述硅片衬底10表面，且所述多晶硅引线14与所述硅片衬底10以所述第一绝缘层12相隔开，即所述多晶硅引线14与所述硅片衬底10之间有所述第一绝缘层12；所述第二绝缘层15位于所述多晶硅电阻13及所述多晶硅引线14的表面；所述多晶硅填充料层16位于所述多晶硅电阻13上方的环形深槽11内，且所述多晶硅填充料层16与所述多晶硅电,13及所述多晶硅引线14以所述第二绝缘层15相隔开，即所述多晶硅填充料层16与所述多晶硅电,13及所述多晶硅引线14之间有所述第二绝缘层15；所述金属压焊块17位于所述硅片衬底10表面的多晶硅引线14表面，如图5所示。
需要说明的是，由于结构比较复杂，图5中并未示意出所述第一绝缘层12及所述第二绝缘层15，所述第一绝缘层12及所述第二绝缘层15的结构位置可参阅图8至图10。
作为示例，所述多晶硅引线14的数量为两根，两根所述多晶硅引线14相对分布，即两根所述多晶硅引线14沿所述环形深槽11的中心轴对称分布；所述金属压焊,17的数量为两块，两块所述金属压焊块17分别位于所述多晶硅引线14延伸至所述硅片衬底10表面的一端。
作为示例，所述多晶硅电阻13及所述多晶硅填充料层16内侧还设有盲孔18，所述盲孔18的深度大于所述多晶硅电阻13及所述多晶硅填充料层16的高度之和；所述盲孔18内填充有金属层19，如图7至图9所示。
作为示例，所述多晶硅电阻13及所述多晶硅填充料层16内侧还设有硅通孔互连20，所述硅通孔互连20贯穿所述硅片衬底10，如图10所示。
综上所述，本发明提供一种用于硅通孔互连的多晶硅应力传感器结构及其制备方法，所述用于硅通孔互连的多晶硅应力传感器结构的制备方法包括以下步骤：1)提供硅片衬底，在所述硅片衬底内形成环形深槽；2)在所述硅片衬底表面及所述环形深槽侧壁形成第一绝缘层；3)在所述环形深槽内形成多晶硅电阻，并在所述环形深槽内及所述硅片衬底表面形成多晶硅引线；所述多晶硅电阻的高度小于所述环形深槽的深度，所述多晶硅引线一端与所述多晶硅电阻的表面相连接，另一端延伸至所述硅片衬底表面；4)在所述多晶硅电阻及所述多晶硅引线表面形成第二绝缘层；5)在所述多晶硅电阻上方的环形深槽内形成多晶硅填充料层；6)在位于所述硅片衬底表面的多晶硅引线表面形成金属压焊块。本发明的用于硅通孔互连的多晶硅应力传感器，适于硅通孔互连应力的测试与监控，测试原理简单，便于操作，测试精准度高；本发明的用于硅通孔互连的多晶硅应力传感器的制备方法工艺步骤简单，利于产业化生产。
上述实施例仅例示性说明本发明的原理的功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种用于硅通孔互连的多晶硅应力传感器结构的制备方法，其特征在于，所述制备方法包括以下步骤：
1)提供硅片衬底，在所述硅片衬底内形成环形深槽；
2)在所述硅片衬底表面及所述环形深槽侧壁形成第一绝缘层；
3)在所述环形深槽内形成多晶硅电阻，并在所述环形深槽内及所述硅片衬底表面形成多晶硅引线；所述多晶硅电阻的高度小于所述环形深槽的深度，所述多晶硅引线一端与所述多晶硅电阻的表面相连接，另一端延伸至所述硅片衬底表面；
4)在所述多晶硅电阻及所述多晶硅引线表面形成第二绝缘层；
5)在所述多晶硅电阻上方的环形深槽内形成多晶硅填充料层；
6)在位于所述硅片衬底表面的多晶硅引线表面形成金属压焊块；所述多晶硅引线的数量为两根，两根所述多晶硅引线相对分布；所述金属压焊块的数量为两块，两块所述金属压焊块分别位于所述多晶硅引线延伸至所述硅片衬底表面的一端。
2.根据权利要求1所述的用于硅通孔互连的多晶硅应力传感器结构的制备方法，其特征在于：所述步骤3)包括以下步骤：
31)沉积第一多晶硅层，所述第一多晶硅层填满所述环形深槽并覆盖所述硅片衬底表面；
32)刻蚀所述第一多晶硅层，以形成所述多晶硅电阻及所述多晶硅引线。
3.根据权利要求1所述的用于硅通孔互连的多晶硅应力传感器结构的制备方法，其特征在于：所述步骤5)包括以下步骤：
51)沉积第二多晶硅层，所述第二多晶硅层填满位于所述多晶硅电阻上方的环形深槽并覆盖所述硅片衬底及所述第二绝缘层表面；
52)去除所述硅片衬底及所述第二绝缘层表面的所述第二多晶硅层即形成所述多晶硅填充料层。
4.根据权利要求1所述的用于硅通孔互连的多晶硅应力传感器结构的制备方法，其特征在于：所述步骤6)包括以下步骤：
61)刻蚀位于所述多晶硅引线表面的第二绝缘层，在所述第二绝缘层对应于要形成金属压焊块位置的形成开口，所述开口暴露出所述多晶硅引线；
62)在暴露出的所述多晶硅引线表面形成金属压焊块。
5.根据权利要求1至4中任一项所述的用于硅通孔互连的多晶硅应力传感器结构的制备方法，其特征在于：所述步骤6)之后，还包括在所述多晶硅电阻及所述多晶硅填充料层内侧形成硅通孔互连的步骤。
6.根据权利要求5所述的用于硅通孔互连的多晶硅应力传感器结构的制备方法，其特征在于：在所述多晶硅电阻及所述多晶硅填充料层内侧形成硅通孔互连包括以下步骤：
7)去除所述多晶硅电阻及所述多晶硅填充料层内侧的硅片衬底材料形成盲孔，所述盲孔的深度大于所述多晶硅电阻及所述多晶硅填充料层的高度之和；
8)在所述盲孔内形成第三绝缘层及种子层，并在所述盲孔内填充金属层；
9)去除所述金属层底部的硅片衬底材料，暴露出所述金属层的底部即形成所述硅通孔互连。
7.一种用于硅通孔互连的多晶硅应力传感器结构，其特征在于，所述多晶硅应力传感器结构包括：硅片衬底、环形深槽、第一绝缘层、多晶硅电阻、多晶硅引线、第二绝缘层、多晶硅填充料层及金属压焊块；
所述环形深槽位于所述硅片衬底内；
所述第一绝缘层位于所述硅片衬底表面及所述环形深槽的侧壁；
所述多晶硅电阻位于所述环形深槽内；
所述多晶硅引线一端与所述多晶硅电阻的表面相连接，另一端延伸至所述硅片衬底表面；
所述第二绝缘层位于所述多晶硅电阻及所述多晶硅引线的表面；
所述多晶硅填充料层位于所述多晶硅电阻上方的环形深槽内；
所述金属压焊块位于所述硅片衬底表面的多晶硅引线表面；
所述多晶硅引线的数量为两根，两根所述多晶硅引线相对分布；所述金属压焊块的数量为两块，两块所述金属压焊块分别位于所述多晶硅引线延伸至所述硅片衬底表面的一端。
8.根据权利要求7所述的用于硅通孔互连的多晶硅应力传感器结构，其特征在于：所述多晶硅电阻及所述多晶硅填充料层内侧还设有盲孔，所述盲孔的深度大于所述多晶硅电阻及所述多晶硅填充料层的高度之和；所述盲孔内填充有金属层。
9.根据权利要求7所述的用于硅通孔互连的多晶硅应力传感器结构，其特征在于：所述多晶硅电阻及所述多晶硅填充料层内侧还设有硅通孔互连，所述硅通孔互连贯穿所述硅片衬底。
CN201511028246.0A 2015-12-31 2015-12-31 用于硅通孔互连的多晶硅应力传感器结构及其制备方法 Active CN106935526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511028246.0A CN106935526B (zh) 2015-12-31 2015-12-31 用于硅通孔互连的多晶硅应力传感器结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511028246.0A CN106935526B (zh) 2015-12-31 2015-12-31 用于硅通孔互连的多晶硅应力传感器结构及其制备方法

Publications (2)

Publication Number Publication Date
CN106935526A CN106935526A (zh) 2017-07-07
CN106935526B true CN106935526B (zh) 2019-08-30

Family

ID=59442021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511028246.0A Active CN106935526B (zh) 2015-12-31 2015-12-31 用于硅通孔互连的多晶硅应力传感器结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106935526B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564890B (zh) * 2017-08-03 2019-09-20 华进半导体封装先导技术研发中心有限公司 一种应力传感器结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090231A (ja) * 2000-09-20 2002-03-27 Kansai Tlo Kk 半導体ピエゾ抵抗センサ
US20050115329A1 (en) * 2003-10-23 2005-06-02 Gregory Otto J. High temperature strain gages
JP2008522193A (ja) * 2004-11-30 2008-06-26 エンデヴコ コーポレイション ピエゾ抵抗性歪み集中器
US20150044787A1 (en) * 2012-04-17 2015-02-12 International Business Machines Corporation Semiconductor test and monitoring structure to detect boundaries of safe effective modulus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05157641A (ja) * 1991-03-06 1993-06-25 Mitsubishi Denki Eng Kk 応力検出半導体装置
CN101274738A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 基于多晶硅特性制作热剪切应力传感器的方法
CN103187399B (zh) * 2011-12-31 2015-07-08 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及测试方法
CN202614432U (zh) * 2012-05-30 2012-12-19 中航电测仪器股份有限公司 轴向力传感器
CN104724662B (zh) * 2013-12-19 2016-05-25 中国科学院上海微系统与信息技术研究所 一种多晶硅应力传感器及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090231A (ja) * 2000-09-20 2002-03-27 Kansai Tlo Kk 半導体ピエゾ抵抗センサ
US20050115329A1 (en) * 2003-10-23 2005-06-02 Gregory Otto J. High temperature strain gages
JP2008522193A (ja) * 2004-11-30 2008-06-26 エンデヴコ コーポレイション ピエゾ抵抗性歪み集中器
US20150044787A1 (en) * 2012-04-17 2015-02-12 International Business Machines Corporation Semiconductor test and monitoring structure to detect boundaries of safe effective modulus

Also Published As

Publication number Publication date
CN106935526A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
TWI264091B (en) Method of manufacturing quad flat non-leaded semiconductor package
CN104655334B (zh) Mems压力传感器及其形成方法
CN109037160A (zh) 半导体装置封装
CN103569956B (zh) 传感器封装及其形成方法
US10546779B2 (en) Through substrate via (TSV) and method therefor
CN101211874A (zh) 超薄芯片尺寸封装结构及其方法
US10549985B2 (en) Semiconductor package with a through port for sensor applications
CN103213936B (zh) 制备圆片级mems惯性器件tsv堆叠封装结构的方法
CN103066040B (zh) 一种可用于微波频段的圆片级穿硅传输结构及制造方法
CN104576508B (zh) 硅通孔的形成方法
CN104867865B (zh) 一种晶圆三维集成引线工艺
CN106935526B (zh) 用于硅通孔互连的多晶硅应力传感器结构及其制备方法
CN104236787B (zh) Mems差压传感器芯片及制作方法
CN104724662B (zh) 一种多晶硅应力传感器及其制作方法
CN102683309B (zh) 晶圆级植球印刷填充通孔的转接板结构及其制作方法
CN105810593A (zh) 一种扇出型封装结构及其封装方法
CN102646664B (zh) 锚定的导电通孔及形成方法
CN102931156B (zh) 半导体芯片的构造及制作方法
CN104465790B (zh) Mems压力传感器及其封装方法
CN106664794A (zh) 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置
Song et al. Moving boundary simulation and experimental verification of high aspect-ratio through-silicon-vias for 3-D integration
CN203733778U (zh) 一种嵌入式焊垫结构
CN109148360A (zh) 半导体器件制作方法
CN205039150U (zh) 一种芯片封装结构
Yang et al. A 3D interconnect system for large biosensor array and CMOS signal-processing IC integration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant