CN106932975B - 像素结构 - Google Patents

Abstract

本公开提供一种像素结构，其包括扫描线、数据线、开关元件、第一电极以及第二电极。第一电极包括两条第一主干部以及多个第一分支部。第一分支部包括第一延伸部以及位于两条第一主干部之间的两个几何结构。第一延伸部位于对应的两个几何结构之间。第二电极包括第二主干部以及从第二主干部延伸的两个第二分支部。第二主干部位于两条第一主干部之间。第二分支部包括第二延伸部以及梯形结构。梯形结构连接第二主干部与对应的第二延伸部。第一分支部与第二分支部交错排列。本公开提供的像素结构可以使液晶效率提升。

Description

像素结构

技术领域

本发明涉及显示技术领域，具体而言，涉及一种包括具有第一主干部与第一分支部的第一电极以及具有第二主干部与第二分支部的第二电极的像素结构。

背景技术

随着虚拟现实(Virtual Reality)的技术日趋成熟，市场上出现了许多与虚拟现实相关的电子产品，例如：头戴式显示器(Head mounted display)等。在现有技术中，与虚拟现实相关的电子产品都是利用电脑软件创造出虚拟空间，并利用各种技术影响使用者的感官，让使用者能有身入虚拟空间的感觉。

为了让使用者能感受到更逼真的虚拟空间，虚拟影像的连续性就显得格外重要。对于利用液晶显示装置来显示影像的电子产品来说，影像的连续性与液晶的反应时间有高度的关联性。当液晶分子的反应时间越短，液晶显示装置所显示出来的影像就能有越优良的连续性。因此，要如何缩短液晶分子的反应时间是目前亟需解决的问题。

发明内容

本发明提供一种像素结构，通过像素结构中第一电极与第二电极的设计，液晶能具有较短的反应时间，进而使液晶效率提升。

本发明提供一种像素结构，通过像素结构中共用电极与像素电极的设计，液晶能具有较短的反应时间，进而使液晶效率提升。

本发明的一种像素结构，包括扫描线、数据线、开关元件、第一电极以及第二电极。开关元件和扫描线以及数据线电性连接。第一电极包括至少两条第一主干部以及多个第一分支部。第一主干部实质上平行于数据线的延伸方向。第一分支部中的每一者包括至少一第一延伸部以及至少两个几何结构。几何结构位于两条第一主干部之间，且第一延伸部位于对应的两个几何结构之间。几何结构在延伸方向上的宽度大于第一延伸部在延伸方向上的宽度。第二电极与第一电极分离。第一电极与第二电极之中的一者和开关元件电性连接。第二电极包括至少一条第二主干部以及至少两个第二分支部。第二主干部位于两条第一主干部之间，且实质上平行于数据线的延伸方向。至少两个第二分支部从第二主干部延伸，其中至少两个第二分支部分别对应地连接至第二主干部的两侧，且至少两个第二分支部中的至少一者包括至少一第二延伸部以及至少一梯形结构。梯形结构连接于第二主干部与对应的第二延伸部之间。第一分支部与第二分支部沿数据线的延伸方向交错排列。

本发明的一种像素结构，包括一扫描线与一数据线、开关元件、共用电极以及像素电极。开关元件和扫描线以及数据线电性连接。共用电极包括第一主干部以及至少两个第一分支部。第一主干部实质上平行于数据线的延伸方向。至少两个第一分支部从第一主干部延伸。至少两个第一分支部分别对应地连接至第一主干部的两侧。至少两个第一分支部中的至少一者包括至少一第一延伸部以及至少一第一梯形结构。至少一第一梯形结构连接于第一主干部与对应的第一延伸部之间。像素电极与共用电极分离，并和开关元件电性连接。像素电极包括第二主干部以及至少两个第二分支部。第二主干部与第一主干部重叠。至少两个第二分支部从第二主干部延伸。至少两个第二分支部分别对应地连接至第二主干部的两侧。至少两个第二分支部中的至少一者包括至少一第二延伸部以及至少一第二梯形结构。至少一第二梯形结构连接于第二主干部与对应的第二延伸部之间。第一分支部与第二分支部沿数据线的延伸方向交错排列。

基于上述，像素结构中的第一电极包括至少两条第一主干部以及多个第一分支部，第二电极包括至少一条第二主干部以及至少两个第二分支部，且第一分支部与第二分支部沿数据线的延伸方向交错排列。因此，第一电极与第二电极所形成的电场能使液晶具有较短的反应时间，进而使液晶效率提升。第一电极的第一分支部包括几何结构，第二电极的第二分支部包括梯形结构。因此，第一电极与第二电极的电场能形成具有疏密变化的等位线，进而使液晶驱动及回复的流向实质上为同向，进一步缩短液晶的反应时间。

基于上述，像素结构中的共用电极包括第一主干部以及至少两个第一分支部，像素电极包括第二主干部以及至少两个第二分支部，且第一分支部与第二分支部沿数据线的延伸方向交错排列。因此，共用电极与像素电极所形成的电场能使液晶具有较短的反应时间，进而使液晶效率提升。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1是依照本发明的一实施例的一种像素结构的上视示意图。

图2是依照本发明的一实施例的一种像素结构的上视示意图。

图3是依照本发明的一实施例的一种像素结构的上视示意图。

图4是依照本发明的一实施例的一种像素结构的上视示意图。

图5是依照本发明的一实施例的一种像素结构的上视示意图。

图6是依照本发明的一实施例的一种像素结构的上视示意图。

图7是依照本发明的一实施例的一种像素结构的上视示意图。

图8A是依照本发明的一实施例的一种像素结构的上视示意图。

图8B是图8A中第二电极的上视示意图。

图8C是图8A中第一电极的上视示意图。

图9A是依照本发明的一实施例的一种像素结构的上视示意图。

图9B是图9A中第一电极的上视示意图。

图9C是沿图9A剖线AA’的剖面示意图。

图10A是依照本发明的一实施例的一种像素结构的上视示意图。

图10B是沿图10A剖线BB’的剖面示意图。

图11A是依照本发明的一实施例的一种像素结构的上视示意图。

图11B是图11A中第二电极的上视示意图。

图11C是图11A中第一电极的上视示意图。

附图标记说明：

100、200、300、400、500、600、700、800、900、1000、1100：像素结构

110、810：半导体层

120、820：扫描线

122、822：栅极

130、830：数据线

132、832：源极

134、834、1034；漏极

140、240、340、440、840、1040、1140：第二电极

142、2421、2422、3421、3422、3423、4421、4422、4423、4424、842、1142：第二主干部

143A、143B、2431A、2431B、2432A、2432B、3431A、3431B、3432A、3432B、3433A、3433B、4431A、4431B、4432A、4432B、4433A、4433B、4434A、4434B、843A、843B、1143A、1143B：第二分支部

144A、144B、2441A、2441B、2442A、2442B、3441A、3441B、3442A、3442B、3443A、3443B、4441A、4441B、4442A、4442B、4443A、4443B、4444A、4444B、844A、844B、1144A、1144B：梯形结构

146A、146B、2461A、2461B、2462A、2462B、3461A、3461B、3462A、3462B、3463A、3463B、4461A、4461B、4462A、4462B、4463A、4463B、4464A、4464B、846A、846B、1146A、1146B：第二延伸部

150、250、350、450、550、650、750、850、950、1150：第一电极

151A、151B、851A、951A：连接部

152A、152B、252A、252B、352A、352B、452A、452B、552A、552B、652A、652B、752A、752B、752C、852A、852B、952A、952B、1152：第一主干部

153、253、353、453、553、653、753A、753B、753C、853、953、1153A、1153B：第一分支部

154A、154B、254A、254B、354A、354B、454A、454B、554A、554B、654A、654B、754A、754B、754B’、754C、854A、854B、954A、954B、1154A、1154B：几何结构

156、256、356、456、556、656、756A、756B、856、956A、956B、1156A、1156B：第一延伸部

258A、258B、358A、358B、358C、358D、458A、458B、458C、458D、458E、458F、558A、558B、558C、558D、558E、558F、658A、658B、658C、658D、658E、658F：凸起

824、826、836、845：绝缘层

812、814：闸绝缘层

D1、D2、D3：延伸方向

SW1、SW2、SW3、SW4、SW5、SW6、SW7、SW8、SW9、SW10、SW11、SW12、SW13、SW14、SW15、SW16、SW17、SW18：侧壁

O1、O2、O3、O4、O5、O6：开孔

TFT1、TFT2、TFT3：开关元件

具体实施方式

图1是依照本发明的一实施例的一种像素结构100的上视示意图。请参考图1，像素结构100包括扫描线120、数据线130、开关元件TFT1、第一电极150以及第二电极140。

开关元件TFT1例如包括半导体层110、栅极122、漏极134和源极132。形成开关元件TFT1的方法例如包括于基底上形成半导体层110。在形成半导体层110之后，按序在半导体层110上形成栅极绝缘层与栅极122，且栅极122与扫描线120电性连接。形成覆盖栅极122的绝缘层。在绝缘层中形成开孔O1以及开孔O2。接着形成漏极134以及与数据线130电性连接的源极132，其中漏极134通过开孔O2而与半导体层110电性连接，且源极132通过开孔O1而与半导体层110电性连接。在本实施例中，开关元件TFT1为顶栅极(Top gate)结构的薄膜晶体管，然而本发明不限于此。在其他实施例中，开关元件TFT1还可以是底栅极(Bottomgate)结构的薄膜晶体管。

像素结构100中的第一电极150与开关元件TFT1之间具有绝缘层，且第一电极150与开关元件TFT1的漏极134通过绝缘层中的开口O3而电性连接。

第一电极150包括第一主干部152A、第一主干部152B以及多个第一分支部153。第一主干部152A与第一主干部152B实质上平行于数据线130的延伸方向D1。在本实施例中，部分的第一主干部152A与部分的数据线130重叠，且部分的第一主干部152B与部分的相邻排的另一条数据线130重叠，然而本发明不限于此。在其他实施例中，第一主干部152A与第一主干部152B可以分别完全重叠于部分的数据线130以及部分的相邻排的数据线130。在其他实施例中，第一主干部152A与第一主干部152B互相靠近，并且完全不与数据线130重叠。

第一电极150的第一分支部153位于第一主干部152A与第一主干部152B之间。第一分支部153中的每一者包括第一延伸部156、几何结构154A以及几何结构154B。几何结构154A以及几何结构154B位于第一主干部152A与第一主干部152B之间，第一延伸部156位于几何结构154A以及几何结构154B之间，且第一延伸部156连接于对应的几何结构154A以及几何结构154B之间。几何结构154A以及几何结构154B在延伸方向D1上的宽度大于第一延伸部156在延伸方向D1上的宽度，具体来说，远离第一延伸部156的几何结构154A的一部分在延伸方向D1上的宽度以及远离第一延伸部156的几何结构154B的一部分在延伸方向D1上的宽度均大于第一延伸部156在延伸方向D1上的宽度。在一实施例中，几何结构154A以及几何结构154B的形状为梯形，且几何结构154A以及几何结构154B最宽的底部(亦即具有在延伸方向D1上的最大宽度的部分)分别与第一主干部152A以及第一主干部152B连接，而几何结构154A的侧壁SW1以及几何结构154B的侧壁SW2与数据线130的延伸方向D1之间构成的锐角夹角为30度至75度，然而本发明不限于此。在其他实施例中，几何结构可以是其他几何形状。在一实施例中，第一延伸部156的形状为长方形，且第一延伸部156在延伸方向D1上的线宽举例为2微米至4微米。

在本实施例中，第一电极150还包括连接部151A以及连接部151B，连接部151A与连接部151B各自将第一主干部152A以及第一主干部152B连接，举例来说，连接部151A、连接部151B、第一主干部152A以及第一主干部152B共同构成一环状结构或网状结构，而连接部151A与开关元件TFT1的漏极134电性连接。在本实施例中，第一主干部152A、第一主干部152B、连接部151A以及连接部151B共同组成第一电极150的外框，且第一分支部153位于第一主干部152A、第一主干部152B、连接部151A以及连接部151B共同组成的外框之中，然而本发明不限于此。第一电极150也可以不具备连接部151A以及连接部151B，而第一电极150会通过第一主干部152A、第一主干部152B或第一分支部153而与开关元件TFT1的漏极134电性连接。

第二电极140与第一电极150分离。第二电极140包括第二主干部142、第二分支部143A以及第二分支部143B。第二主干部142位于第一主干部152A以及第一主干部152B之间，且实质上平行于延伸方向D1。第二主干部142举例是由邻近于连接部151A的位置延伸至邻近于连接部151B的位置。第二分支部143A以及第二分支部143B分别从第二主干部142延伸，且第二分支部143A以及第二分支部143B对应地连接至第二主干部142的两侧。第二分支部143A包括第二延伸部146A以及梯形结构144A。梯形结构144A连接于第二主干部142与对应的第二延伸部146A之间。第二分支部143B包括第二延伸部146B以及梯形结构144B。梯形结构144B连接于第二主干部142与对应的第二延伸部146B之间。相邻的梯形结构144A和梯形结构144B举例是相对于第二主干部142呈镜像配置。第二分支部143A以及第二分支部143B分别与第一分支部153沿着延伸方向D1交错排列。

在一实施例中，梯形结构144A的侧壁SW3以及梯形结构144B的侧壁SW4与延伸方向D1构成的锐角夹角举例为30度至75度。由于梯形结构144A以及梯形结构144B的设计，第一电极与第二电极的电场能形成具有疏密变化的等位线，进而使液晶驱动及回复(液晶排列由有电压驱动状态到无电压驱动状态的过程)的流向实质上为同向，进一步缩短液晶的反应时间。

在一实施例中，第二延伸部146A以及第二延伸部146B为长方形，且第二延伸部146A以及第二延伸部146B在延伸方向D1上具有相同的线宽。在一实施例中，第二延伸部146A以及第二延伸部146B在延伸方向D1上的线宽例如为2微米至4微米。在一实施例中，第二电极140的第二延伸部146A以及第二延伸部146B分别延伸至第一电极150的第一主干部152A以及第一主干部152B的下方，并可以藉此降低数据线130对第一电极150形成的电场所造成的影响。

在一实施例中，第一电极150的第一延伸部156与邻近的第二电极140的第二延伸部146A以及邻近的第二延伸部146B之间的距离举例为2微米至4微米。在一实施例中，第一电极150的第一主干部152A以及第一主干部152B与邻近的第二电极140的第二主干部142之间的距离分别为5至10微米。

在本实施例中，第二电极140电性连接到共用电压，而第一电极150电性连接到开关元件TFT1，然而本发明不限于此。在其他实施例中，第一电极150电性连接到共用电压，而第二电极140电性连接到开关元件TFT1。换句话说，本发明并不限制第二电极140为共用电极而第一电极150为像素电极。在本实施例中，第二电极140所在的膜层位于第一电极150所在的膜层与数据线130所在的膜层之间，然而本发明不限于此。在其他实施例中，第一电极150所在的膜层可位于第二电极140所在的膜层与数据线130所在的膜层之间。换句话说，在其他实施例中，第一电极150所在的膜层与第二电极140所在的膜层可以互相交换。

在本实施例中，第一电极150与第二电极140的设计，可以将显示器中的液晶层分为四种具有不同方向的水平电场的液晶作动区，且可以将相邻液晶作动区的液晶分子的驱动及回复流向实质上调整为同一方向，进而使液晶分子的反应时间大幅缩短。

图2是依照本发明的一实施例的一种像素结构200的上视示意图。在此必须对其进行说明是，图2的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图2的像素结构200与图1的像素结构100的差异在于：像素结构200的第一电极250以及第二电极240与像素结构100的第一电极150以及第二电极140具有不同的形状。

第一电极250包括第一主干部252A、第一主干部252B以及多个第一分支部253。第一主干部252A与第一主干部252B实质上平行于数据线130的延伸方向D1。

第一电极250的第一分支部253位于第一主干部252A与第一主干部252B之间。第一分支部253中的每一者包括第一延伸部256、几何结构254A、几何结构254B、凸起258A以及凸起258B。几何结构254A以及几何结构254B位于第一主干部252A与第一主干部252B之间，第一延伸部256位于几何结构254A以及几何结构254B之间，且第一延伸部256连接于对应的几何结构254A以及几何结构254B之间。几何结构254A以及几何结构254B在延伸方向D1上的宽度大于第一延伸部256在延伸方向D1上的宽度，具体来说，远离第一延伸部256的几何结构254A的一部分在延伸方向D1上的宽度以及远离第一延伸部256的几何结构254B的一部分在延伸方向D1上的宽度均大于第一延伸部256在延伸方向D1上的宽度。凸起258A以及凸起258B位于第二电极240的第二主干部2421以及第二主干部2422之间，相邻的凸起258A以及凸起258B举例是相对于第一延伸部256呈镜像配置。

在一实施例中，凸起258A以及凸起258B的形状包括三角形，其中凸起258A以及凸起258B的底部与第一延伸部256连接，且凸起258A以及凸起258B分别朝向邻近的另一个第二延伸部256，且凸起258A以及凸起258B的顶部角度为60度至150度，此处的顶部角度指的是远离与其底部相连的第一延伸部256的尖端部的角度。在本发明一实施例中，凸起258A与凸起258B对应地设置于第二延伸部256的两侧，且凸起258A与凸起258B的顶点互相对齐。

第二电极240与第一电极250分离。第二电极240包括第二主干部2421、第二主干部2422、第二分支部2431A、第二分支部2431B、第二分支部2432A以及第二分支部2432B。第二主干部2421以及第二主干部2422位于第一主干部252A以及第一主干部252B之间，且实质上平行于延伸方向D1。

第二分支部2431A以及第二分支部2431B分别从第二主干部2421延伸，且第二分支部2431A以及第二分支部2431B对应地连接至第二主干部2421的两侧，相邻的第二分支部2431A以及第二分支部2431B举例是相对于第二主干部2421呈镜像配置。第二分支部2431A包括第二延伸部2461A以及梯形结构2441A。梯形结构2441A连接于第二主干部2421与对应的第二延伸部2461A之间。第二分支部2431B包括第二延伸部2461B以及梯形结构2441B。梯形结构2441B连接于第二主干部2421与对应的第二延伸部2461B之间。

第二分支部2432A以及第二分支部2432B分别从第二主干部2422延伸，且第二分支部2432A以及第二分支部2432B对应地连接至第二主干部2422的两侧，相邻的第二分支部2432A以及第二分支部2432B举例是相对于第二主干部2422呈镜像配置。第二分支部2432A包括第二延伸部2462A以及梯形结构2442A。梯形结构2442A连接于第二主干部2422与对应的第二延伸部2462A之间。第二分支部2432B包括第二延伸部2462B以及梯形结构2442B。梯形结构2442B连接于第二主干部2422与对应的第二延伸部2462B之间。

在一实施例中，第二分支部2431B与第二分支部2432A连接于第二主干部2421以及第二主干部2422之间，第二分支部2431B位于第二主干部2421以及第二分支部2432A之间，第二分支部2432A位于第二分支部2431B以及第二主干部2422之间。第二分支部2431A、第二分支部2431B、第二分支部2432A以及第二分支部2432B分别与第一分支部253沿着延伸方向D1交错排列。

图3是依照本发明的一实施例的一种像素结构300的上视示意图。在此必须对其进行说明是，图3的实施例沿用图2的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图3的像素结构300与图2的像素结构200的差异在于：像素结构300的第一电极350以及第二电极340与像素结构200的第一电极250以及第二电极240具有不同的形状。

像素结构300的第一电极350包括第一主干部352A、第一主干部352B以及多个第一分支部353。第一主干部352A与第一主干部352B实质上平行于数据线130的延伸方向D1。

第一电极350的第一分支部353位于第一主干部352A与第一主干部352B之间。第一分支部353中的每一者包括第一延伸部356、几何结构354A、几何结构354B、凸起358A、凸起358B、凸起358C以及凸起358D。几何结构354A以及几何结构354B位于第一主干部352A与第一主干部352B之间，第一延伸部356位于几何结构354A以及几何结构354B之间，且第一延伸部356连接于对应的几何结构354A以及几何结构354B之间。几何结构354A以及几何结构354B在延伸方向D1上的宽度大于第一延伸部356在延伸方向D1上的宽度，具体来说，远离第一延伸部356的几何结构354A的一部分在延伸方向D1上的宽度以及远离第一延伸部356的几何结构354B的一部分在延伸方向D1上的宽度均大于第一延伸部356在延伸方向D1上的宽度。凸起358A以及凸起358B位于第二电极340的第二主干部3422以及第二主干部3423之间，且凸起358C以及凸起358D位于第二电极340的第二主干部3421以及第二主干部3422之间。在本发明的一实施例中，凸起358A的顶点与凸起358C的顶点之间的距离约为10微米至20微米，凸起358B的顶点与凸起358D的顶点之间的距离约为10微米至20微米，凸起358A的顶点与凸起358C的顶点之间的距离约等于凸起358B的顶点与凸起358D的顶点之间的距离。

第二电极340与第一电极350分离。像素结构300的第二电极340包括第二主干部3421、第二主干部3422、第二主干部3423、第二分支部3431A、第二分支部3431B、第二分支部3432A、第二分支部3432B、第二分支部3433A以及第二分支部3433B。第二主干部3421、第二主干部3422以及第二主干部3423位于第一主干部352A以及第一主干部352B之间，且实质上平行于延伸方向D1。

第二分支部3431A以及第二分支部3431B分别从第二主干部3421延伸，且第二分支部3431A以及第二分支部3431B对应地连接至第二主干部3421的两侧。第二分支部3431A包括第二延伸部3461A以及梯形结构3441A。梯形结构3441A连接于第二主干部3421与对应的第二延伸部3461A之间。第二分支部3431B包括第二延伸部3461B以及梯形结构3441B。梯形结构3441B连接于第二主干部3421与对应的第二延伸部3461B之间。

第二分支部3432A以及第二分支部3432B分别从第二主干部3422延伸，且第二分支部3432A以及第二分支部3432B对应地连接至第二主干部3422的两侧。第二分支部3432A包括第二延伸部3462A以及梯形结构3442A。梯形结构3442A连接于第二主干部3422与对应的第二延伸部3462A之间。第二分支部3432B包括第二延伸部3462B以及梯形结构3442B。梯形结构3442B连接于第二主干部3422与对应的第二延伸部3462B之间。

第二分支部3433A以及第二分支部3433B从第二主干部3423延伸，且第二分支部3433A以及第二分支部3433B对应地连接至第二主干部3423的两侧。第二分支部3433A包括第二延伸部3463A以及梯形结构3443A。梯形结构3443A连接于第二主干部3423与对应的第二延伸部3463A之间。第二分支部3433B包括第二延伸部3463B以及梯形结构3443B。梯形结构3443B连接于第二主干部3423与对应的第二延伸部3463B之间。

在一实施例中，第二分支部3431B与第二分支部3432A连接于第二主干部3421以及第二主干部3422之间，且第二分支部3432B与第二分支部3433A连接于第二主干部3422以及第二主干部3423之间。第二分支部3431A、第二分支部3431B、第二分支部3432A、第二分支部3432B、第二分支部3433A以及第二分支部3433B分别与第一分支部353沿着延伸方向D1交错排列。

图4是依照本发明的一实施例的一种像素结构400的上视示意图。在此必须对其进行说明是，图4的实施例沿用图2的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图4的像素结构400与图2的像素结构200的差异在于：像素结构400的第一电极450以及第二电极440与像素结构200的第一电极250以及第二电极240具有不同的形状。

第一电极450包括第一主干部452A、第一主干部452B以及多个第一分支部453。第一主干部452A与第一主干部452B实质上平行于数据线130的延伸方向D1。

第一电极450的第一分支部453位于第一主干部452A与第一主干部452B之间。第一分支部453中的每一者包括第一延伸部456、几何结构454A、几何结构454B、凸起458A、凸起458B、凸起458C、凸起458D、凸起458E以及凸起458F。几何结构454A以及几何结构454B位于第一主干部452A与第一主干部452B之间，第一延伸部456位于几何结构454A以及几何结构454B之间，且第一延伸部456连接于对应的几何结构454A以及几何结构454B之间。几何结构454A以及几何结构454B在延伸方向D1上的宽度大于第一延伸部456在延伸方向D1上的宽度，具体来说，远离第一延伸部456的几何结构454A的一部分在延伸方向D1上的宽度以及远离第一延伸部456的几何结构454B的一部分在延伸方向D1上的宽度均大于第一延伸部456在延伸方向D1上的宽度。凸起458A以及凸起458B位于第二电极440的第二主干部4424以及第二主干部4423之间，凸起458C以及凸起458D位于第二电极440的第二主干部4423以及第二主干部4422之间，且凸起458E以及凸起458F位于第二电极440的第二主干部4422以及第二主干部4421之间。

第二电极440与第一电极450分离。第二电极440包括第二主干部4421、第二主干部4422、第二主干部4423、第二主干部4424、第二分支部4431A、第二分支部4431B、第二分支部4432A、第二分支部4432B、第二分支部4433A、第二分支部4433B、第二分支部4434A以及第二分支部4434B。第二主干部4421、第二主干部4422、第二主干部4423以及第二主干部4424位于第一主干部452A以及第一主干部452B之间，且实质上平行于延伸方向D1。

第二分支部4431A以及第二分支部4431B从第二主干部4421延伸，且第二分支部4431A以及第二分支部4431B对应地连接至第二主干部4421的两侧。第二分支部4431A包括第二延伸部4461A以及梯形结构4441A。梯形结构4441A连接于第二主干部4421与对应的第二延伸部4461A之间。第二分支部4431B包括第二延伸部4461B以及梯形结构4441B。梯形结构4441B连接于第二主干部4421与对应的第二延伸部4461B之间。

第二分支部4432A以及第二分支部4432B分别从第二主干部4422延伸，且第二分支部4432A以及第二分支部4432B对应地连接至第二主干部4422的两侧。第二分支部4432A包括第二延伸部4462A以及梯形结构4442A。梯形结构4442A连接于第二主干部4422与对应的第二延伸部4462A之间。第二分支部4432B包括第二延伸部4462B以及梯形结构4442B。梯形结构4442B连接于第二主干部4422与对应的第二延伸部4462B之间。

第二分支部4433A以及第二分支部4433B分别从第二主干部4423延伸，且第二分支部4433A以及第二分支部4433B对应地连接至第二主干部4423的两侧。第二分支部4433A包括第二延伸部4463A以及梯形结构4443A。梯形结构4443A连接于第二主干部4423与对应的第二延伸部4463A之间。第二分支部4433B包括第二延伸部4463B以及梯形结构4443B。梯形结构4443B连接于第二主干部4423与对应的第二延伸部4463B之间。

第二分支部4434A以及第二分支部4434B分别从第二主干部4424延伸，且第二分支部4434A以及第二分支部4434B对应地连接至第二主干部4424的两侧。第二分支部4434A包括第二延伸部4464A以及梯形结构4444A。梯形结构4444A连接于第二主干部4424与对应的第二延伸部4464A之间。第二分支部4434B包括第二延伸部4464B以及梯形结构4444B。梯形结构4444B连接于第二主干部4424与对应的第二延伸部4464B之间。

在一实施例中，第二分支部4431B与第二分支部4432A连接于第二主干部4421以及第二主干部4422之间，第二分支部4432B与第二分支部4433A连接于第二主干部4422以及第二主干部4423之间，且第二分支部4433B与第二分支部4434A连接于第二主干部4423以及第二主干部4424之间。第二分支部4431A、第二分支部4431B、第二分支部4432A、第二分支部4432B、第二分支部4433A、第二分支部4433B、第二分支部4434A以及第二分支部4434B分别与第一分支部453沿着延伸方向D1交错排列。

在一实施例中，第一电极的第一分支部举例包括周期性凸起，第一电极的第一分支部与第二电极的第二分支部因为凸起造成水平距离上的变化，导致第一电极与第二电极所形成的电场能将显示器中的液晶层分为四种具有不同方向的水平电场的液晶作动区，且可以将相邻液晶作动区的液晶分子的驱动及回复流向实质上调整为同一方向，进而使液晶分子的反应时间大幅缩短。

图5是依照本发明的一实施例的一种像素结构500的上视示意图。在此必须对其进行说明是，图5的实施例沿用图4的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图5的像素结构500与图4的像素结构400的差异在于：像素结构500的第一电极550的几何结构及凸起与像素结构400的第一电极450的几何结构及凸起具有不同的形状。

在本实施例中，第一电极550包括第一分支部553，第一分支部553的几何结构554A以及几何结构554B为半圆形。几何结构554A以及几何结构554B位于第一主干部552A与第一主干部552B之间，第一延伸部556位于几何结构554A以及几何结构554B之间，且第一延伸部556连接于对应的几何结构554A以及几何结构554B之间。

第一电极550的凸起558A、凸起558B、凸起558C、凸起558D、凸起558E以及凸起558F的形状包括半圆形，且凸起558A、凸起558B、凸起558C、凸起558D、凸起558E以及凸起558F的底部与第一延伸部556连接。凸起558A、凸起558B、凸起558C、凸起558D、凸起558E以及凸起558F分别朝向邻近的另一个第二延伸部556。在本发明一实施例中，凸起558A、凸起558C以及凸起558E设置于第二延伸部556的一侧，凸起558B、凸起558D以及凸起558F设置于第二延伸部556的另一侧，且凸起558A、凸起558C以及凸起558E分别与凸起558B、凸起558D以及凸起558F的顶点互相对齐，举例来说，凸起558A的顶点与凸起558B的顶点的连线实质上可垂直于第二延伸部556的延伸方向、凸起558C的顶点与凸起558D的顶点的连线实质上可垂直于第二延伸部556的延伸方向、凸起558E的顶点与凸起558F的顶点的连线实质上可垂直于第二延伸部556的延伸方向。

在本实施例中，几何结构554A、几何结构554B、凸起558A、凸起558B、凸起558C、凸起558D、凸起558E以及凸起558F的形状包括半圆形，然而本发明不限于此。在其他实施例中，几何结构与凸起的形状还可以包括半椭圆形。

图6是依照本发明的一实施例的一种像素结构600的上视示意图。在此必须对其进行说明是，图6的实施例沿用图4的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图6的像素结构600与图4的像素结构400的差异在于：像素结构600的第一电极650与像素结构400的第一电极450具有不同的形状。

在本发明一实施例中，第一电极650包括第一分支部653，第一分支部653的几何结构654A以及几何结构654B各自包括两个相对应的曲面，且两个相对应的曲面的凹面分别朝向凸起的外侧。举例而言，几何结构654A包括相对应的侧壁SW5以及侧壁SW6，侧壁SW5以及侧壁SW6为两个相对应的曲面，且侧壁SW5以及侧壁SW6的凹面朝向几何结构654A的外侧。几何结构654A以及几何结构654B位于第一主干部652A与第一主干部652B之间，第一延伸部656位于几何结构654A以及几何结构654B之间，且第一延伸部656连接于对应的几何结构654A以及几何结构654B之间。

第一电极650的凸起658A、凸起658B、凸起658C、凸起658D、凸起658E以及凸起658F的形状包括钉形，且凸起658A、凸起658B、凸起658C、凸起658D、凸起658E以及凸起658F的底部与第一延伸部656连接。凸起658A、凸起658B、凸起658C、凸起658D、凸起658E以及凸起658F分别朝向邻近的另一个第二延伸部656。在本实施例中，凸起各自包括两个相对应的曲面，且两个相对应的曲面的凹面分别朝向凸起的外侧。举例而言，凸起658A包括相对应的侧壁SW7以及侧壁SW8，侧壁SW7以及侧壁SW8为两个相对应的曲面，且侧壁SW7以及侧壁SW8的凹面朝向凸起658A的外侧。在本发明一实施例中，凸起658A、凸起658C以及凸起658E分别与凸起658B、凸起658D以及凸起658F对应地设置于第二延伸部656的两侧，且凸起658A、凸起658C以及凸起658E分别与凸起658B、凸起658D以及凸起658F的顶点互相对齐。

图7是依照本发明的一实施例的一种像素结构700的上视示意图。在此必须对其进行说明是，图7的实施例沿用图2的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图7的像素结构700与图2的像素结构200的差异在于：像素结构700的第一电极750与像素结构200的第一电极250具有不同的形状。

像素结构700的第一电极750包括第一主干部752A、第一主干部752B、第一主干部752C、第一分支部753A以及第一分支部753B。第一分支部753A位于第一主干部752A与第一主干部752B之间，且第一分支部753B位于第一主干部752B与第一主干部752C之间。在本实施例中，第一主干部752B位于第二电极240的第二主干部2421与第二主干部2422之间，第二主干部2421位于第一主干部752A与第一主干部752B之间，且第二主干部2422位于第一主干部752B与第一主干部752C之间。在一实施例中，第一主干部752A、第一主干部752B、第一主干部752C、第二主干部2421以及第二主干部2422沿扫描线的延伸方向D2交错排列。

第一电极750的第一分支部753A包括第一延伸部756A、几何结构754A以及几何结构754B。几何结构754A以及几何结构754B位于第一主干部752A与第一主干部752B之间，且第一延伸部756A连接于对应的几何结构754A以及几何结构754B之间。几何结构754A以及几何结构754B在延伸方向D1上的宽度大于第一延伸部756A在延伸方向D1上的宽度，具体来说，远离第一延伸部756A的几何结构754A的一部分在延伸方向D1上的宽度以及远离第一延伸部756A的几何结构754B的一部分在延伸方向D1上的宽度均大于第一延伸部756A在延伸方向D1上的宽度。第一分支部753B包括第一延伸部756B、几何结构754B’以及几何结构754C。几何结构754B’以及几何结构754C位于第一主干部752B与第一主干部752C之间，且第一延伸部756B连接于对应的几何结构754B’以及几何结构754C之间。几何结构754B’以及几何结构754C在延伸方向D1上的宽度大于第一延伸部756在延伸方向D1上的宽度，具体来说，远离第一延伸部756B的几何结构754B’的一部分在延伸方向D1上的宽度以及远离第一延伸部756B的几何结构754C的一部分在延伸方向D1上的宽度均大于第一延伸部756B在延伸方向D1上的宽度。第一分支部753A与第一分支部753B对应地连接至第一主干部752B的两侧。

图8A是依照本发明的一实施例的一种像素结构800的上视示意图。图8B是图8A中第二电极840的上视示意图。图8C是图8A中第一电极850的上视示意图。图8A包括了两个像素结构800，图8B包括了两个第二电极840，且图8C包括了两个第一电极850，然而并非代表本发明必须同时形成两个像素结构、两个第一电极或两个第二电极。本发明的像素结构、第一电极或第二电极亦可以依需求而一次形成一个或三个以上。

开关元件TFT2包括半导体层810、栅极822、漏极834和源极832。形成开关元件TFT2的方法例如包括于基底上形成半导体层810。在形成半导体层810之后，按序在半导体层810上形成闸绝缘层与栅极822和扫描线820，且栅极822与扫描线820电性连接。形成覆盖栅极822的绝缘层。在绝缘层中形成开孔O4以及开孔O5。接着形成漏极834以及与数据线830电性连接的源极832，其中漏极834通过开孔O5而与半导体层810电性连接，且源极832通过开孔O4而与半导体层810电性连接。在本实施例中，开关元件TFT2的半导体层810的形状为U形，然而本发明不限于此。在其他实施例中，开关元件的半导体层的形状为L形或其他几何形状。在本实施例中，开关元件TFT2为顶栅极(Top gate)结构的薄膜晶体管，然而本发明不限于此。在其他实施例中，开关元件TFT2还可以是底栅极(Bottom gate)结构的薄膜晶体管。

请同时参考图8A及图8C，第一电极850包括第一主干部852A、第一主干部852B以及多个第一分支部853。第一主干部852A与第一主干部852B实质上平行于数据线830的延伸方向D3。在本实施例中，第一主干部852A与第一主干部852B可以分别与不同排的部分数据线830完全重叠，然而本发明不限于此。在其他实施例中，部分的第一主干部852A与部分的数据线830重叠，且部分的第一主干部852B与部分的另一条数据线830重叠。在其他实施例中，第一主干部852A与第一主干部852B互相靠近，并且完全不与数据线830重叠。

第一电极850的第一分支部853位于第一主干部852A与第一主干部852B之间。第一分支部853中的每一者包括第一延伸部856、几何结构854A以及几何结构854B。几何结构854A以及几何结构854B位于第一主干部852A与第一主干部852B之间，且第一延伸部856位于几何结构854A以及几何结构854B之间，且第一延伸部856连接于对应的几何结构854A以及几何结构854B之间。几何结构854A以及几何结构854B在数据线830的延伸方向D3上的宽度大于第一延伸部856在延伸方向D3上的宽度，具体来说，远离第一延伸部856的几何结构854A的一部分在延伸方向D3上的宽度以及远离第一延伸部856的几何结构854B的一部分在延伸方向D3上的宽度均大于第一延伸部856在延伸方向D3上的宽度。在一实施例中，几何结构854A以及几何结构854B的形状为梯形，且几何结构854A以及几何结构854B最宽的底部分别与第一主干部852A以及第一主干部852B连接，而几何结构854A的侧壁SW9以及几何结构854B的侧壁SW10与数据线830的延伸方向D3之间的锐角夹角为大于或等于30度且小于90度，然而本发明不限于此。在其他实施例中，几何结构可以是在延伸方向D3上的宽度大于第一延伸部856的其他几何形状。在一实施例中，第一电极850的几何结构854A以及几何结构854B分别与第二电极840的梯形结构844B以及梯形结构844A具有类似或同样的形状。在一实施例中，第一延伸部856的形状为长方形，且第一延伸部856的线宽为0.5微米至5微米。

在本实施例中，第一电极850还包括连接部851A，连接部851A将第一主干部852A以及第一主干部852B连接，连接部851A的面积举例大于第一分支部853的面积，连接部851A的位置举例是位于多个第一分支部853的一侧，然而本发明不限于此。在其他实施例中，第一电极850的第一主干部852A以及第一主干部852B只会通过第一分支部853而连接。在本实施例中，开关元件TFT2的源极832以及漏极834完全与第一电极850重叠，亦即与连接部851A完全重叠，然而本发明不限于此。在其他实施例中，开关元件TFT2的源极832以及漏极834可以只有部分与第一电极850重叠。在其他实施例中，开关元件TFT2的源极832以及漏极834可以完全不与第一电极850重叠。

像素结构800中的第二电极840与开关元件TFT2之间隔有绝缘层，且第二电极840与开关元件TFT2的漏极834通过绝缘层中的开口O6而电性连接。

第二电极840与第一电极850分离。请同时参考图8A以及图8B，第二电极840包括第二主干部842、第二分支部843A以及第二分支部843B。第二主干部842、第二分支部843A以及第二分支部843B位于第一电极850的第一主干部852A以及第一主干部852B之间，且第二主干部842实质上平行于延伸方向D3。第二分支部843A以及第二分支部843B分别从第二主干部842延伸，且第二分支部843A以及第二分支部843B对应地连接至第二主干部842的两侧。第二分支部843A包括第二延伸部846A以及梯形结构844A。梯形结构844A连接于第二主干部842与对应的第二延伸部846A之间。第二分支部843B包括第二延伸部846B以及梯形结构844B。梯形结构844B连接于第二主干部842与对应的第二延伸部846B之间。第二分支部843A以及第二分支部843B分别与第一分支部853沿着延伸方向D3交错排列。

在本实施例中，第二延伸部846A与第二延伸部846B的形状为梯形，然而本发明不限于此。在其他实施例中，第二延伸部846A与第二延伸部846B的形状为矩形。在一实施例中，第二延伸部846A的侧壁SW11以及第二延伸部846B的侧壁SW12与数据线830的延伸方向D3之间的锐角夹角为大于或等于30度且小于90度，并能通过调整夹角的大小以进一步缩短液晶的反应时间。

图9A是依照本发明的一实施例的一种像素结构900的上视示意图。图9B是图9A中第一电极950的上视示意图。图9A包括了两个像素结构900，且图9B包括了两个第一电极950，然而并非代表本发明必须同时形成两个像素结构、两个第一电极或两个第二电极。本发明的像素结构、第一电极或第二电极亦可以依需求而一次形成一个或三个以上。

在此必须对其进行说明是，图9A的实施例沿用图8A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。图9A的像素结构900与图8A的像素结构800的差异在于：像素结构900的第一电极950与像素结构800的第一电极850有不同的形状。

第一电极950包括第一主干部952A、第一主干部952B以及多个第一分支部953。第一主干部952A与第一主干部952B实质上平行于数据线830的延伸方向D3。在本实施例中，第一主干部952A与第一主干部952B可以分别与不同排的部分数据线830完全重叠，然而本发明不限于此。在其他实施例中，部分的第一主干部952A与部分的数据线830重叠，且部分的第一主干部952B与部分的另一条数据线830重叠。在其他实施例中，第一主干部952A与第一主干部952B互相靠近，并且完全不与数据线830重叠。

第一电极950的第一分支部953位于第一主干部952A与第一主干部952B之间。第一分支部953中的每一者包括第一延伸部956A、第一延伸部956B、几何结构954A以及几何结构954B。几何结构954A以及几何结构954B位于第一主干部952A与第一主干部952B之间。第一延伸部956A与第一延伸部956B位于几何结构954A以及几何结构954B之间，第一延伸部956A与第一延伸部956B分别连接对应的几何结构954A以及几何结构954B，且第一延伸部956A与第一延伸部956B两者至少于第二电极840的第二主干部842处分离。几何结构954A以及几何结构954B在延伸方向D3上的宽度大于第一延伸部956在延伸方向D3上的宽度，具体来说，远离第一延伸部956A的几何结构954A的一部分在延伸方向D3上的宽度大于第一延伸部956A在延伸方向D3上的宽度，远离第一延伸部956B的几何结构954B的一部分在延伸方向D3上的宽度大于第一延伸部956B在延伸方向D3上的宽度。在一实施例中，几何结构954A以及几何结构954B的形状为梯形，且几何结构954A以及几何结构954B最宽的底部分别与第一主干部952A以及第一主干部952B连接，而几何结构954A的侧壁SW13以及几何结构954B的侧壁SW14与数据线830的延伸方向D3之间的锐角夹角为大于或等于30度且小于90度，然而本发明不限于此。在其他实施例中，几何结构可以是在延伸方向D3上的宽度大于第一延伸部956A与第一延伸部956B的其他几何形状。

在本实施例中，第一电极950还包括连接部951A，连接部951A将第一主干部952A以及第一主干部952B连接，连接部951A的面积举例大于第一分支部953的面积，然而本发明不限于此。在本实施例中，开关元件TFT2的源极832以及漏极834完全与第一电极950重叠，亦即与连接部951A完全重叠，然而本发明不限于此。在其他实施例中，开关元件TFT2的源极832以及漏极834可以只有部分与第一电极950重叠。在其他实施例中，开关元件TFT2的源极832以及漏极834可以完全不与第一电极950重叠。

图9C是沿图9A剖线AA’的剖面示意图。在本实施例中，栅极822与半导体层810之间夹有闸绝缘层812以及闸绝缘层814，且栅极822与漏极834之间有绝缘层824以及绝缘层826，开孔O5位于闸绝缘层812、闸绝缘层814、绝缘层824以及绝缘层826之中，而漏极834与半导体层810通过开孔O5而电性连接。漏极834与第二电极840之间夹有绝缘层836，开孔O6位于绝缘层836之中，而漏极834与第二电极840通过开孔O6而电性连接。第一电极950与第二电极840中间隔有绝缘层845，且第一电极950与第二电极840分离。在其他实施例中，前述的绝缘层或闸绝缘层亦可以应实际需求而增加或减少层数。

图10A是依照本发明的一实施例的一种像素结构1000的上视示意图。图10B是沿图10A剖线BB’的剖面示意图。图10A包括了两个像素结构1000，然而并非代表本发明必须同时形成两个像素结构。本发明的像素结构亦可以依需求而一次形成一个或三个以上。

在此必须对其进行说明是，图10A的实施例沿用图9A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。图10A的像素结构1000与图9A的像素结构900的差异在于：像素结构900的第二电极840与开关元件TFT2的漏极834并非同时形成的，然而像素结构1000的第二电极1040与开关元件TFT3的漏极1034为同时形成的。

请参考图10B，在本实施例中，开关元件TFT3包括半导体层810、栅极822、源极832以及漏极1034。在一实施例中，第二电极1040与漏极1034是属于同一个膜层，且第二电极1040与漏极1034两者同时形成。因此，能缩短制程所需的时间并减小像素结构的厚度。在本发明一实施例中，第二电极、数据线以及漏极皆属于同一膜层。

综上所述，本发明像素结构中的第一电极包括至少两条第一主干部以及多个第一分支部，第二电极包括至少一条第二主干部以及至少两个第二分支部，且第一分支部与第二分支部沿数据线的延伸方向交错排列。因此，第一电极与第二电极所形成的电场能使液晶具有较短的反应时间，进而使液晶效率提升。第一电极的第一分支部包括几何结构，第二电极的第二分支部包括梯形结构。

图11A是依照本发明的一实施例的一种像素结构1100的上视示意图。图11B是图11A中第二电极1140的上视示意图。图11C是图11A中第一电极1150的上视示意图。图11A包括了两个像素结构1100，图11B包括了两个第二电极1140，且图11C包括了两个第一电极1150，然而并非代表本发明必须同时形成两个像素结构、两个第一电极或两个第二电极。本发明的像素结构、第一电极或第二电极亦可以依需求而一次形成一个或三个以上。

在此必须对其进行说明是，图11A的实施例沿用图8A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

请参考图11A及图11C，像素结构1100的第一电极1150包括第一主干部1152、第一分支部1153A以及第一分支部1153B。第一主干部1152实质上平行于延伸方向D3。第一分支部1153A以及第一分支部1153B分别从第一主干部1152延伸，且第一分支部1153A以及第一分支部1153B对应地连接至第一主干部1152的两侧。第一分支部1153A包括第一延伸部1156A以及第一梯形结构1154A。第一梯形结构1154A连接于第一主干部1152与对应的第一延伸部1156A之间。第一分支部1153B包括第一延伸部1156B以及第一梯形结构1154B。第一梯形结构1154B连接于第一主干部1152与对应的第一延伸部1156B之间。

请参考图11A及图11B，第二电极1140包括第二主干部1142、第二分支部1143A以及第二分支部1143B。第二主干部1142实质上平行于延伸方向D3。第二主干部1142与第一主干部1152重叠。第二分支部1143A以及第二分支部1143B分别从第二主干部1142延伸，且第二分支部1143A以及第二分支部1143B对应地连接至第二主干部1142的两侧。第二分支部1143A包括第二延伸部1146A以及第二梯形结构1144A。第二梯形结构1144A连接于第二主干部1142与对应的第二延伸部1146A之间。第二分支部1143B包括第二延伸部1146B以及第二梯形结构1144B。第二梯形结构1144B连接于第二主干部1142与对应的第二延伸部1146B之间。第一分支部1153A以及第一分支部1153B分别与第二分支部1143A以及第二分支部1143B沿数据线的延伸方向D3交错排列。在本发明一实施例中，第一电极与第二电极组成树状结构或鱼骨状结构，如图11A所示。

在本实施例中，第一电极1150为共用电极，且第二电极1140为像素电极，然而本发明不限于此。在其他实施例中，第一电极为像素电极，且第二电极为共用电极。在本实施例中，第一延伸部1156A与第一延伸部1156B的形状为梯形，然而本发明不限于此。在其他实施例中，第一延伸部1156A与第一延伸部1156B的形状为矩形。在一实施例中，第一延伸部1156A的侧壁SW15与数据线的延伸方向D3之间构成的锐角夹角为大于或等于30度且小于90度，第一延伸部1156B的侧壁SW16与数据线的延伸方向D3之间构成的锐角夹角为大于或等于30度且小于90度。在一实施例中，第一梯形结构1154A的侧壁SW17与数据线的延伸方向D3之间的锐角夹角为30度至60度，第一梯形结构1154B的侧壁SW18与数据线的延伸方向D3之间的锐角夹角为30度至60度。在本实施例中，第一电极1150的第一分支部1153A、1153B分别与第二电极的第二分支部1143A、1143B具有相同的形状，然而本发明不限于此。在其他实施例中，第一电极1150的第一分支部1153A、1153B分别与第二电极的第二分支部1143A、1143B具有不同的形状。

综上所述，像素结构中的共用电极包括第一主干部以及至少两个第一分支部，像素电极包括第二主干部以及至少两个第二分支部，且第一分支部与第二分支部沿数据线的延伸方向交错排列。因此，共用电极与像素电极所形成的电场能使液晶具有较短的反应时间，进而使液晶效率提升。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (17)

1.一种像素结构，包括：

一扫描线与一数据线；

一开关元件，和该扫描线以及该数据线电性连接；

一第一电极，包括：

至少两条第一主干部，实质上平行于该数据线的一延伸方向；以及

多个第一分支部，所述第一分支部中的每一者包括：

至少一第一延伸部；以及

至少两个几何结构，位于相邻两条第一主干部之间，且每一第一延伸部位于对应的相邻两个几何结构之间，其中每一个几何结构在该延伸方向上的宽度大于每一第一延伸部在该延伸方向上的宽度；以及

一第二电极，与该第一电极分离，其中该第一电极与该第二电极之中的一者和该开关元件电性连接，该第二电极包括：

至少一条第二主干部，位于相邻两条第一主干部之间，且实质上平行于该数据线的该延伸方向；以及

至少两个第二分支部，分别对应地连接每一条第二主干部的两侧且从其两侧延伸，且该至少两个第二分支部中的至少一者包括：

至少一第二延伸部；以及

至少一梯形结构，连接于每一条第二主干部与对应的每一第二延伸部之间，其中每一个第一分支部与每一个第二分支部沿该数据线的该延伸方向交错排列。

2.如权利要求1所述的像素结构，其中该第一电极与一共用电压电性连接，且该第二电极与该开关元件电性连接。

3.如权利要求1所述的像素结构，其中该至少两个几何结构的形状包括梯形。

4.如权利要求1所述的像素结构，其中：

该第一电极的所述第一分支部中的每一者包括：

至少两个第一延伸部，该至少两个第一延伸部分别连接于对应的两个该几何结构，且该至少两个第一延伸部于每一条第二主干部处分离。

5.如权利要求1所述的像素结构，其中该第二电极的所述第二分支部位于相邻两条第一主干部之间。

6.如权利要求1所述的像素结构，其中于该像素结构的平面的垂直方向上，该第二电极的所述第二分支部分别延伸至该第一电极的各第一主干部的下方。

7.如权利要求6所述的像素结构，其中：

该第一电极包括：

至少三条该第一主干部，且所述第一分支部分别位于对应的相邻两条第一主干部之间；

该第二电极包括：

至少两条该第二主干部，分别位于对应的相邻两条该第一主干部之间；以及

至少四个该第二分支部，分别位于每一第二主干部的两侧，其中至少两个该第二分支部位于相邻两条第二主干部之间，且互相连接于对应的相邻两条第二主干部之间。

8.如权利要求1所述的像素结构，其中：

该第二电极包括至少两条第二主干部；且

该第一电极的每一该第一延伸部连接于对应的该至少两个该几何结构之间，且所述第一延伸部中的至少一个包括多个凸起，位于该第二电极的相邻两条第二主干部之间。

9.如权利要求8所述的像素结构，其中该第一电极的所述凸起的形状包括三角形、半圆形或是钉形。

10.如权利要求8所述的像素结构，其中该第一电极的所述凸起包括三角形，且所述凸起的顶部角度为60度至150度，且所述凸起是分别朝向邻近的该第二延伸部。

11.如权利要求1所述的像素结构，其中该第二电极与该数据线属于同一膜层。

12.如权利要求1所述的像素结构，其中所述第一延伸部的形状为梯形或矩形，且所述第一延伸部的侧壁与该数据线的该延伸方向之间的夹角大于或等于30度且小于90度。

13.如权利要求1所述的像素结构，其中所述第一延伸部的形状为长方形，且所述第一延伸部的线宽为0.5至5微米。

14.如权利要求1所述的像素结构，其中所述几何结构的形状为梯形，且所述几何结构的侧壁与该数据线的该延伸方向之间的夹角大于或等于30度且小于90度。

15.一种像素结构，包括：

一扫描线与一数据线；

一开关元件，和该扫描线以及该数据线电性连接；

一共用电极，包括：

一第一主干部，实质上平行于该数据线的一延伸方向；以及

至少两个第一分支部，从该第一主干部延伸，该至少两个第一分支部分别对应地连接至该第一主干部的两侧，且该至少两个第一分支部中的至少一者包括：

至少一第一延伸部；以及

至少一第一梯形结构，连接于该第一主干部与对应的每一第一延伸部之间；以及

一像素电极，与该共用电极分离，并和该开关元件电性连接，其中该像素电极包括：

一第二主干部，与该第一主干部重叠；以及

至少两个第二分支部，从该第二主干部延伸，该至少两个第二分支部分别对应地连接至该第二主干部的两侧，且该至少两个第二分支部中的至少一者包括：

至少一第二延伸部；以及

至少一第二梯形结构，连接于该第二主干部与对应的每一第二延伸部之间，

其中每一个所述第一分支部与每一个所述第二分支部沿该数据线的该延伸方向交错排列。

16.如权利要求15所述的像素结构，其中每一第一延伸部的形状为梯形或矩形，且所述第一延伸部的侧壁与该数据线的该延伸方向之间的夹角为大于或等于30度且小于90度。

17.如权利要求15所述的像素结构，其中每一第一梯形结构的侧壁与该数据线的该延伸方向之间的夹角为30度至60度。