CN106921373A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN106921373A
CN106921373A CN201610880772.8A CN201610880772A CN106921373A CN 106921373 A CN106921373 A CN 106921373A CN 201610880772 A CN201610880772 A CN 201610880772A CN 106921373 A CN106921373 A CN 106921373A
Authority
CN
China
Prior art keywords
voltage
terminal
circuit
switch element
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610880772.8A
Other languages
English (en)
Other versions
CN106921373B (zh
Inventor
许畅宰
方诚晩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106921373A publication Critical patent/CN106921373A/zh
Application granted granted Critical
Publication of CN106921373B publication Critical patent/CN106921373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)

Abstract

提供了一种驱动电路，所述驱动电路包括：第一开关元件，根据控制电压在接通状态或断开状态下操作；第二开关元件，根据控制电压与第一开关元件互补地操作；稳压电路单元，根据第一开关元件的源‑栅电压而接通以保持恒压；电流调节电路，根据控制电压在接通状态或断开状态下操作并在电流调节电路的接通状态下根据电流控制信号调节流向地的操作电流；电流控制电路，通过在稳压电路单元的接通状态下向电流调节电路提供电流控制信号来控制操作电流；信号传输电路，向第二开关元件的栅极提供控制电压。

Description

驱动电路
本申请要求于2015年12月24日提交到韩国知识产权局的第10-2015-0186802号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种使用金属-氧化物-半导体场效应晶体管(MOSFET)和横向双扩散(LD)MOSFET(以下称为LD-MOS)的驱动电路。
背景技术
通常，由金属-氧化物-半导体(MOS)集成电路组成的驱动电路可用于生成驱动信号的电子装置中。在这种情况下，驱动电路应考虑到所需驱动信号的电压电平而进行设计。
在需要使用现有驱动电路中的由定义的特定电压工艺制造的驱动电路提供其电压电平比所述定义的特定电压工艺的特定电压高的驱动信号的情况下，可使用具有良好驱动能力的横向双扩散MOSFET(LD-MOS)。
然而，在使用LD-MOS的驱动电路中，使用了高的操作电压(VPP)，这会导致开关元件被击穿。
如上所述使用LD-MOS的现有驱动电路包括使用P沟道LD-MOS和N沟道LD-MOS的逆变型驱动电路。
这种驱动电路包括稳压二极管和单脉冲电路，其中，所述稳压二极管连接在操作电压端子和P沟道LD-MOS的栅极之间以防止P沟道LD-MOS被击穿，所述单脉冲电路用于在预定的短时间段内控制连接在P沟道LD-MOS的栅极和地之间的开关元件切换成接通状态以改善电流消耗。
然而，当由单脉冲电路生成的单脉冲信号的宽度过窄时，P沟道LD-MOS不会切换成接通状态。
相反地，当单脉冲信号的宽度过宽时，预定时间段内流动高的电流并且即使在P沟道LD-MOS已经切换成接通状态之后仍继续流动高的电流，从而增大功耗。然而，应考虑诸如LD-MOS的操作温度、LD-MOS的制造等的许多复杂的工艺的变化来适当地设计单脉冲信号的脉冲宽度。结果，设计的脉冲宽度不可能窄，并且设计应被考虑为使得脉冲宽度具有一定程度的边沿。因此，会产生不必要的功耗。
发明内容
提供本发明内容用于以简化形式介绍在下面的具体实施方式中进一步描述选择的构思。本发明内容并不意在确定所要求保护的主题的关键特征或必要技术特征，也不意在用于帮助决定所要求保护的主题的范围。
在一个总的方面中，一种驱动电路包括：第一开关元件，连接在操作电压端子和输出端子之间并被构造成根据控制电压在接通状态或断开状态下操作；第二开关元件，连接在输出端子和地之间并被构造成根据控制电压在与第一开关元件互补的接通状态或断开状态下操作；稳压电路单元，连接在操作电压端子和第一开关元件的栅极之间并被构造成根据第一开关元件的源-栅电压而接通以在操作电压端子和第一开关元件的栅极之间保持恒定电压；电流调节电路，连接在第一开关元件的栅极和地之间并被构造成根据控制电压在接通状态或断开状态下操作，并在电流调节电路的接通状态下基于第一开关元件的源-栅电压的电平根据电流控制信号来调节流向地的操作电流；电流控制电路，被构造成通过在稳压电路单元的接通状态下向电流调节电路提供电流控制信号来控制操作电流；信号传输电路，被构造成向第二开关元件的栅极提供控制电压。
操作电流可包括：第一电流，在稳压电路单元的断开状态下通过第一开关元件的栅极和源极之间的寄生电容器以及电流调节电路流向地；第二电流，在稳压电路单元的接通状态下经过稳压电路单元和电流调节电路流向地，第二电流的电流值可小于第一电流的电流值。
稳压电路单元可包括：电阻器电路，所述电阻电路的一端连接到操作电压端子；稳压电路，连接在所述电阻电路的另一端和第一开关元件的栅极之间，并被构造成根据第一开关元件的源-栅电压而接通，以在操作电压端子和第一开关元件的栅极之间保持恒定电压。
电阻器电路可包括第一电阻器；稳压电路可包括稳压二极管；稳压二极管的击穿电压和第一电阻器两端的电压的总和可小于第一开关元件的源-栅击穿电压。
电流控制电路可包括：第二PMOS，具有连接到操作电压端子的源极、连接到稳压电路和电阻器电路之间的连接节点的栅极以及漏极；第三电阻器，连接在第二PMOS的漏极和地之间并被构造成向电流调节电路提供电流控制信号。
电流调节电路可包括在第一开关元件的栅极和地之间彼此串联连接的第一N沟道金属-氧化物-半导体(NMOS)、第二电阻器和第一P沟道金属-氧化物-半导体(PMOS)；第一NMOS可被构造成根据控制电压在接通状态或断开状态下操作；第一PMOS可被构造成与第一NMOS的操作同步进行操作并根据电流控制信号的电压电平来减小流向地的操作电流。
在另一总的方面中，一种驱动电路包括：P沟道横向双扩散金属-氧化物-半导体(LD-MOS)，连接在操作电压端子和输出端子之间并被构造成根据控制电压在接通状态或断开状态下操作；N沟道LD-MOS，连接在输出端子和地之间并被构造成根据控制电压与P沟道LD-MOS互补地操作；稳压电路单元，连接在操作电压端子和P沟道LD-MOS的栅极之间并被构造成根据P沟道LD-MOS的源-栅电压而接通，以在操作电压端子和P沟道LD-MOS的栅极之间保持恒定电压；电流调节电路，连接在P沟道LD-MOS的栅极和地之间并被构造成根据控制电压在接通状态或断开状态下操作，并在电流调节单元的接通状态下基于P沟道LD-MOS的源-栅电压的电平根据电流控制信号调节流向地面的操作电流；电流控制电路，被构造成在稳压电路单元的接通状态下通过向电流调节电路提供电流控制信号来控制操作电流；信号传输电路，被构造成向N沟道LD-MOS的栅极提供控制电压。
操作电流可包括：第一电流，在稳压电路单元的断开状态下经过在P沟道LD-MOS的源极和栅极之间的寄生电容器以及电流调节电路流向地；第二电流，在稳压电路单元的接通状态下经过稳压电路单元和电流调节电路流向地，第二电流的电流值可小于第一电流的电流值。
稳压电路单元可包括：电阻器电路，所述电阻器电路的一端连接到操作电压端子；稳压电路，连接在电阻器电路的另一端和P沟道LD-MOS的栅极之间并被构造成根据P沟道LD-MOS的源-栅电压而接通，以在操作电压端子和P沟道LD-MOS的栅极之间保持恒定电压。
电阻器电路可包括第一电阻器；稳压电路可包括稳压二极管；稳压二极管的击穿电压和第一电阻两端的电压的总和可小于P沟道LD-MOS的源-栅击穿电压。
电流控制电路可包括：第二PMOS，具有连接到操作电压端子的源极、连接到稳压电路和电阻器电路之间的连接节点的栅极以及漏极；第三电阻器，连接在第二PMOS的漏极和地之间并被构造成向电流调节电路提供电流控制信号。
电流调节电路可包括在P沟道LD-MOS的栅极和地之间彼此串联连接的第一NMOS、第二电阻器和第一PMOS；第一NMOS可被构造成根据控制电压在接通状态或断开状态下操作；并且第一PMOS可被构造成与第一NMOS的操作同步进行操作并根据电流控制信号的电压电平来减小流向地的操作电流。
在另一总的方面中，一种驱动电路包括：第一开关元件，包括连接到操作电压端子的第一端子、连接到输出电压端子的第二端子和被构造成接收第一控制电压并根据第一控制电压来接通或断开第一端子和第二端子之间的连接的控制端子；控制电路，被构造成向控制端子提供第一控制电压并根据第一端子和控制端子之间的电压来调节控制电路的操作电流。
控制电路还可被构造成：响应于第一端子和控制端子之间的电压小于预定电压而使第一操作电流从操作电压终端通过第一端子和控制端子之间的寄生电容器并经过控制电路而流向地；响应于第一端子和控制端子之间的电压大于或等于预定电压而使第二操作电流从操作电压端子通过控制电路流向地。
第二操作电流的电流值可小于第一操作电流的电流值。
控制电路可包括：电阻器，具有连接到操作电压端子的一端；稳压元件，连接在电阻器的另一端和控制端子之间并被构造成将稳压元件两端的电压限制为预定电压。
稳压元件可以是击穿电压等于预定电压的稳压二极管。
驱动电路还可包括第二开关元件，所述第二开关元件具有连接到地的第一端子、连接到输出电压端子的第二端子以及被构造成接收第二控制电压并根据第二控制电压来接通或断开第二开关元件的第一端子和第二开关元件的第二端子之间的连接的控制端子；控制电路还可被构造成向第二开关元件的控制端子提供第二控制电压。
控制电路还可被构造成从输入端子接收输入控制电压并从输入端子生成第一控制电压和第二控制电压，以使在使第一开关元件的第一端子和第一开关元件的第二端子之间的连接接通时使第二开关元件的第一端子和第二开关元件的第二端子之间的连接断开，并且在使第一开关元件的第一端子和第一开关元件的第二端子之间的连接断开时使第二开关元件的第一端子和第二开关元件的第二端子之间的连接接通。
第一开关元件可以是P沟道横向双扩散金属-氧化物-半导体(LD-MOS)；第一开关元件的第一端子可以是P沟道LD-MOS的源极；第一开关元件的第二端子可以是P沟道LD-MOS的漏极；第一开关元件的控制端子可以是P沟道LD-MOS的栅极；第二开关元件可以是N沟道LD-MOS；第二开关元件的第一端子可以是N沟道LD-MOS的源极；第二开关元件的第二端子可以是N沟道LD-MOS的漏极；并且第二开关元件的控制端子可以是N沟道LD-MOS的栅极。
通过下面的具体实施方式、附图以及权利要求，其他特点和方面将是显而易见的。
附图说明
图1是驱动电路的示例的框图。
图2是示出驱动电路的第一操作的示例的示图。
图3是示出驱动电路的第二操作的示例的示图。
图4是表示示出驱动电路的操作的示例的时序图。
图5是示出针对驱动电路的第二操作中的第一电流的操作的示例的示图。
图6是示出针对驱动电路的第二操作中的第二电流的操作的示例的示图。
图7表示示出控制电压Vcnt、操作电流Id、第一开关元件的栅极电压Vg_PL1以及输出电压Vout的示例的波形图。
图8表示示出控制电压Vcnt、操作电流Id、第一电流I1、第二电流I2和第三电流I3的示例的波形图。
图9表示示出第一开关元件的第一电流I1和栅极电压Vg_PL1根据温度变化而变化的示例的波形图。
图10表示示出第一开关元件的第一电流I1和栅极电压Vg_PL1根据过程变化而变化的示例的波形图。
在整个附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，为了清楚、说明及简洁起见，附图中的元件的相对尺寸、比例和描绘可被夸大。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，这里所描述的方法、设备和/或系统的各种变换、修改及等同物对于本领域的普通技术人员将是显而易见的。这里所描述的操作顺序仅仅是示例，其并不限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可作出对本领域的普通技术人员将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对于本领域的普通技术人员来说公知的功能和结构的描述。
这里所描述的特征可以以不同的形式实施，并且将不被解释为被这里所描述的示例所限制。更确切的说，已经提供了这里所描述的示例，以使本公开将是彻底的和完整的，并将本公开的全部范围传达给本领域的普通技术人员。
在整个说明书，当诸如层、区域或晶圆(基板)的元件被描述为“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可以直接“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于两者之间的其他元件。相比之下，当元件称为“直接位于”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于两者之间的其他元件或层。如这里所使用的，术语“和/或”包括一个或更多个相关联的所列项的任意组合或所有组合。
尽管这里可使用诸如“第一”、“第二”和“第三”等术语来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应当受这些术语的限制。更确切地说，这些术语仅仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例的教导的情况下，以下示例中所称的第一构件、组件、区域、层或部分也可被称为第二构件、组件、区域、层或部分。
为了容易描述如图所示的一个元件相对于其他元件的关系，这里可以使用诸如“在……上方”、“在……上面”、“在……下方”以及“在……下面”等的空间相对术语。空间相对术语意图包含除了图中所示的方位以外装置在使用或操作中的不同方位。例如，如果图中的装置翻转，则描述为“在”其他元件或特征“上方”或“上面”的元件于是将被定位为“在”其他元件或特征“下方”或“下面”。因而，术语“在……上方”可根据图中的特定方向包括上方和下方两种方位。装置可被另外定位(旋转90度或处于其他方位)且可对这里使用的空间相对术语做出相应解释。
这里使用的术语仅用于描述特定实施例且不意图限制本公开。除非上下文另外清楚地指出，否则单数形式也包括复数形式。术语“包括”和/或“包含”指定存在所陈述的特征、数字、操作、构件、元件和/或其的组合，但是不排除存在或添加一个或更多个其他特征、数字、操作、构件、元件和/或其的组合。
由于制造技术和/或公差，如图所示的形状的会发生变化。因而，以下描述的示例不应被理解为局限于附图所示的区域的特定形状，而是包括制造中所产生的形状的改变。
图1是驱动电路的示例的框图。
参照图1，驱动电路包括第一开关元件110、第二开关元件120、稳压电路单元200、电流调节电路230、电流控制电路240和信号传输电路310。
第一开关元件110连接在操作电压(VPP)端子和输出端子OUT之间，并根据在输入端子IN处接收的控制电压Vcnt在接通状态或断开状态下操作。
在一个示例中，第一开关元件110包括：P沟道横向双扩散金属-氧化物-半导体场效应晶体管(LD-MOS)PL1，连接在操作电压(VPP)端子和输出端子OUT之间并根据控制电压Vcnt在接通状态或断开状态下操作。
第二开关元件120连接在输出端子OUT和地之间，并根据控制电压Vcnt与第一开关元件110互补地在接通状态或断开状态下操作。即，当第一开关元件110在断开状态下操作时，第二开关元件120在接通状态下操作，而当第一开关元件110在接通状态下操作时，第二开关元件120在断开状态下操作。
在一个示例中，第二开关元件120包括：N沟道LD-MOS NL1，连接在输出端子OUT和地之间并根据控制电压Vcnt与P沟道LD-MOS PL1互补地操作。
稳压电路单元200连接在操作电压(VPP)端子和第一开关元件110的栅极之间，并根据第一开关元件的源-栅电压Vsg_PL1接通以保持恒压。
在一个示例中，稳压电路单元200包括电阻器电路210和稳压电路220。
电阻器电路210具有连接到操作电压(VPP)端子的一端和连接到稳压电路220的另一端。在一个示例中，电阻器电路210包括连接在操作电压(VPP)端子和稳压电路220之间的第一电阻器R11。
稳压电路220连接在电阻器电路210的另一端和第一开关元件110的栅极之间，并根据第一开关元件110的源-栅电压Vsg_PL1接通，以保持恒压。在一个示例中，稳压电路220包括：稳压二极管ZD1，具有连接到电阻器电路210的另一端的阴极和连接到第一开关元件110的栅极的阳极。
在这种情况下，稳压二极管ZD1的击穿电压(Vz)和第一电阻器R11两端的电压(VR11)的总和(Vz+VR11)设置为小于第一开关元件110的源-栅击穿电压(BVsg)。
电流调节电路230连接在第一开关元件110的栅极和地之间，根据控制电压Vcnt在接通状态或断开状态下操作，并在接通状态下基于第一开关元件110的源-栅电压Vsg_PL1的电平根据电流控制信号VR41调节流向地的操作电流Id。
在一个示例中，电流调节电路230包括：在第一开关元件110的栅极和地之间彼此串联连接的第一N沟道金属-氧化物-半导体(NMOS)NM1、第二电阻器R31和第一P沟道金属-氧化物-半导体(PMOS)PM1。
第一NMOS NM1根据控制电压Vcnt在接通状态或断开状态下操作，并且第一PMOSPM1与第一NMOS NM1的操作同步进行操作，并根据电流控制信号VR41的电压电平来减小流向地的操作电流Id。
第二电阻器R31具有根据下列等式1设置的电阻值：
在等式1中，Vcnt为控制电压，Vgs(NM1)为第一NMOS(NM1)的栅-源电压，Vsg(PM1)为第一PMOS(PM1)的源-栅电压，并且I1为第一电流。
电流控制电路240在稳压电路220接通的状态下通过向电流调节电路230提供电流控制信号VR41来控制操作电流Id。
在一个示例中，电流控制电路240包括第二PMOS PM2和第三电阻器R41。
第二PMOS PM2具有连接到操作电压(VPP)端子的源极、连接到稳压电路220和电阻器电路210之间的连接节点的栅极以及漏极。第三电阻器R41连接在第二PMOS PM2的漏极和地之间，并向电流调节电路230提供电流控制信号VR41。
信号传输电路310向第二开关元件120的栅极提供控制电压Vcnt。
在一个示例中，信号传输电路310包括至少一个反相器以执行更加稳定的操作。
尽管未在图1中示出，但是驱动电路还可包括设置在其接收控制电压Vcnt的输入侧的反相器或缓冲器以执行更加稳定的操作。
图2是示出驱动电路的第一操作的示例的示图，图3是示出驱动电路的第二操作的示例的示图。
参照图2，在一个示例中，当控制电压Vcnt的电压电平低(例如，0V)时，第一开关元件110、稳压电路220、电流调节电路230和电流控制电路240断开，而第二开关元件120接通。
因此，输出端子OUT的输出电压Vout降低至低电压(例如，0V)。
将参照图1和图2对驱动电路的第一操作的示例进行描述。
首先，当控制电压Vcnt的电压电平为低电平(例如，0V)时，在信号传输电路310包括反相器的情况下，控制电压Vcnt的电压电平通过信号传输电路310反相以变成高电压电平，从而将第二开关元件120(N沟道LD-MOSNL1)接通。
另外，当控制电压Vcnt的电压电平为低电平(例如，0V)时，电流调节电路230的第一NMOS NM1断开，从而阻碍电流在第一开关元件110的栅极和地之间流动。
因此，稳压电路220的稳压二极管ZD1保持在断开状态，从而阻碍电流流经电阻器电路210。
因此，第一开关元件110(P沟道LD-MOS PL1)断开，并且电流控制电路240也断开。
参照图3，在一个示例中，当控制电压Vcnt的电压电平为高电平(例如，10V)时，第一开关元件110、稳压电路220、电流调节电路230和电流控制电路240接通，而第二开关元件120断开。
因此，输出端子OUT的输出电压Vout增加到高电平(例如，60V)。
将参照图1和图3对驱动电路的第二操作的示例进行描述。
参照图1和图3，首先，当控制电压Vcnt的电压电平为高电平(例如，10V)时，在信号传输电路310包括反相器的情况下，控制电压Vcnt的电压电平通过信号传输电路310反相而变成低电压电平，从而将第二开关元件120(N沟道LD-MOS NL1)断开。
另外，当控制电压Vcnt的电压电平为高电平(例如，10V)时，电流调节电路230的第一NMOS NM1接通，电流控制电路240保持断开状态。因此，电流调节电路230的第一PMOS PM1的栅极通过第三电阻器R41接地，使得第一PMOS PM1的源极的电压比第一PMOS PM1的栅极的电压大出导通电压或更大。因此，第一PMOS PM1导通。
因此，电流流经电流调节电路230。在这种情况下，在电压对P沟道LD-MOS PL1(第一开关元件110)的寄生源-栅电容器Csg(图3中未示出，参见图5)进行充电期间，第一电流I1如图3所示流经电流调节电路230。
由于P沟道LD-MOS PL1的源-栅电容器Csg的充电电压上升，因此稳压电路220中包括的稳压二极管ZD1两端的电压变成与稳压二极管ZD1的击穿电压(Vz)相等，使稳压二极管ZD1接通并将稳压二极管ZD1两端的电压限制为稳压二极管ZD1的击穿电压(Vz)，从而使电流流经电阻器电路210。
流经电阻器电路210的电流使得电阻器电路210两端的电压达到电流控制电路240的第二PMOS PM2的导通电压的电平或更高的电平，从而使第二PMOS PM2导通。因此，第三电流I3流经第三电阻器R41，使得电流控制信号VR41的电压上升，使得第一PMOS PM1弱导通，从而将流经电流调节电路230的电流的量减小至I2。
稳压二极管ZD1的击穿电压(Vz)是在稳压二极管ZD1导通时稳压二极管ZD1两端的电压。稳压二极管ZD1两端的电压以击穿电压(Vz)保持恒定。即，稳压二极管ZD1将稳压二极管ZD1两端的电压限制为击穿电压(Vz)。诸如第一开关元件110的晶体管的源-栅击穿电压BVsg是晶体管所能承受的最大反向电压。
参照图1和图3，操作电流Id包括第一电流I1和第二电流I2。
参照图3，第一电流I1在稳压电路220的断开状态下经过第一开关元件110的源极和栅极之间的寄生电容器Csg以及电流调节电路230流向地。
第二电流I2在稳压电路220接通的状态下经过电阻器电路210、稳压电路220和电流调节电路230流向地。
参照图2和图3，第二电流I2的值设置为低于第一电流I1的值。
图4表示示出驱动电路的操作的示例的时序图。
参照图4，控制电压Vcnt在低电平(例如，0V)和高电平(例如，10V)之间交替。因此，P沟道LD-MOS PL1和N沟道LD-MOS NL1彼此互补地与控制电压Vcnt的电平同步进行操作，第一电流I1在控制电压Vcnt为上升沿时流动，而第二电流I2在控制电压Vcnt的高电平周期期间流动。
因此，输出电压Vout根据控制电压Vcnt具有高电平(VPP，例如，60V)或低电平(例如，0V)。
图4中示出的标号t1、t2、t3和t4指示不同操作部分。在部分t2和t4中，当P沟道LD-MOS PL1导通时，第一电流I1在Vcnt为上升沿时流动，并且当P沟道LD-MOS PL1导通时，第二电流I2在部分t2和t4中流动。
图5是示出驱动电路的针对第二操作中的第一电流的操作的示例的示图，图6是示出驱动电路的针对第二操作中的第二电流的操作的示例的示图。
将参照图5对驱动电路的针对第二操作中的第一电流的操作的示例进行描述。
参照图5，如上所述，在电压对P沟道LD-MOS PL1(第一开关元件110)的源-栅电容器Csg进行充电期间，第一电流I1如图3所示流经电流调节电路230。
在第一电流I1流经电流调节电路230的情况下，第二电阻器R31两端的电压如下。
例如，当控制电压Vcnt的高电平为10V时，第一NMOS NM1的栅极电压为10V，当第一NMOS NM1的导通电压为0.7V时，第一NMOS NM1的源电压为9.3V。也就是说，第二电阻器R31的与第一NMOS NM1的源极连接的一端节点N1的电压为9.3V。
当电流控制信号VR41的低电平为0V时，第一PMOS PM1的栅极电压为0V，因此第一PMOS PM1的源极电压为0.7V，这比第一PMOS PM1的0V的栅极电压高出第一PMOS PM1的0.7V的导通电压。也就是说，第二电阻器R31的与第一PMOS PM1的源极连接的另一端节点N2的电压为0.7V。在这种情况下，第二电阻器R31两端的电压(ΔV1)为8.6V。
将参照图6对驱动电路的针对第二操作中的第二电流的操作的示例进行描述。
如上所述，电流控制电路240的第二PMOS PM2导通，使得第三电流流经第三电阻器R41。
在这种情况下，第三电阻器R41的电阻值根据下列等式2设置：
在等式2中，VR41是第三电阻器R41两端的电压值，而I3是第三电流的电流值。
在这种情况下，电流控制信号VR41被施加到电流调节电路230中包括的第一PMOSPM1的栅极，从而减小电流调节电路230的第二电阻器R31两端的电压。由于第二电阻器R31的电阻值是固定的，因此流经电流调节电路230的第一电流I1减小至第二电流(I2＝VR31/R31)。
在第二电流I2流经电流调节电路230的情况下，第二电阻器R31两端的电压如下。
例如，当控制电压Vcnt的高电平为10V时，第一NMOS NM1的栅极电压为10V，当第一NMOS NM1的导通电压为0.7V时，第一NMOS NM1的源极电压为9.3V。也就是说，第二电阻器R31的一端节点N1的电压为9.3V。
在电流控制信号VR41的电压电平为8.51V情况下，第一PMOS PM1的栅极电压为8.51，因此第一PMOS PM1的源极电压为9.21V，这比第一PMOSPM1的8.51V的栅极电压高出第一PMOS PM1的0.7V的导通电压。也就是说，第二电阻器R31的另一端节点N2的电压为9.21V。在这种情况下，第二电阻器R31两端的电压(ΔV2)为0.09V。
在一个示例中，第一电流I1为8.6V/R31，第二电流I2为0.09V/R31。在这种情况下，当R31为8.3kΩ时，第一电流I1为1.036mA，或近似于下面讨论的1.0mA，第二电流I2为10.84μA，或近似于下面讨论的10μA。
图7表示示出控制电压Vcnt、操作电流Id、第一开关元件(P沟道LD-MOSPL1)的栅极电压Vg_PL1以及输出电压Vout的示例的波形示图。
参照图7，作为示例，通过10V的控制电压Vcnt提供60V的输出电压Vout，当控制电压Vcnt从低电平变化到高电平时，第一电流I1(＝1mA)立即流动，当P沟道LD-MOS PL1完全导通时，第二电流I2(＝10μA)流动。另外，当控制电压Vcnt保持在高电平时，P沟道LD-MOSPL1的栅极电压Vg_PL1为51.53V，P沟道LD-MOS PL1的源-栅电压Vsg_PL1为8.47V(60V-51.53V)，P沟道LD-MOS PL1的源-栅击穿电压BVsg的最小值小于15V。
图8表示示出控制电压Vcnt、操作电流Id、第一电流I1、第二电流I2和第三电流I3的示例的波形图。
参照图8，当控制电压Vcnt从低电平变化到高电平时，流经第二电阻器R31的操作电流Id是持续了大约200ns的近似于1mA的第一电流I1，并在200ns后减小为近似于10μA的第二电流I2。当控制电压Vcnt从低电平变化到高电平时，第一PMOS PM1的栅极电压在控制电压Vcnt变成高电平时为持续了近似于200ns的0V，因此第一电流I1(＝1mA，大电流)作为操作电流Id流动，并且第一PMOS PM1迅速导通。然后，当第二PMOS PM2导通时，由第三电阻器R41产生的电流控制电路240的电流控制信号VR41的电压电平上升。因此，第一PMOS PM1的栅极电压上升，从而第一PMOS PM1弱导通，使操作电流Id从第一电流I1(＝1mA)减小至第二电流I2(＝10μA)。
操作电流Id从第一电流I1变化为第二电流I2意味着P沟道LD-MOS PL1的寄生电容器Csg利用稳压二极管ZD1的击穿电压充电，使得P沟道LD-MOS PL1切换成稳定的导通状态。
图9表示示出第一开关元件110(P沟道LD-MOS PL1)的第一电流I1和栅极电压Vg_PL1根据温度变化而变化的示例的波形图，图10表示示出第一开关元件110(P沟道LD-MOSPL1)的第一电流I1和栅极电压Vg_PL1根据过程变化而变化的示例的波形图。
图9的G11、G12和G13是第一电流I1在温度分别为-40℃、25℃和125℃时的波形图，图9的G21、G22和G23是第一开关元件110(P沟道LD-MOS PL1)的栅极电压Vg_PL1在温度分别为-40℃、25℃和125℃时的波形图。
图10的G31、G32和G33分别是根据过程变化(标准/快/慢的过程变化)的第一电流I1的波形图，图10的G41、G42和G43分别是根据过程变化(标准/快/慢的过程变化)的第一开关元件110(P沟道LD-MOS PL1)的栅极电压Vg_PL1的波形图。
如图9和图10所示，即使第一电流I1变化，根据图9所示的-40℃至125℃的温度变化和图10所示的过程变化，也自动调节第一电流的脉冲I1的脉冲宽度且自动使第一电流I1变化到第二电流I2。
如上所述，从使P沟道LD-MOS PL1能够快速导通的第一电流I1变化为使P沟道LD-MOS PL1保持在导通状态的第二电流I2是通过反馈自动进行调节的，这使得如在现有电路中那样强制调节脉冲宽度的过程变得不必要，并且使驱动电路对温度变化和过程变化变得不敏感。另外，如上所述，第一电流I1大，第二电流I2和第三电流I3小，使得能够相对快速地执行开关操作并降低功耗。
虽然本公开包括具体示例，但对本领域的普通技术人员将显而易见的是，在不脱离权利要求及其等同物的精神及范围的情况下，可在这些示例中作出形式和细节上的各种变化。这里所描述的示例将仅被理解为描述性意义，而非出于限制的目的。在每个示例中的特征或方面的描述将被理解为可适用于其他示例中的类似的特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的形式组合和/或通过其他组件或他们的等同物替换或增添描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围并不通过具体实施方式限定而是通过权利要求及其等同物限定，权利要求及其等同物的范围之内的全部变型将被理解为包括在本公开中。

Claims (20)

1.一种驱动电路，包括：
第一开关元件，连接在操作电压端子和输出端子之间并被构造成根据控制电压在接通状态或断开状态下操作；
第二开关元件，连接在输出端子和地之间并被构造成根据控制电压在与第一开关元件互补的接通状态或断开状态下操作；
稳压电路单元，连接在操作电压端子和第一开关元件的栅极之间并被构造成根据第一开关元件的源-栅电压而接通以在操作电压端子和第一开关元件的栅极之间保持恒定电压；
电流调节电路，连接在第一开关元件的栅极和地之间并被构造成根据所述控制电压在接通状态或断开状态下操作，并在所述电流调节电路的接通状态下基于第一开关元件的源-栅电压的电平根据电流控制信号来调节流向地的操作电流；
电流控制电路，被构造成在稳压电路单元的接通状态下通过向所述电流调节电路提供电流控制信号来控制操作电流；
信号传输电路，被构造成向第二开关元件的栅极提供控制电压。
2.根据权利要求1所述的驱动电路，其中，所述操作电流包括：
第一电流，在所述稳压电路单元的断开状态下经过第一开关元件的源极和栅极之间的寄生电容器以及电流调节电路流向地；
第二电流，在所述稳压电路单元的接通状态下经过稳压电路单元和电流调节电路流向地，
第二电流的电流值小于第一电流的电流值。
3.根据权利要求1所述的驱动电路，其中，所述稳压电路单元包括：
电阻器电路，所述电阻器电路的一端连接到操作电压端子；
稳压电路，连接在电阻器电路的另一端和第一开关元件的栅极之间，并被构造成根据第一开关元件的源-栅电压而接通，以在操作电压端子和第一开关元件的栅极之间保持恒定电压。
4.根据权利要求3所述的驱动电路，其中，所述电阻器电路包括第一电阻器；
稳压电路包括稳压二极管；
稳压二极管的击穿电压和第一电阻器两端的电压的总和小于第一开关元件的源-栅击穿电压。
5.根据权利要求3所述的驱动电路，其中，所述电流控制电路包括：
第二P沟道金属-氧化物-半导体，具有连接到操作电压端子的源极、连接到稳压电路和电阻器电路之间的连接节点的栅极以及漏极；
第三电阻器，连接在第二P沟道金属-氧化物-半导体的漏极和地之间并被构造成向电流调节电路提供电流控制信号。
6.根据权利要求1所述的驱动电路，其中，所述电流调节电路包括在第一开关元件的栅极和地之间彼此串联连接的第一N沟道金属-氧化物-半导体、第二电阻器和第一P沟道金属-氧化物-半导体；
第一N沟道金属-氧化物-半导体被构造成根据所述控制电压在接通状态或断开状态下操作；
第一P沟道金属-氧化物-半导体被构造成与第一N沟道金属-氧化物-半导体的操作同步进行操作并根据所述电流控制信号的电压电平来减小流向地的操作电流。
7.一种驱动电路，包括：
P沟道横向双扩散金属-氧化物-半导体，连接在操作电压端子和输出端子之间并被构造成根据控制电压在接通状态或接通状态下操作；
N沟道横向双扩散金属-氧化物-半导体，连接在输出端子和地之间并被构造成根据控制电压与P沟道横向双扩散金属-氧化物-半导体互补地操作；
稳压电路单元，连接在操作电压端子和P沟道横向双扩散金属-氧化物-半导体的栅极之间并被构造成根据P沟道横向双扩散金属-氧化物-半导体的源-栅电压而接通，以在操作电压端子和P沟道横向双扩散金属-氧化物-半导体的栅极之间保持恒定电压；
电流调节电路，连接在P沟道横向双扩散金属-氧化物-半导体的栅极和地之间并被构造成根据所述控制电压在接通状态或断开状态下操作，并在所述电流调节电路的接通状态下基于所述P沟道横向双扩散金属-氧化物-半导体的源-栅电压的电平根据电流控制信号来调节流向地的操作电流；
电流控制电路，被构造成在稳压电路单元的接通状态下通过向电流调节电路提供所述电流控制信号来控制所述操作电流；
信号传输电路，被构造成向N沟道横向双扩散金属-氧化物-半导体的栅极提供所述控制电压。
8.根据权利要求7所述的驱动电路，其中，所述操作电流包括：
第一电流，在稳压电路单元的断开状态下经过在P沟道横向双扩散金属-氧化物-半导体的源极和栅极之间的寄生电容器以及电流调节电路流向地；
第二电流，在稳压电路单元的接通状态下经过稳压电路单元和电流调节电路流向地，第二电流的电流值小于第一电流的电流值。
9.根据权利要求7所述的驱动电路，其中，所述稳压电路单元包括：
电阻器电路，所述电阻器电路的一端连接到操作电压端子；
稳压电路，连接在电阻器电路的另一端和P沟道横向双扩散金属-氧化物-半导体的栅极之间并被构造成根据P沟道横向双扩散金属-氧化物-半导体的源-栅电压而接通，以在操作电压端子和P沟道横向双扩散金属-氧化物-半导体的栅极之间保持恒定电压。
10.根据权利要求9所述的驱动电路，其中，所述电阻器电路包括第一电阻器；
稳压电路包括稳压二极管；
稳压二极管的击穿电压和第一电阻器两端的电压的总和小于P沟道横向双扩散金属-氧化物-半导体的源-栅击穿电压。
11.根据权利要求9所述的驱动电路，其中，所述电流控制电路包括：
第二P沟道金属-氧化物-半导体，具有连接到操作电压端子的源极、连接到稳压电路和所述电阻器电路之间的连接节点的栅极以及漏极；
第三电阻器，连接在第二P沟道金属-氧化物-半导体的漏极和地之间并被构造成向所述电流调节电路提供电流控制信号。
12.根据权利要求7所述的驱动电路，其中，所述电流调节电路包括在P沟道横向双扩散金属-氧化物-半导体的栅极和地之间彼此串联连接的第一N沟道金属-氧化物-半导体、第二电阻器和第一P沟道金属-氧化物-半导体；
第一N沟道金属-氧化物-半导体被构造成根据控制电压在接通状态或断开状态下操作；
第一P沟道金属-氧化物-半导体被构造成与第一N沟道金属-氧化物-半导体的操作同步进行操作并根据电流控制信号的电压电平来减小流向地的操作电流。
13.一种驱动电路，包括：
第一开关元件，包括：第一端子，连接到操作电压端子；第二端子，连接到输出电压端子；控制端子，被构造成接收第一控制电压并根据第一控制电压来接通或断开第一端子和第二端子之间的连接；
控制电路，被构造成向控制端子提供第一控制电压，并根据第一端子和控制端子之间的电压来调节控制电路的操作电流。
14.根据权利要求13所述的驱动电路，其中，所述控制电路还被构造成：
响应于第一端子和控制端子之间的电压小于预定电压而使第一操作电流从操作电压端子经过第一端子和控制端子之间的寄生电容器并经过控制电路而流向地；
响应于第一端子和控制端子之间的电压大于或等于预定电压而使第二操作电流从操作电压端子经过控制电路而流向地。
15.根据权利要求14所述的驱动电路，其中，第二操作电流的电流值小于第一操作电流的电流值。
16.根据权利要求14所述的驱动电路，其中，所述控制电路包括：
电阻器，具有连接到操作电压端子的一端；
稳压元件，连接在所述电阻器的另一端与控制端子之间并被构造成将稳压元件两端的电压限制为预定电压。
17.根据权利要求16所述的驱动电路，其中，所述稳压元件为具有与所述预定电压相等的击穿电压的稳压二极管。
18.根据权利要求13所述的驱动电路，所述驱动电路还包括第二开关元件，所述第二开关元件具有：第一端子，连接到地；第二端子，连接到所述输出电压端子；控制端子，被构造成接收第二控制电压并根据第二控制电压来接通或断开第二开关元件的第一端子和第二开关元件的第二端子之间的连接，
其中，所述控制电路还被构造成向第二开关元件的控制端子提供第二控制电压。
19.根据权利要求18所述的驱动电路，其中，所述控制电路还被构造成从输入端子接收输入控制电压，并从所述输入端子生成第一控制电压和第二控制电压，以使在使第一开关元件的第一端子和第一开关元件的第二端子之间的连接接通时使第二开关元件的第一端子和第二开关元件的第二端子之间的连接断开，并且在使第一开关元件的第一端子和第一开关元件的第二端子之间的连接断开时使第二开关元件的第一端子和第二开关元件的第二端子之间的连接接通。
20.根据权利要求18所述的驱动电路，其中，第一开关元件为P沟道横向双扩散金属-氧化物-半导体；
第一开关元件的第一端子为所述P沟道横向双扩散金属-氧化物-半导体的源极；
第一开关元件的第二端子为所述P沟道横向双扩散金属-氧化物-半导体的漏极；
第一开关元件的控制端子为所述P沟道横向双扩散金属-氧化物-半导体的栅极；
第二开关元件为N沟道横向双扩散金属-氧化物-半导体；
第二开关元件的第一端子为所述N沟道横向双扩散金属-氧化物-半导体的源极；
第二开关元件的第二端子为所述N沟道横向双扩散金属-氧化物-半导体的漏极；
第二开关元件的控制端子为所述N沟道横向双扩散金属-氧化物-半导体的栅极。
CN201610880772.8A 2015-12-24 2016-10-09 驱动电路 Active CN106921373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150186802A KR20170076497A (ko) 2015-12-24 2015-12-24 드라이브 회로
KR10-2015-0186802 2015-12-24

Publications (2)

Publication Number Publication Date
CN106921373A true CN106921373A (zh) 2017-07-04
CN106921373B CN106921373B (zh) 2020-09-11

Family

ID=59086892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610880772.8A Active CN106921373B (zh) 2015-12-24 2016-10-09 驱动电路

Country Status (3)

Country Link
US (1) US9991888B2 (zh)
KR (1) KR20170076497A (zh)
CN (1) CN106921373B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780614A (zh) * 2018-07-26 2020-02-11 现代摩比斯株式会社 电子继电器设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109327211B (zh) * 2017-07-31 2023-12-12 恩智浦有限公司 负载开关及其开关方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179463A1 (en) * 2004-02-16 2005-08-18 Denso Corporation Driving apparatus of H bridge circuit and protection method of the same
CN102931974A (zh) * 2011-08-12 2013-02-13 三星电机株式会社 输出驱动电路及晶体管输出电路
US20140266118A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company , Ltd. Voltage regulator
US20150256171A1 (en) * 2014-03-04 2015-09-10 Synopsys, Inc. High voltage switch with two or more outputs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19814675A1 (de) * 1997-04-03 1998-10-08 Fuji Electric Co Ltd Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
JP2001177388A (ja) 1999-12-16 2001-06-29 Hitachi Ltd ドライブ回路
US9240402B2 (en) * 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US8558583B2 (en) * 2010-04-12 2013-10-15 Texas Instruments Incorporated Slew detection for high voltage isolation region
EP3097584B1 (en) * 2014-01-21 2023-03-01 Infineon Technologies Austria AG Integrated high side gate driver structure and circuit for driving high side power transistors
WO2016091593A1 (en) * 2014-12-09 2016-06-16 Merus Audio Aps A regulated high side gate driver circuit for power transistors
KR20170059706A (ko) * 2015-11-23 2017-05-31 페어차일드코리아반도체 주식회사 전력 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179463A1 (en) * 2004-02-16 2005-08-18 Denso Corporation Driving apparatus of H bridge circuit and protection method of the same
CN102931974A (zh) * 2011-08-12 2013-02-13 三星电机株式会社 输出驱动电路及晶体管输出电路
US20140266118A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company , Ltd. Voltage regulator
US20150256171A1 (en) * 2014-03-04 2015-09-10 Synopsys, Inc. High voltage switch with two or more outputs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780614A (zh) * 2018-07-26 2020-02-11 现代摩比斯株式会社 电子继电器设备
CN110780614B (zh) * 2018-07-26 2022-08-02 现代摩比斯株式会社 电子继电器设备

Also Published As

Publication number Publication date
US20170187374A1 (en) 2017-06-29
KR20170076497A (ko) 2017-07-04
US9991888B2 (en) 2018-06-05
CN106921373B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN104601163B (zh) 体偏置控制电路
US10666245B2 (en) Low resistive load switch with output current control
CN109039328B (zh) 支持压力测试的具有栅极钳位的驱动器电路
WO2013036382A1 (en) Four-quadrant bootstrapped switch circuit
US9831856B2 (en) Electronic drive circuit and method
CN101471654A (zh) 用于单电压供电cmos的开漏输出缓冲器
CN105932997A (zh) 电子驱动电路
US8847658B2 (en) Overdrive circuits and related method
US10128834B2 (en) Bidirectional integrated CMOS switch
KR101343186B1 (ko) 출력 구동회로 및 트랜지스터 출력회로
TW201812500A (zh) Dc-dc轉換器(三)
US20070290736A1 (en) Level shift circuit and method for the same
CN107005232B (zh) 具有改进的时间响应特性的通路开关电路及其控制方法
CN110199238A (zh) 输出电路和用于提供输出电流的方法
CN106921373A (zh) 驱动电路
CN109194126A (zh) 一种电源切换电路
CN113632378B (zh) 具有受控差分均衡电压斜率限制的通用模拟开关
US8854097B2 (en) Load switch
CN106027013B (zh) 用于模拟功率开关的控制装置和控制方法
US8836027B2 (en) Switch circuit using LDMOS element
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
CN103297013A (zh) 与改进的互补 mosfet 开关相关的方法及装置
US6489829B1 (en) Multiple-stage control circuit to control rush current in a MOSFET load switch
US9166047B2 (en) Switch circuit using LDMOS device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant