TW201812500A - Dc-dc轉換器(三) - Google Patents

Dc-dc轉換器(三) Download PDF

Info

Publication number
TW201812500A
TW201812500A TW106131419A TW106131419A TW201812500A TW 201812500 A TW201812500 A TW 201812500A TW 106131419 A TW106131419 A TW 106131419A TW 106131419 A TW106131419 A TW 106131419A TW 201812500 A TW201812500 A TW 201812500A
Authority
TW
Taiwan
Prior art keywords
voltage
bias
field effect
circuit portion
effect transistor
Prior art date
Application number
TW106131419A
Other languages
English (en)
Inventor
薩穆里 A. 哈利凱寧
Original Assignee
諾迪克半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 諾迪克半導體股份有限公司 filed Critical 諾迪克半導體股份有限公司
Publication of TW201812500A publication Critical patent/TW201812500A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種減壓電路102包括功率切換電路部分105，所述功率切換電路部分包括在切換節點138處連接的高壓側場效電晶體128與低壓側場效電晶體130。所述功率切換電路部分具有接通狀態以及斷開狀態，在所述接通狀態中，所述高壓側電晶體被啟用，且所述低壓側電晶體被停用，且在所述斷開狀態中，所述高壓側電晶體被停用，且所述低壓側電晶體被啟用。包括連接到所述切換節點的電感器132的能量儲存電路部分106經佈置以提供輸出電壓136。驅動電路部分104接收脈寬調變控制信號，且輸出脈寬調變(PWM)驅動信號。預偏壓電路部分150回應於所述PWM驅動信號而將偏壓電壓施加至所述高壓側電晶體以及所述低壓側電晶體的閘極端子，其中所述預偏壓電路部分經佈置而使得施加至當前停用的電晶體的閘極端子的偏壓電壓被設定為中間電壓，隨後在所述接通狀態與所述斷開狀態之間切換。

Description

DC-DC轉換器(三)
本發明是有關於DC-DC轉換器(DC-DC converter)，特定言之但非排他性地，是有關於諸如同步DC-DC降壓轉換器的DC-DC減壓器(DC-DC voltage reducer)。
現代攜帶型電子裝置通常具備諸如電池組的電源，其充當用於所述裝置內的各種電子組件的直流電(direct current，DC)電源供應器。然而，通常，這些組件將具有不同電壓要求，且因此此類裝置習知地使用一個或多個DC-DC轉換器，所述DC-DC轉換器將與電源供應器相關聯的標稱電壓步降為適合於不同電子組件的電壓。儘管可以藉由使用分位器網路(例如，一系列電阻器)產生具有不同電壓的數個「分接頭」來達成此目的，但此非常低效，因為能量作為跨越電阻器耗散的熱而被白白浪費。
此項技術本身中已知的一個替代佈置為降壓轉換器。降壓轉換器電路利用電感器-電容器(或稱「LC」)電路，所述電感器-電容器電路藉由驅動器週期性地連接至電源供應器以及自電源供應器斷開連接(例如，藉由間歇性地斷開以及閉合開關，所述開關通常實施為稱為「高壓側」電晶體的電晶體)以便使電壓步降。此可以視為等效於機械飛輪的電氣，其中能量週期性地輸入至系統以使其保持以穩定速率輸出能量。可以藉由更改由驅動器產生的脈寬調變(PWM)驅動信號的工作循環來調整輸出電壓與輸入電壓的比率，所述脈寬調變驅動信號施加至高壓側電晶體的閘極 以便使其斷開以及閉合。
同步降壓轉換器電路利用常常稱為「低壓側」電晶體的第二電晶體替換所謂的「空轉」或「返馳」二極體。驅動器接著藉由將適當PWM驅動信號施加至高壓側電晶體以及低壓側電晶體以使其斷開以及閉合以便間歇性地將LC電路耦合至輸入電壓來在斷開高壓側電晶體時閉合低壓側電晶體，且在斷開低壓側電晶體時閉合高壓側電晶體。此改良了降壓轉換器的效率，代價是增大了與電路相關聯的材料的花費。
然而，此類驅動器必須防止兩個開關同時接通，否則將會出現稱為「擊穿」的問題，在所述問題中，電流浪湧流動，因為兩者均導電的高壓側電晶體以及低壓側電晶體充當跨越電源供應器的短路。避免擊穿的一種方法是在斷開高壓側電晶體與閉合低壓側電晶體之間利用時間延遲，且在斷開低壓側電晶體與閉合高壓側電晶體之間利用時間延遲。然而，為了確保兩個電晶體決不同時閉合，此時間延遲將導致額外功率損耗，且因此導致效率損失。
此項技術本身中已知的改良方法稱為「非交疊」操作，在所述操作中，監測切換節點(意即，高壓側電晶體、低壓側電晶體與LC電路的電感器彼此連接的點)處的電壓。切斷另一電晶體之後開啟一個電晶體之間的時間延遲是在適當的情況下自切換節點處的電壓超過或降至低於特定臨限值(取決於所斷開電晶體為n型還是p型)的時刻而量測。此類同步驅動器可以適應於不同類型的電晶體或開關而無效率損失，此類靈活性將以固定非交疊時間引起。
然而，申請人已瞭解，可以進行改良以便進一步增強同步降壓轉換器以及類似佈置的效率。儘管非交疊拓樸保證防止擊穿，但此類轉換器需要驅動器相對快速地斷開以及閉合高壓側以及低壓側電晶體，以便限制切換節點處的電壓狀態之間的「停滯時間(dead time)」量。然而，使 用足夠快速的驅動器需要相對較大的峰值電流，所述峰值電流將非吾人所樂見的雜訊引入至輸出電壓中，從而降低轉換器的效率。
此外，在正電流流過降壓轉換器的情況下，低壓側電晶體內的內接二極體(body diode)(有時稱為主體二極體(bulk diode))通常在高至低以及低至高轉變兩者期間皆導電，從而引入進一步雜訊且使轉換器的效率降級。此類習知降壓轉換器亦遭受相對較大的「負向尖峰(undershoot)」，其中切換節點處的電壓暫時超過電晶體中的一個的內接二極體臨限電壓(通常約0.7V)，從而使得電晶體內的內接二極體導電，此使得主體二極體以及基底電流流動穿過其中──習知轉換器內的雜訊以及低效的又一來源。
自第一態樣來看，本發明提供一種包括以下各者的減壓電路：功率切換電路部分，包括串聯佈置的高壓側場效電晶體以及低壓側場效電晶體，使得所述高壓側電晶體與所述低壓側電晶體中的每一個的汲極端子在切換節點處連接，所述功率切換電路部分具有接通狀態以及斷開狀態，在所述接通狀態中，所述高壓側電晶體被啟用，且所述低壓側電晶體被停用，且在所述斷開狀態中，所述高壓側電晶體被停用，且所述低壓側電晶體被啟用；輸入電壓，跨越所述高壓側電晶體與所述低壓側電晶體而連接；能量儲存電路部分，包括電感器，所述能量儲存電路部分連接至所述切換節點且經佈置以提供輸出電壓；驅動電路部分，經佈置以接收脈寬調變控制信號且輸出第一脈寬調變驅動信號以及第二脈寬調變驅動信號；以及預偏壓電路部分，連接至所述功率切換電路部分，經佈置以回應於所 述脈寬調變驅動信號而分別將第一偏壓電壓以及第二偏壓電壓施加至所述高壓側電晶體以及所述低壓側電晶體的閘極端子，其中所述預偏壓電路部分經佈置而使得施加至當前停用的電晶體的閘極端子的偏壓電壓被設定為中間電壓，隨後在所述接通狀態與所述斷開狀態之間切換。
因此，熟習此項技術者將瞭解，根據本發明，提供一種適合於同步降壓轉換器實施的減壓電路。預偏壓電路部分將偏壓電壓施加至高壓側電晶體以及低壓側電晶體。較佳地，施加偏壓電壓，使得電晶體歸因於脈寬調變(PWM)控制信號轉變之後導電而被「預加偏壓」至導電「邊側(brink)」，且因此可僅使用相對較小的電流非常快速地開啟。藉由降低與切換節點處的轉變相關聯的峰值電流，雜訊的量得以減少，從而增大轉換器的效率。
熟習此項技術者將瞭解，根據本發明的減壓電路藉由間歇性地將能量儲存電路部分耦合至輸入電壓以及使能量儲存電路部分自輸入電壓解耦而達成電壓的所需降低。輸出電流替代地源自輸入電壓供應以及能量儲存部分，且電壓減小的程度取決於PWM控制信號，例如其工作循環。
然而，將看到，輸出電壓可能會具有相關聯的「波動量」分量，其中其圍繞所需標稱值波動。在至少一些較佳實施例中，能量儲存電路部分包括電容器。此電容器可用來使輸出電壓「平滑化」以便提供較穩定的輸出電壓。
至少在較佳實施例中，根據本發明的減壓電路亦可降低所述切換節點處的負向尖峰以及內接二極體偏壓量，其改良所述轉換器的雜訊效能且繼而改良所述轉換器的效率。
將瞭解，上文提及的接通狀態與斷開狀態對應於施加至場效電晶體(FET)的閘極-源極電壓實質上高於或低於所述FET的特徵性臨限電壓。當然，實務上，標稱臨限電壓將取決於FET自身的特性，包含其半 導體結構、摻雜層級、氧化物厚度通道長度，等。
在一些實施例中，中間電壓為當前停用的電晶體的臨限電壓。在此類實施例中，在脈寬調變輸入信號的負轉變(表示能量儲存電路部分應自輸入電壓解耦)之後，第二偏壓電壓增大至但不超過低壓側電晶體的臨限電壓，直至第一偏壓電壓超過高壓側電晶體自身的臨限電壓(以便使其停用)。一旦高壓側電晶體被停用，即可接著進一步增大第二偏壓電壓以便開啟低壓側電晶體。類似地，在脈寬調變輸入信號的正轉變(表示能量儲存電路部分應耦合至輸入電壓)之後，第一偏壓電壓減小至但不下降至低於高壓側電晶體的臨限電壓，直至第二偏壓電壓下降至低於低壓側電晶體的臨限電壓。
在此類實施例中，所述預偏壓電路部分經佈置以便將當前停用的電晶體帶至導電邊側，使得在另一當前導電的電晶體被停用時，當前非導電電晶體可相對快速、同時需要相對較小的電流來啟用。接著可利用在習知電路中原本為停滯時間的時間來減小與切換節點處的電壓(意即，電壓的變化率)相關聯的轉換速率。藉由減小使非導電電晶體導電所需的閘極-源極電壓的改變量值，可使此改變在較長時間週期內發生，從而「減緩」所述轉變、減少所產生的雜訊量且增大轉換器的效率。
儘管熟習此項技術者將瞭解，存在可輕易地用來實施本文中所描述的本發明的實施例的數種場效電晶體技術，但在一些較佳實施例中，高壓側場效電晶體包括p通道金屬氧化物半導體場效電晶體，且低壓側場效電晶體包括n通道金屬氧化物半導體場效電晶體。
在一些實施例中，所述預偏壓電路部分包括：切換偏壓電路部分，經佈置以將施加至所述當前停用的電晶體的所述閘極端子的所述偏壓電壓驅動至所述中間電壓，且使所述功率切換電路部分在所述接通狀態與所述斷開狀態之間切換；以及 反饋電路部分，經佈置以將至少一個其他偏壓電壓提供至所述切換偏壓電路，其中所述至少一個其他偏壓電壓取決於穿過所述高壓側場效電晶體以及所述低壓側場效電晶體中的至少一個的電流。因此，將看到，在本發明的此類實施例中，所述反饋電路部分用以改變由所述切換偏壓電路部分在內部使用的偏壓電壓，此舉又將適當偏壓電壓提供至所述高壓側場效電晶體以及所述低壓側場效電晶體。
儘管熟習此項技術者將瞭解，存在可用來實施切換偏壓電路部分的數種合適電路拓樸，但在一些此類實施例中，所述切換偏壓電路部分包括：第一偏壓p通道場效電晶體以及第一偏壓n通道場效電晶體，並聯佈置而使得：所述第一偏壓p通道場效電晶體的汲極端子連接至所述第一偏壓n通道場效電晶體的源極端子以及所述高壓側場效電晶體的閘極端子；且所述第一偏壓p通道場效電晶體的源極端子連接至所述第一偏壓n通道場效電晶體的汲極端子以及所述低壓側場效電晶體的閘極端子；以及第二偏壓p通道場效電晶體，經佈置而使得其汲極端子分別連接至所述第一偏壓p通道場效電晶體以及所述第一偏壓n通道場效電晶體的所述汲極端子以及所述源極端子；以及第二偏壓n通道場效電晶體，經佈置而使得其汲極端子分別連接至所述第一偏壓p通道場效電晶體以及所述第一偏壓n通道場效電晶體的所述源極端子以及所述汲極端子，其中所述脈寬調變驅動信號提供至所述第二偏壓p通道電晶體以及所述第二偏壓n通道電晶體的閘極端子。
類似地，將瞭解，亦存在用於實施反饋電路部分的數種合適拓樸。然而，在至少一些實施例中，所述反饋電路部分包括： 第一偏壓反饋電路部分，包括反饋p通道場效電晶體，所述反饋p通道場效電晶體經佈置而使得其汲極端子連接至第一電流源以及所述第一偏壓p通道場效電晶體的所述閘極端子；以及第二偏壓反饋電路部分，包括至少一個反饋n通道場效電晶體，所述至少一個反饋n通道場效電晶體經佈置而使得其汲極端子連接至第二電流源以及所述第一偏壓n通道場效電晶體的所述閘極端子，其中所述第一電流源以及所述第二電流源產生的反饋電流等於補償電流加上與流過所述高壓側電晶體以及所述低壓側電晶體中的至少一個的電流成比例的經縮放電流。在一些此類實施例中，所述補償電流與所述減壓電路的額定輸出電流成比例。例如，所述補償電流可為減壓電路的額定輸出電流的1/1000，意即，若減壓電路的額定輸出電流為10mA，則所述補償電流為10μA。類似地，所述經縮放電流可為流過高壓側電晶體或低壓側電晶體的電流的1/1000。因此，反饋電流將等於10μA補償電流與流過功率切換電路部分的電流的1/1000的總和。在一些實施例中，第二電流源為經佈置以產生與第一電流源實質上相同的電流的電流鏡。
將瞭解，存在此項技術本身中已知的適合於產生脈寬調變驅動信號的數種電路部分佈置。然而，在至少一些實施例中，所述驅動電路部分包括鎖存電路部分。在一些其他實施例中，所述鎖存電路部分包括各自至少具有第一輸入以及第二輸入的第一邏輯閘以及第二邏輯閘，其中所述第一邏輯閘以及所述第二邏輯閘經佈置而使得：所述第一邏輯閘的所述第一輸入連接至所述脈寬調變輸入信號；所述第二邏輯閘的所述第一輸入連接至脈寬調變控制信號；所述第一邏輯閘的輸出連接至所述第二邏輯閘的所述第二輸入；且所述第二邏輯閘的輸出連接至所述第一邏輯閘的所述第二輸入。在一些此類實施例中，每一閘的輸出經由緩衝器連接至其他閘的第二輸入。此 等緩衝器增大傳播延遲以防止所述鎖存電路部分進入每一閘極的第二輸入皆為邏輯低的禁用狀態，從而增大所述電路部分的穩定性。在一組較佳實施例中，所述第一邏輯閘包括兩輸入布林反及閘(two input Boolean NAND gate)，且所述第二邏輯閘包括兩輸入布林反或閘(two input Boolean NOR gate)。當然，熟習此項技術者將瞭解，所述鎖存電路部分可改為輕易地使用邏輯等效佈置加以實施。
在一些實施例中，所述第一偏壓電壓以及所述第二偏壓電壓取決於流過所述高壓側電晶體以及所述低壓側電晶體中的至少一個的電流。此提供有利地減小負向尖峰的適應性偏壓。
申請人已瞭解，用來間歇性地將能量儲存電路部分耦合至輸入電壓以及自輸入電壓解耦以期減小切換節點處的電壓的轉換速率的對電晶體預加偏壓的一般原理是新穎的，且在其自身權利方面具有發明性。因此，自第二態樣來看，本發明提供一種操作減壓電路的的方法，所述減壓電路包括高壓側場效電晶體、低壓側場效電晶體以及連接於其間的能量儲存電路部分，所述方法包括：接收脈寬調變輸入信號；在所述脈寬調變輸入信號的負轉變之後將第二偏壓電壓增大至第一電壓位準，直至第一偏壓電壓超過第一電壓臨限值，接著進一步將所述第二偏壓電壓增大至第二電壓位準；在所述脈寬調變輸入信號的正轉變之後將所述第一偏壓電壓減小至第三電壓位準，直至所述第二偏壓電壓下降至低於第二電壓臨限值，接著進一步將所述第一偏壓電壓減小至第四電壓位準；以及將所述第一偏壓電壓以及所述第二偏壓電壓分別施加至所述高壓側場效電晶體以及所述低壓側場效電晶體的閘極端子，以便間歇性地將所述能量儲存電路部分耦合至輸入電壓。
2‧‧‧「非交疊」同步DC-DC降壓轉換器
4‧‧‧驅動電路部分
5‧‧‧功率切換電路部分
6‧‧‧能量儲存電路部分
8‧‧‧輸入電壓
10‧‧‧接地
12‧‧‧脈寬調變(PWM)控制信號
14‧‧‧布林反及閘
16‧‧‧布林反或閘
20‧‧‧高壓側驅動放大器
22‧‧‧低壓側驅動放大器
24‧‧‧反相器
26‧‧‧反相器
28‧‧‧高壓側p通道場效電晶體(FET)
30‧‧‧n通道低壓側場效電晶體(FET)
32‧‧‧電感器
34‧‧‧電容器
36‧‧‧輸出電壓
38‧‧‧切換節點
39‧‧‧最終值
40‧‧‧脈寬調變(PWM)信號
42‧‧‧輸出/脈寬調變(PWM)信號
46a‧‧‧總峰間電壓
46b‧‧‧峰間電壓
48a‧‧‧量/負向尖峰/峰間電壓
48b‧‧‧量/負向尖峰
102‧‧‧減壓電路/降壓轉換器
104‧‧‧驅動電路部分
105‧‧‧功率切換電路部分
106‧‧‧能量儲存電路部分
108‧‧‧輸入電壓
112‧‧‧脈寬調變(PWM)控制信號
128‧‧‧p通道高壓側場效電晶體
130‧‧‧n通道低壓側場效電晶體
132‧‧‧電感器
136‧‧‧輸出電壓
137‧‧‧最終邏輯高值
138‧‧‧切換節點
139‧‧‧電壓
140‧‧‧第一脈寬調變(PWM)驅動信號
141‧‧‧最終邏輯低值
142‧‧‧第二脈寬調變(PWM)驅動信號
148a‧‧‧負向尖峰
148b‧‧‧負向尖峰
150‧‧‧預偏壓電路部分
152‧‧‧第二偏壓p通道場效電晶體(FET)
154‧‧‧第二偏壓n通道場效電晶體(FET)
156‧‧‧電流源
157‧‧‧濾波器電容器
158‧‧‧電流鏡電晶體
160‧‧‧反饋p通道場效電晶體(FET)
162‧‧‧反饋p通道場效電晶體(FET)
164‧‧‧反饋n通道場效電晶體(FET)
166‧‧‧反饋n通道場效電晶體(FET)
168‧‧‧第一偏壓p通道場效電晶體(FET)
170‧‧‧第一偏壓n通道場效電晶體(FET)
172‧‧‧偏壓電壓
173‧‧‧最終值
174‧‧‧偏壓電壓
176‧‧‧臨限電壓
177‧‧‧最終值
178‧‧‧臨限電壓
239‧‧‧電壓
272‧‧‧偏壓電壓
274‧‧‧偏壓電壓
現將僅藉助於實例參考附圖來描述本發明的某些實施例，在附圖中：圖1僅出於參考目的而展示習知同步DC-DC降壓轉換器。
圖2展示說明圖1中所示的降壓轉換器的典型信號轉變的時序圖。
圖3展示根據本發明的實施例的同步DC-DC降壓轉換器。
圖4展示說明圖3中所示的降壓轉換器的典型信號轉變的時序圖。
圖5展示說明圖3中所示的降壓轉換器在配合增大的輸出電流使用時的典型信號轉變的時序圖。
圖1展示習知「非交疊」同步DC-DC降壓轉換器2。為了易於參考，圖1中所示的降壓轉換器2已劃分為驅動電路部分4、功率切換電路部分5以及能量儲存電路部分6。降壓轉換器2經佈置以將輸入電壓8步降至輸出電壓36，其中此等兩個電壓8、36的比率與脈寬調變(PWM)控制信號12的工作循環成比例，如將在下文中解釋。
驅動電路部分4包含自布林反及閘14以及布林反或閘16建構的鎖存電路，所述布林反及閘與所述布林反或閘的輸出分別饋送至高壓側驅動放大器20與低壓側驅動放大器22中。高壓側放大器20(其採用反及閘14的輸出作為輸入)的輸出40接著經由反相器24耦合至反或閘16的第二輸入。類似地，低壓側放大器22(其採用反或閘16的輸出作為輸入)的輸出42接著經由另一反相器26耦合至反及閘14的第二輸入。反及閘14以及反或閘16中的每一個的輸入耦合至PWM控制信號12。
高壓側放大器20以及低壓側放大器22的輸出接著分別施加至高壓側p通道場效電晶體(FET)28以及n通道低壓側場效電晶體(FET)30的閘極端子。此等高壓側FET 28以及低壓側FET 30與功率切換電路部 分5串聯佈置，使得其相應汲極端子在切換節點38處連接，能量儲存電路部分6連接至所述切換節點，如下文將進一步詳細描述的。高壓側FET 28的源極端子連接至輸入電壓8，且低壓側FET 30的源極端子連接至接地10，意即，輸入電壓跨越功率切換電路部分5而連接。
能量儲存電路部分包括電感器-電容器(或稱「LC」)濾波器電路，所述濾波器電路包含電感器32，所述電感器藉由其端子中的一個連接至切換節點38。電感器32的另一端子接著連接至電容器34的一個端子，所述電容器又使其另一端子連接至接地10。接著自位於電感器32與電容器34之間的輸出節點36獲得輸出電壓。
因此，將看到，驅動電路部分4內的鎖存電路經由高壓側放大器20與低壓側放大器22的相應輸出獲得PWM控制信號12且產生互補PWM信號40、42。兩個PWM驅動信號40、42並不同時經受轉變，且因此防止兩電晶體28、30同時啟用。此等PWM驅動信號40、42間歇性地(若PWM控制信號12為週期性的，則週期性地)引起功率切換電路部分5在接通狀態與斷開狀態之間切換。在接通狀態中，高壓側FET 28被啟用，且低壓側FET 30被停用，從而將切換節點38處的電壓上拉至輸入電壓8。在斷開狀態中，高壓側FET 28被停用，且低壓側FET 30被啟用，從而將切換節點38處的電壓下拉至接地10。功率切換電路部分5在接通狀態與斷開狀態之間的此間歇性切換使得能量儲存電路部分6間歇性地耦合至輸入電壓8且自其解耦。
將參考圖2的時序圖描述圖1中所示的降壓轉換器2的操作。
大體而言，在降壓轉換器2初次開啟時，功率切換電路部分5開始處於斷開狀態，且能量儲存電路部分6中的電流為零。在PWM控制信號12中的初次正轉變之後，功率切換電路部分5將切換為接通狀態，且 作為回應，電流將增大。電感器32將隨後回應於時變電流而產生電壓。此電壓降抵消源電壓，且因此減小輸出36處的電壓。隨時間推移，電流變化率減小，且跨越電感器32的電壓亦相應地減小。此增大輸出36處的電壓。在整個此過程中，電感器32產生磁場。若功率切換電路部分5在電流正改變的同時切換至斷開狀態(使能量儲存電路部分6自輸入電壓8解耦)，則將必然始終存在跨越電感器32的電壓降，且因此輸出36處的電壓將始終小於輸入電壓8。實際上，如下文將參考方程式1至10所展示，通常由此得出：輸出電壓36與輸入電壓8的比率與PWM控制信號12的工作循環成正比，意即，若工作循環為60%，則輸出電壓36將為輸入電壓8的60%。
理想降壓轉換器的操作在下文在數學上參考方程式1至10展示，其中：V L 為跨越電感器32的電壓；V i 為輸入電壓8；V o 為輸出電壓36；L為電感器32的電感；I L 為穿過電感器32的電流；E為儲存在電感器32中的能量；t on 為切換電路部分5處於接通狀態的持續時間；t off 為切換電路部分5處於斷開狀態的持續時間；T為切換節點38處的電壓循環的總週期；D為切換節點38處的電壓循環的工作循環；為切換電路部分5處於接通狀態時的電流改變；且為切換電路部分5處於斷開狀態時的電流改變。
首先，自克希何夫電壓定律(Kirchhoff's voltage law)，按照方程式1，在接通狀態期間，跨越電感器32的電壓V L 必須與輸入電壓8(V i )與輸出電壓36(V o )之間的差相同： V L =V i -V o 方程式1：切換電路部分5處於接通狀態時跨越電感器32的電壓。穿過電感器32的電流將在此時間期間線性地上升。
類似地，按照方程式2，在斷開狀態期間，跨越電感器32的電壓V L 必須在量值上等於輸出電壓36(V o )，但正負號相反：V L =-V o 方程式2：切換電路部分5處於斷開狀態時跨越電感器32的電壓。穿過電感器32的電流將在此時間期間減小。
下文在方程式3中給出儲存於電感器32中的能量與穿過其中的電流之間的關係的特徵性方程式：
因此，將看到，儲存於電感器32中的能量在接通狀態期間增大，因為穿過其中的電流I L 增大。相反，儲存於電感器32中的能量在斷開狀態期間減小，因為其用以將能量轉移至降壓轉換器2的輸出。按照方程式4，穿過電感器32的電流I L 的變化率由此與跨越電感器32的電壓V L 相關：
接著，藉由對接通狀態期間的方程式4求積分，可如方程式5中所示發現接通狀態期間的電流的總改變：
類似地，藉由對斷開狀態期間的方程式4求積分，可如方程 式6中所示發現斷開狀態期間的電流的總改變：
假定降壓轉換器2以穩定狀態操作，則在週期T結束時所儲存的能量必須等於所述週期開始時的能量。
由於按照方程式5以及6，t on =DT且t off =(1-D)T，因此可將此等關係代入方程式7中以便獲得方程式8：(V i -V o )DT-V o (1-D)T=0方程式8：穩定狀態條件。
重排方程式8進一步得出以下方程式9：V o -DV i =0方程式9：穩定狀態條件。
其又得出以下方程式10，自此方程式，可看出輸出電壓36(V o )與輸入電壓8(V i )的比率如何與PWM控制信號12的工作循環D成正比：
然而，在正常操作期間，存在由PWM控制信號12的轉變引起的問題，如將參考圖2所描述。一旦降壓轉換器2已正常操作一段時間，PWM控制信號12即經受負轉變(意即，其自其邏輯高值下降至其邏輯低值)，從而應必然地將切換節點38的電壓驅動至其邏輯低狀態以便使能量儲存電路部分6自輸入電壓8解耦。
最初，在時間t1，施加至高壓側FET 28的閘極端子的電壓40增大，從而切斷高壓側FET 28。在一定量的停滯時間Tdead之後，施加至低壓側FET 30的閘極端子的電壓42接著在t2處開始上升。此開啟低壓側FET 30，低壓側FET的開啟又下拉切換節點38處的電壓，從而使能量儲存電路部分6自輸入電壓8解耦。然而，可看到，就在t2之前，切換節點38處的電壓經歷量48a的負向尖峰，意即，切換節點38處的電壓下降至低於其最終值39，稍後在一段時間之後達到所述最終值。切換節點38處的電壓的總峰間電壓46a產生與降壓轉換器2相關聯的切換雜訊。
類似地，在後續時間t3，PWM控制信號12經受正轉變，且施加至低壓側FET 30的閘極端子的電壓42減小，從而切斷低壓側FET 30。在另外的一定量的停滯時間Tdead之後，施加至高壓側FET 28的閘極端子的電壓40接著在t4處開始上升。此開啟高壓側FET 28，高壓側FET的開啟又上拉切換節點38處的電壓，從而將能量儲存電路部分6耦合至輸入電壓8。然而，再次，就在t3之後，切換節點38處的電壓經歷量48b的負向尖峰。當然，應瞭解，實務上，與正轉變相關聯的負向尖峰48b以及對應峰間電壓46b的量可能不同於與負轉變相關聯的負向尖峰48a以及峰間電壓48a。
圖3展示根據本發明的實施例的同步DC-DC降壓轉換器。為了參考，圖3中所示的降壓轉換器102亦已劃分為驅動電路部分104、功率切換電路部分105以及能量儲存電路部分106。然而，在與圖1中所示的習知「非交疊」電路相比時，圖3的降壓轉換器102具有額外預偏壓電路部分150，且來自圖1的驅動放大器20、22已被移除。類似地，降壓轉換器102經佈置以將輸入電壓108步降至輸出電壓136。此等兩個電壓108、136的比率與脈寬調變(PWM)控制信號112的工作循環成比例。然而，如下文將描述，較之於諸如先前參考圖1描述的降壓轉換器2的習知電路， 降壓轉換器102具有與其相關聯的較小雜訊。
如先前參考圖1所描述，驅動電路部分105自PWM控制信號112產生第一PWM驅動信號140以及第二PWM驅動信號142。然而，替代直接施加至功率切換電路5內的高壓側電晶體28以及低壓側電晶體30的閘極端子(如在圖1中)，其改為輸入至預偏壓電路部分150，如下文將描述。
預偏壓電路部分150包含第一偏壓p通道FET 168以及第一偏壓n通道FET 170，所述第一偏壓p通道FET與所述第一偏壓n通道FET並聯佈置而使得第一偏壓p通道FET 168的汲極端子連接至第一偏壓n通道FET 170的源極端子。類似地，第一偏壓p通道FET 168的源極端子連接至第一偏壓n通道FET 170的汲極端子。第一偏壓p通道FET 168的汲極端子以及第一偏壓n通道FET 170的源極端子兩者皆連接至高壓側FET 128的閘極端子。同樣，第一偏壓p通道FET 168的源極端子以及第一偏壓n通道FET 170的汲極端子兩者皆連接至低壓側FET 130的閘極端子。
第二偏壓p通道FET 152經佈置而使得其汲極端子連接至第一偏壓p通道FET 168的源極端子以及第一偏壓n通道FET 170的汲極端子。第二偏壓p通道FET 152的源極端子連接至輸入電壓108。第二偏壓n通道FET 154類似地經佈置而使得其汲極端子連接至第一偏壓p通道FET 168的汲極端子以及第一偏壓n通道FET 170的源極端子。第一PWM驅動信號140以及第二PWM驅動信號142接著施加至第二偏壓p通道FET 152以及第二偏壓n通道FET 154的閘極端子。
預偏壓電路部分150亦包含第一反饋電路部分，所述第一反饋電路部分是自以二極體連接模式(意即，每一FET的閘極端子連接至其自身的汲極端子)串聯佈置的兩個反饋p通道FET 160、162建構而成。「下游」反饋p通道FET 162的汲極端子連接至電流源156以及第一偏壓p通 道FET 168的閘極端子。第二偏壓反饋電路部分自類似地以二極體連接模式串聯佈置的兩個反饋n通道FET 164、166建構而成。「上游」反饋n通道FET 164的汲極端子連接至電流鏡電晶體158以及第一偏壓n通道FET 170的閘極端子。電流鏡電晶體158經佈置以將與流過第一偏壓反饋部分的電流相同的電流提供至第二偏壓反饋部分。
電流源156(以及擴展地，鏡電晶體158)取決於流過高壓側電晶體128以及低壓側電晶體130中的至少一個的電流而產生反饋電流，在此實例中，其產生與流過高壓側FET 128的電流相同的電流。在此特定實例中，電流源156產生的反饋電流等於降壓轉換器102的額定輸出電流的1/1000(在此情況下，10mA)加上穿過高壓側FET 128的電流的1/1000，意即，反饋電流為10μA加上穿過高壓側FET 128的電流的1/1000。濾波器電容器157展示為與電流源156並聯，其說明此反饋電流的相依性部分具有通常為若干個切換循環的時間常數。
現將參考圖4描述此降壓轉換器102的操作，圖4展示典型信號轉變的時序圖。首先，關於PWM控制信號112在時間t0的負轉變，驅動電路部分104將電壓140設定為邏輯低，從而開啟第二偏壓p通道FET 152。由於第二偏壓p通道FET 152現在斷開，因此施加至高壓側FET 128的閘極端子的電壓172開始增大。施加至低壓側FET 130的閘極端子的電壓174亦開始上升，但僅上升至低壓側FET 30在時間t1達到的臨限電壓178。在此時間點，低壓側FET 130被非常輕微地加偏壓，使得其處於完全導電的邊側上，但高壓側FET 128仍然完全啟用。在低壓側FET 130被偏壓至其臨限電壓178時，其可在稍後時間非常快速地完全啟用而不需要大的驅動器電流。
在時間t2，施加至高壓側FET 128的閘極端子的電壓172增大超出其自身的臨限電壓176。此停用高壓側FET 128，使得切換節點138 處的電壓139開始減小，因為其不再直接連接至輸入電壓108。同時，施加至低壓側FET 130的閘極端子的電壓174藉由第一偏壓p通道FET 168而上拉。在時間t2與t3之間，切換節點138自身的轉換速率以及與高壓側FET 128以及低壓側FET 130相關聯的米勒電容(Miller capacitance)延緩功率切換電路部分105自其接通狀態至其斷開狀態的切換。此亦減小與接通狀態與斷開狀態之間的轉變相關聯的負向尖峰的量。此外，藉由適當地選擇第二偏壓p通道FET 152的大小，第二偏壓p通道FET 152可上拉施加至高壓側FET 128的閘極端子的電壓172的速率受到用以下拉電壓172的高壓側FET 128的閘極-汲極電容的限制。因此，施加至高壓側FET 128的閘極端子的電壓172愈大，切換節點138處的電壓139的轉換速率愈快。
在時間t3之後，施加至高壓側FET 128的閘極端子的電壓172已穩定在其最終值173(且高壓側FET 128因此被停用)，且施加至低壓側FET 130的閘極端子的電壓174接著開始朝向其自身的最終值177進一步增大，所述電壓穩定在所述最終值(且低壓側FET 130因此被啟用)。儘管切換節點138處的電壓139確實經歷在時間t3前後的輕微負向尖峰148a，但可看到，與圖2中所示的負向尖峰48a相比，此負向尖峰得以減小。
切換節點138處的電壓139接著保持於其最終邏輯低值141，直至後續時間t4，此時PWM控制信號112經受正轉變，使得驅動電路部分104將電壓142設定至邏輯高，從而又啟動第二偏壓n通道FET 154。由於准許電流流過此FET 154，因此施加至低壓側電晶體130的閘極端子的電壓174被下拉。施加至高壓側FET 128的閘極端子的電壓172開始減小，但僅減小至高壓側FET 128在時間t5達到的臨限電壓176。在PWM控制信號112的正轉變之後不久，切換節點138處的電壓139在t6經歷負向尖峰148b。然而，如前所述，可看到，與圖2中所示的負向尖峰48b相比，此負向尖峰148b的量值減小。儘管與習知降壓轉換器相關聯的負向尖峰48b 通常等於內接二極體臨限電壓(其通常為約0.7V)，但本發明的降壓轉換器102的切換節點138處的電壓139經歷的負向尖峰148b可限於約300mV。
通常，p通道高壓側FET 128較寬，且因此具有的閘極電容比n通道低壓側FET 130大。此意謂高壓側FET 128的轉換速率無法匹配低壓側FET 130的轉換速率，且因此高壓側FET 128的閘極端子處的電壓172的減小速率比低壓側FET 130的閘極端子處的電壓174慢。而且，在施加至低壓側電晶體130的閘極端子的電壓174已下拉時，施加至第一偏壓p通道FET 168的閘極端子的偏壓電壓歸因於FET 168的閘極-汲極電容而經受「下彈(bounce down)」。
儘管此時高壓側FET 128以及低壓側FET 130皆啟用，但低壓側FET 130的相對較快的轉換速率以及高壓側FET 128的相對較慢的轉換速率確保沒有足夠的時間經由功率切換電路部分105出現擊穿。
在後續時間t6，施加至低壓側FET 30的閘極端子的電壓174下降至低於其臨限電壓178。此時，切換節點138處的電壓139最初歸因於穿過能量儲存電路部分106的電流而開始下降，然而，高壓側FET 128已經啟用(歸因於施加至高壓側FET 128的閘極端子的電壓172藉由第一偏壓n通道FET 170下拉而增強)，且因此高壓側FET 128開始上拉切換節點138處的電壓。在高壓側FET 128已經預加偏壓時，其不會使大量電流自斷開狀態轉變至接通狀態，因此常規上原本為停滯時間的時間可改為用來允許轉換速率減小，從而減小由功率切換電路部分105的切換產生的雜訊的量。在時間t7，切換節點138處的電壓139達到其最終邏輯高值137。
當然，將瞭解，高壓側FET 128的啟用速率以及擴展地，切換節點138處的電壓的上升時間藉由高壓側FET 128的米勒電容與預偏壓電路部分150的「強度」來調節。對電壓139的上升時間以及切換節點138的主要影響因素是施加至第一偏壓n通道FET 154以及第二偏壓n通道 FET 170的偏壓。當然，可使用此項技術本身中已知的模擬技術來達成對於諸如偏壓電壓以及電晶體大小的各種參數中的每一個的最佳選擇。
圖5展示說明圖3中所示的降壓轉換器102在配合增大的輸出電流使用時的典型信號轉變的時序圖。在電流源156產生與穿過高壓側FET 128的電流成比例的電流時，若輸出電流與先前利用較低輸出電流施加的偏壓電壓172、174相比增大，則施加至第一偏壓p通道FET 268以及第一偏壓n通道FET 270的閘極端子的偏壓電壓272、274增大。此使得具有較高輸出電流的切換節點138處的電壓239的下降轉換速率比具有較低輸出電流的切換節點138處的電壓139更快(意即，具有更陡的負梯度)。儘管將看到，增大輸出電流會增大負向尖峰，但增大施加至低壓側FET 130的偏壓可降低此負向尖峰的量值。
因此，將看到，本發明提供的DC-DC減壓電路經佈置以對高壓側場效電晶體以及低壓側場效電晶體「預加偏壓」以便降低驅動電流以及相關聯於接通狀態與斷開狀態之間的切換的轉換速率，以期降低雜訊且增大效率。熟習此項技術者將瞭解，上文所描述的實施例僅為例示性的，且並不限制本發明的範疇。

Claims (15)

  1. 一種減壓電路，包括：功率切換電路部分，包括串聯佈置的高壓側場效電晶體以及低壓側場效電晶體，使得所述高壓側電晶體與所述低壓側電晶體中的每一個的汲極端子在切換節點處連接，所述功率切換電路部分具有接通狀態以及斷開狀態，在所述接通狀態中，所述高壓側電晶體被啟用，且所述低壓側電晶體被停用，且在所述斷開狀態中，所述高壓側電晶體被停用，且所述低壓側電晶體被啟用；輸入電壓，跨越所述高壓側電晶體與所述低壓側電晶體而連接；能量儲存電路部分，包括電感器，所述能量儲存電路部分連接至所述切換節點且經佈置以提供輸出電壓；驅動電路部分，經佈置以接收脈寬調變控制信號且輸出第一脈寬調變驅動信號以及第二脈寬調變驅動信號；以及預偏壓電路部分，連接至所述功率切換電路部分，經佈置以回應於所述脈寬調變驅動信號而分別將第一偏壓電壓以及第二偏壓電壓施加至所述高壓側電晶體以及所述低壓側電晶體的閘極端子，其中所述預偏壓電路部分經佈置而使得施加至當前停用的電晶體的閘極端子的偏壓電壓被設定為中間電壓，隨後在所述接通狀態與所述斷開狀態之間切換。
  2. 如申請專利範圍第1項所述的減壓電路，其中所述能量儲存電路部分包括電容器。
  3. 如申請專利範圍第1項或第2項所述的減壓電路，其中中間電壓為所述當前停用的電晶體的臨限電壓。
  4. 如前述申請專利範圍中任一項所述的減壓電路，其中所述高壓側場效電晶體包括p通道金屬氧化物半導體場效電晶體，且所述低壓側場效電晶 體包括n通道金屬氧化物半導體場效電晶體。
  5. 如前述申請專利範圍中任一項所述的減壓電路，其中所述預偏壓電路部分包括：切換偏壓電路部分，經佈置以將施加至所述當前停用的電晶體的所述閘極端子的所述偏壓電壓驅動至所述中間電壓，且使所述功率切換電路部分在所述接通狀態與所述斷開狀態之間切換；以及反饋電路部分，經佈置以將至少一個其他偏壓電壓提供至所述切換偏壓電路，其中所述至少一個其他偏壓電壓取決於穿過所述高壓側場效電晶體以及所述低壓側場效電晶體中的至少一個的電流。
  6. 如申請專利範圍第5項所述的減壓電路，其中所述切換偏壓電路部分包括：第一偏壓p通道場效電晶體以及第一偏壓n通道場效電晶體，並聯佈置而使得：所述第一偏壓p通道場效電晶體的汲極端子連接至所述第一偏壓n通道場效電晶體的源極端子以及所述高壓側場效電晶體的閘極端子；且所述第一偏壓p通道場效電晶體的源極端子連接至所述第一偏壓n通道場效電晶體的汲極端子以及所述低壓側場效電晶體的閘極端子；以及第二偏壓p通道場效電晶體，經佈置而使得其汲極端子分別連接至所述第一偏壓p通道場效電晶體以及所述第一偏壓n通道場效電晶體的所述汲極端子以及所述源極端子；以及第二偏壓n通道場效電晶體，經佈置而使得其汲極端子分別連接至所述第一偏壓p通道場效電晶體以及所述第一偏壓n通道場效電晶體的所述源極端子以及所述汲極端子，其中所述脈寬調變驅動信號提供至所述第二偏壓p通道電晶體以及所 述第二偏壓n通道電晶體的閘極端子。
  7. 如申請專利範圍第5項或第6項所述的減壓電路，其中所述反饋電路部分包括：第一偏壓反饋電路部分，包括反饋p通道場效電晶體，所述反饋p通道場效電晶體經佈置而使得其汲極端子連接至第一電流源以及所述第一偏壓p通道場效電晶體的所述閘極端子；以及第二偏壓反饋電路部分，包括至少一個反饋n通道場效電晶體，所述至少一個反饋n通道場效電晶體經佈置而使得其汲極端子連接至第二電流源以及所述第一偏壓n通道場效電晶體的所述閘極端子，其中所述第一電流源以及所述第二電流源產生的反饋電流等於補償電流加上與流過所述高壓側電晶體以及所述低壓側電晶體中的至少一個的電流成比例的經縮放電流。
  8. 如申請專利範圍第7項所述的減壓電路，其中所述補償電流與所述減壓電路的額定輸出電流成比例。
  9. 如申請專利範圍第7項或第8項所述的減壓電路，其中所述第二電流源為經佈置以產生與所述第一電流源實質上相同的電流的電流鏡。
  10. 如前述申請專利範圍中任一項所述的減壓電路，其中所述驅動電路部分包括鎖存電路部分。
  11. 如申請專利範圍第10項所述的減壓電路部分，其中所述驅動電路部分包括各自至少具有第一輸入以及第二輸入的第一邏輯閘以及第二邏輯閘，其中所述第一邏輯閘以及所述第二邏輯閘經佈置而使得：所述第一邏輯閘的所述第一輸入連接至脈寬調變輸入信號；所述第二邏輯閘的所述第一輸入連接至所述脈寬調變控制信號；所述第一邏輯閘的輸出連接至所述第二邏輯閘的所述第二輸入；且所述第二邏輯閘的輸出連接至所述第一邏輯閘的所述第二輸入。
  12. 如申請專利範圍第11項所述的減壓電路，其中每一閘的所述輸出經由緩衝器連接至其他閘的所述第二輸入。
  13. 如申請專利範圍第11項或第12項所述的減壓電路，其中所述第一邏輯閘包括兩輸入布林反及閘，且所述第二邏輯閘包括兩輸入布林反或閘。
  14. 如前述申請專利範圍中任一項所述的減壓電路，其中所述第一偏壓電壓以及所述第二偏壓電壓取決於流過所述高壓側電晶體以及所述低壓側電晶體中的至少一個的電流。
  15. 一種操作減壓電路的方法，所述減壓電路包括高壓側場效電晶體、低壓側場效電晶體以及連接於其間的能量儲存電路部分，所述方法包括：接收脈寬調變輸入信號；在所述脈寬調變輸入信號的負轉變之後將第二偏壓電壓增大至第一電壓位準，直至第一偏壓電壓超過第一電壓臨限值；進一步將所述第二偏壓電壓增大至第二電壓位準；在所述脈寬調變輸入信號的正轉變之後將所述第一偏壓電壓減小至第三電壓位準，直至所述第二偏壓電壓下降至低於第二電壓臨限值；進一步將所述第一偏壓電壓減小至第四電壓位準；以及將所述第一偏壓電壓以及所述第二偏壓電壓分別施加至所述高壓側場效電晶體以及所述低壓側場效電晶體的閘極端子，以便間歇性地將所述能量儲存電路部分耦合至輸入電壓。
TW106131419A 2016-09-14 2017-09-13 Dc-dc轉換器(三) TW201812500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??1615625.9 2016-09-14
GB1615625.9A GB2553796A (en) 2016-09-14 2016-09-14 DC-DC converters

Publications (1)

Publication Number Publication Date
TW201812500A true TW201812500A (zh) 2018-04-01

Family

ID=57234581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131419A TW201812500A (zh) 2016-09-14 2017-09-13 Dc-dc轉換器(三)

Country Status (6)

Country Link
US (1) US11011985B2 (zh)
EP (1) EP3513488A1 (zh)
CN (1) CN109891730B (zh)
GB (1) GB2553796A (zh)
TW (1) TW201812500A (zh)
WO (1) WO2018051087A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742358B (zh) * 2018-05-04 2021-10-11 德商伍爾特電子ｅｉＳｏｓ有限公司 功率變換器及形成其一部分的電路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674491B (zh) * 2018-10-26 2019-10-11 瑞昱半導體股份有限公司 穩壓裝置及其控制方法
US11664716B2 (en) * 2020-05-19 2023-05-30 Qualcomm Incorporated Adaptive switch driving
US11575321B2 (en) 2021-02-09 2023-02-07 Navitas Semiconductor Limited Systems and methods for automatic determination of state of switches in power converters
CN113193735B (zh) * 2021-04-26 2023-03-14 广州金升阳科技有限公司 一种驱动控制方法及其电路
CN115437454A (zh) * 2022-09-20 2022-12-06 圣邦微电子（北京）股份有限公司 电流镜电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570128A (en) 1984-07-05 1986-02-11 National Semiconductor Corporation Class AB output circuit with large swing
US7049767B2 (en) * 2003-03-24 2006-05-23 International Rectifier Corporation High voltage offset detection circuit and method
US8044685B2 (en) * 2006-06-12 2011-10-25 System General Corp. Floating driving circuit
US7948220B2 (en) * 2007-04-11 2011-05-24 International Rectifier Corporation Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device
US7808299B2 (en) * 2007-12-14 2010-10-05 Astec International Limited Switching power converter with reduced switching losses
EP2378648A1 (en) 2010-04-19 2011-10-19 Nxp B.V. Charge pump circuit with current peak noise reduction
US8841894B1 (en) 2011-12-16 2014-09-23 Cirrus Logic, Inc. Pulse-width modulated (PWM) audio power amplifier with output transition slope control
JP5712986B2 (ja) 2012-08-28 2015-05-07 株式会社デンソー 駆動対象スイッチング素子の駆動回路
CN102801288B (zh) * 2012-08-29 2015-05-13 成都芯源系统有限公司 控制电路、开关模式变换器及控制方法
US20140103962A1 (en) * 2012-10-11 2014-04-17 Sl3J Systems S.A.R.L. High-speed gate driver for power switches with reduced voltage ringing
US9312852B2 (en) 2013-03-09 2016-04-12 Microchip Technology Incorporated Inductive load driver slew rate controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742358B (zh) * 2018-05-04 2021-10-11 德商伍爾特電子ｅｉＳｏｓ有限公司 功率變換器及形成其一部分的電路
US11722055B2 (en) 2018-05-04 2023-08-08 Würth Elektronik eiSos Gmbh & Co. KG DC-DC converter with flying capacitor pre-charging capabilities

Also Published As

Publication number Publication date
WO2018051087A1 (en) 2018-03-22
CN109891730A (zh) 2019-06-14
WO2018051087A8 (en) 2018-09-07
GB201615625D0 (en) 2016-10-26
CN109891730B (zh) 2021-07-27
EP3513488A1 (en) 2019-07-24
GB2553796A (en) 2018-03-21
US20190222121A1 (en) 2019-07-18
US11011985B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
TW201812500A (zh) Dc-dc轉換器(三)
US8120338B2 (en) Dropper-type regulator
US10243467B2 (en) Voltage regulators with kickback protection
US10511303B2 (en) Gate driver for depletion-mode transistors
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
TWI451679B (zh) 用於調節輸出電壓的方法
US10601332B2 (en) Isolated DC-DC converter
US7075343B2 (en) Self-timed switching regulator pre-driver
US9847706B2 (en) Systems and methods for reducing voltage ringing in a power converter
US9923454B2 (en) Fast high-side power FET gate sense circuit for high voltage applications
CN106027013B (zh) 用于模拟功率开关的控制装置和控制方法
TW201826675A (zh) Dc-dc轉換器(一)
US9742399B2 (en) Proportional feedback for reduced overshoot and undershoot in a switched output
US10587192B2 (en) DC-DC voltage reducing converter with a test mode operation
US20120049812A1 (en) Switched-Mode Converter
TWI804034B (zh) 雙極脈衝電壓閘極驅動器、電源電路及操作閘極驅動器總成的方法
US20220302840A1 (en) Electromagnetic interference mitigation for switching regulators
US20220209654A1 (en) Power converter control
US20200212809A1 (en) Power conversion using dual switch with parallel transistors having different blocking voltages
JP5753483B2 (ja) 半導体集積回路、および、ｄｃ−ｄｃコンバータ
CN115189573A (zh) 开关变换器及其控制电路