CN106920793A - 智能功率模块、智能功率模块的制备方法和用电设备 - Google Patents

智能功率模块、智能功率模块的制备方法和用电设备 Download PDF

Info

Publication number
CN106920793A
CN106920793A CN201710188650.7A CN201710188650A CN106920793A CN 106920793 A CN106920793 A CN 106920793A CN 201710188650 A CN201710188650 A CN 201710188650A CN 106920793 A CN106920793 A CN 106920793A
Authority
CN
China
Prior art keywords
spm
power devices
mosfet power
substrate
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710188650.7A
Other languages
English (en)
Other versions
CN106920793B (zh
Inventor
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
GD Midea Air Conditioning Equipment Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea Refrigeration Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea Refrigeration Equipment Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201710188650.7A priority Critical patent/CN106920793B/zh
Publication of CN106920793A publication Critical patent/CN106920793A/zh
Application granted granted Critical
Publication of CN106920793B publication Critical patent/CN106920793B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种智能功率模块、智能功率模块的制备方法和用电设备，其中，智能功率模块包括：多个MOSFET功率器件，多个MOSFET功率器件的底侧面焊接于焊接区中的器件区，多个MOSFET功率器件之间通过电路布线区或邦定线连接；栅极驱动器件，设于每个MOSFET功率器件的顶侧面，通过金属连线桥接至电路布线区。通过本发明技术方案，有效地减小了智能功率模块的表面积，提高了智能功率模块的集成度，更利于市场推广和批量生产。

Description

智能功率模块、智能功率模块的制备方法和用电设备
技术领域
本发明涉及智能功率模块技术领域，具体而言，涉及一种智能功率模块、一种智能功率模块的制备方法和一种用电设备。
背景技术
智能功率模块，即IPM(Intelligent Power Module)，是一种将电力电子和集成电路技术结合的功率驱动器件。由于具有高集成度、高可靠性等优势，智能功率模块赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速、冶金机械、电力牵引、伺服驱动和变频家电常用的电力电子器件。
图1A是所述智能功率模块100的俯视图。
图1B是图1A的X-X’线剖面图。
图1C是图1A去除树脂(封装外壳)后的示意图。
图1D是智能功率模块100的电路示意图。
下面参照图1A、图1B、图1C和图1D说明现有智能功率模块100的结构。
上述智能功率模块100具有如下结构，包括：铝基板103；设于所述铝基板103表面上的绝缘层104上形成的所述电路布线105；覆盖于所述绝缘层104和所述电路布线105特定位置的阻焊层106；被锡膏107固定在所述电路布线105上的IGBT(Insulated Gate BipolarTranslator，绝缘栅门极晶体管)109、FRD(Fast Recovery Diode，快速恢复二极管)110和HVIC(Hyper-Velocity integrated circuit，高速集成电路)108；连接所述IGBT109、FRD110、HVIC108和所述电路布线105的金属线111；被锡膏107固定在所述电路布线105上的引脚101；所述铝基板103的至少一面被密封树脂102密封，为了提高密封性和绝缘性，会将铝基板103进行全包式密封，为了提高散热性，会使所述铝基板103的背面露出到外部的状态下进行半包式密封。
现行智能功率模块100的电路结构如图1D所示：
HVIC管108的VCC端作为所述智能功率模块100的驱动供电电源正端VDD；
所述HVIC管108的HIN1端作为所述智能功率模块100的U相上桥臂输入端UHIN；
所述HVIC管108的HIN2端作为所述智能功率模块100的V相上桥臂输入端VHIN；
所述HVIC管108的HIN3端作为所述智能功率模块100的W相上桥臂输入端WHIN；
所述HVIC管108的LIN1端作为所述智能功率模块100的U相下桥臂输入端ULIN；
所述HVIC管108的LIN2端作为所述智能功率模块100的V相下桥臂输入端VLIN；
所述HVIC管108的LIN3端作为所述智能功率模块100的W相下桥臂输入端WLIN；
所述HVIC管108的COM端作为所述智能功率模块100的驱动供电电源负端VSS；
所述HVIC管108的VB1端作为所述智能功率模块100的U相高压区驱动供电电源正端UVB；
所述HVIC管108的HO1端与U相上桥臂IGBT管1091的栅极相连；
所述HVIC管108的VS1端作为所述智能功率模块100的U相高压区驱动供电电源负端UVS，与所述IGBT管1091的发射极、FRD管1101的阳极、U相下桥臂IGBT管1094的集电极、FRD管1194的阴极相连，并作为所述智能功率模块的U相输出；
所述HVIC管108的VB2端作为所述智能功率模块100的V相高压区驱动供电电源正端VVB；
所述HVIC管108的HO2端与V相上桥臂IGBT管1092的栅极相连；
所述HVIC管108的VS2端作为所述智能功率模块100的W相高压区驱动供电电源负端VVS，与所述IGBT管1092的发射极、FRD管1102的阳极、V相下桥臂IGBT管1095的集电极、FRD管1105的阴极相连，并作为所述智能功率模块的V相输出；
所述HVIC管108的VB3端作为所述智能功率模块100的W相高压区驱动供电电源正端WVB；
所述HVIC管108的HO3端与W相上桥臂IGBT管1093的栅极相连；
所述HVIC管108的VS3端作为所述智能功率模块100的W相高压区驱动供电电源负端WVS，与所述IGBT管1093的射极、FRD管1103的阳极、W相下桥臂IGBT管1096的集电极、FRD管1106的阴极相连，并作为所述智能功率模块的W相输出；
所述HVIC管108的LO1端与所述IGBT管1094的栅极相连；
所述HVIC管108的LO2端与所述IGBT管1095的栅极相连；
所述HVIC管108的LO3端与所述IGBT管1096的栅极相连；
所述IGBT管1094的发射极与所述FRD管1104的阳极相连，并作为所述智能功率模块100的U相低电压参考端UN；
所述IGBT管1095的发射极与所述FRD管1105的阳极相连，并作为所述智能功率模块100的V相低电压参考端VN；
所述IGBT管1096的发射极与所述FRD管1106的阳极相连，并作为所述智能功率模块100的W相低电压参考端WN；
所述IGBT管1091的集电极、所述FRD管1101的阴极、所述IGBT管1092的集电极、所述FRD管1102的阴极、所述IGBT管1093的集电极、所述FRD管1103的阴极相连，并作为所述智能功率模块100的母线电压输入端P。
由于上述智能功率模块100一般采用基于硅半导体的IGBT与FRD，硅半导体的IGBT与FRD具有较大的功耗，并且基于硅半导体的IGBT与FRD在功率模块内会占据较大的布版面积，这就导致现行智能功率模块不仅功耗较大，而且面积也较大，这些都对智能功率模块在节能、小型化的应用方面造成困难，不利于智能功率模块未来的市场普及。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本发明的一个目的在于提出了一种智能功率模块。
本发明的另一个目的在于提出了一种智能功率模块的制备方法。
本发明的另一个目的在于提出了一种用电设备。
为实现上述目的，根据本发明的第一方面的实施例，提出了一种智能功率模块，包括：多个MOSFET功率器件，多个MOSFET功率器件的底侧面焊接于焊接区中的器件区，多个MOSFET功率器件之间通过电路布线区或邦定线连接；栅极驱动器件，设于每个MOSFET功率器件的顶侧面，通过金属连线桥接至电路布线区。
根据本发明的实施例的智能功率模块，通过将多个MOSFET功率器件的地侧面焊接于器件区，由于MOSFET功率器件中设有快速恢复二极管，因此，不必再另行设置FRD来适配MOSFET功率器件，提升了智能功率模块的集成化和小型化，节省了基板的表面积占用，另外，通过将栅极驱动器件叠放于MOSFET功率器件的顶侧面，有助于进一步地减小基板的表面积占用，同时，由于MOSFET功率器件具备低功耗和快速响应的特点，适用于在低功耗、小型化的应用产品中的推广。
其中，为了提高智能功率模块的散热特性，通常采用铝基板和/或铜基板。
根据本发明的上述实施例的智能功率模块，还可以具有以下技术特征：
优选地，MOSFET功率器件包括：MOSFET管；体二极管，串联连接于MOSFET管的源极和漏极之间。
根据本发明的实施例的智能功率模块，通过设置MOSFET功率器件包括体二极管，串联连接于MOSFET管的源极和漏极之间，具备反向恢复电荷小、反向恢复时间短、正向导通压降低和耐压值高等优点，有助于提高MOSFET管的可靠性。
优选地，还包括：第一绝缘层，设于基板和MOSFET功率器件之间。
其中，第一绝缘层采用具有角形或球形掺杂的绝缘材料和铜材，通过热压的方式形成，为了提高耐压特性，第一绝缘层的厚度可以设计为180微米，为了提高散热特性，第一绝缘层的厚度可以设计为110微米。
优选地，还包括：第二绝缘层，设于栅极驱动器件和MOSFET功率器件之间。
优选地，第二绝缘层内掺杂有散热颗粒，散热颗粒的形状包括球形和角型。
根据本发明的实施例的智能功率模块，由于栅极驱动器件和MOSFET功率器件都是散热器件，因此，通过设置第二绝缘层(采用热压工艺制备)内掺杂有散热颗粒，构建了导热通道，有助于提高器件的导热性，尤其对于栅极驱动器件而言，通过第二绝缘层和MOSFET功率器件传递热量至基板。
优选地，还包括：封装外壳，半包覆于基板的正侧面，或全包覆于整个基板，以完全覆盖MOSFET功率器件和栅极驱动器件。
根据本发明的实施例的智能功率模块，通过设置封装外壳半包覆或全包覆于基板，有助于提高智能功率模块的抗干扰特性，尤其是降低电磁干扰的影响。
优选地，还包括：载具，套设于基板的外侧，载具上设有引脚，引脚焊接于焊接区中的引脚区。
根据本发明的实施例的智能功率模块，通过将载具套设于基板的外侧，并且在载具上设置引脚，以焊接于引脚区，一方面，将基板固定于载具内，另一方面，作为引脚的承载，降低了引脚折损的可能性。
其中，单独的引脚可以设置为长度L为25mm，宽度W为1.5mm，厚度H为1mm的铜质长条，或者为便于装配，也在引脚单元其中一端压制出一定的弧度。
优选地，还包括：阻焊层，设于电路布线区上除焊接区以外的区域。
优选地，还包括：合金层，设于引脚的表层，合金层的厚度范围为0.1～10微米。
根据本发明的实施例的智能功率模块，通过在引脚的表层设置合金层，一方面，降低引脚被腐蚀的可能性，另一方面，可提高引脚在焊接过程的粘附性。
其中，合金层可以包括0.1微米的镍层，可以采用电镀或化学镀的方式形成镍层，以提高合金层的钝化特性，抵抗大气、碱性物质和酸性物质的腐蚀，降低引脚被腐蚀断路的可能性，另外，镍层有助于提高引脚的焊接性。
优选地，合金层的厚度为5微米。
优选地，邦定线的线宽范围为350～400微米。
优选地，电路布线区的厚度为0.0175毫米或0.035毫米或0.07毫米。
根据本发明的实施例的智能功率模块，为了提高通流能力，所述铜箔层205A的厚度可以设计成0.07mm，为了降低成本，所述铜箔层205A的厚度可以设计成0.035mm或0.0175mm。
根据本发明的第二方面的实施例，提出了一种智能功率模块的制备方法，包括：在形成第一绝缘层的基板上形成电路布线区，电路布线区的指定区域为焊接区；在电路布线区上不需要后续焊接的区域形成阻焊层；在焊接区中的器件区焊接MOSFET功率器件；在MOSFET功率器件的顶侧面形成第二绝缘层；在第二绝缘层的上侧面粘合栅极驱动器件；在栅极驱动器件和电路布线区之间形成金属连线以桥接。
根据本发明的实施例的智能功率模块的制备方法，通过将多个MOSFET功率器件的地侧面焊接于器件区，由于MOSFET功率器件中设有快速恢复二极管，因此，不必再另行设置FRD来适配MOSFET功率器件，提升了智能功率模块的集成化和小型化，节省了基板的表面积占用，另外，通过将栅极驱动器件叠放于MOSFET功率器件的顶侧面，有助于进一步地减小基板的表面积占用，同时，由于MOSFET功率器件具备低功耗和快速响应的特点，适用于在低功耗、小型化的应用产品中的推广。
其中，为了提高智能功率模块的散热特性，通常采用铝基板和/或铜基板。
根据本发明的上述实施例的智能功率模块的制备方法，还可以具有以下技术特征：
优选地，还包括：将载具套设于基板的外侧；将载具的引脚焊接于焊接区中的引脚区。
根据本发明的实施例的智能功率模块的制备方法，通过将载具套设于基板的外侧，并且在载具上设置引脚，以焊接于引脚区，一方面，将基板固定于载具内，另一方面，作为引脚的承载，降低了引脚折损的可能性。
其中，单独的引脚可以设置为长度L为25mm，宽度W为1.5mm，厚度H为1mm的铜质长条，或者为便于装配，也在引脚单元其中一端压制出一定的弧度。
第一绝缘层可以采用锡膏印刷机制备，使用钢网对所述绝缘层上的所述电路布线的特定位置进行锡膏涂装；在此，为了提高爬锡高度，可使用0.15mm厚度的钢网，为了降低所述功率MOSFET管移位的风险，可使用0.12mm厚度的钢网。
优选地，在第二绝缘层的上侧面粘合栅极驱动器件，具体包括以下步骤：采用点胶机在第二绝缘层的上侧面形成点胶层；将栅极驱动器件通过点胶层粘合至MOSFET功率器件的顶侧面；在粘合栅极驱动器件后，对点胶层进行150℃温度下的固化处理。
根据本发明的实施例的智能功率模块的制备方法，通过在粘合栅极驱动器件后，对点胶层进行150℃温度下的固化处理，提升了栅极驱动器件和MOSFET功率器件之间的粘合力，降低了栅极驱动器件脱落的可能性，提升了智能功率器件的可靠性。
优选地，还包括：形成多个MOSFET功率器件中的任两个指定MOSFET功率器件之间的邦定线。
优选地，还包括：对形成金属连线的基板进行半包封装或全包封装。
根据本发明的实施例的智能功率模块的制备方法，通过形成封装外壳并半包覆或全包覆于基板，有助于提高智能功率模块的抗干扰特性，尤其是降低电磁干扰的影响。
优选地，对形成金属连线的基板进行半包封装或全包封装，具体包括以下步骤：将形成有MOSFET功率器件、栅极驱动器件、金属连线和邦定线的基板放置于塑封模具中；通过塑封模具的浇口注入密封树脂。
根据本发明的实施例的智能功率模块的制备方法，通过将形成有MOSFET功率器件、栅极驱动器件、金属连线和邦定线的基板放置于塑封模具中；通过塑封模具的浇口注入密封树脂，提高了密封工艺的成品率。
根据本发明的第三方面的实施例，提出了一种用电设备，包括如上述第一方面中的任一项的智能功率模块，或采用如上述第二方面中任一项的智能功率模块制备方法制备而成的智能功率模块。
优选地，用电设备为空调器。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1A是所述智能功率模块100的俯视图；
图1B是图1A的X-X’线剖面图；
图1C是图1A去除树脂(封装外壳)后的示意图；
图1D是智能功率模块100的电路示意图；
图2A示出了根据本发明的实施例的智能功率模块的俯视图；
图2B是图2A的X-X’线剖面图；
图2C是图2A去除树脂(封装外壳)后的示意图；
图2D示出了根据本发明的实施例的智能功率模块的电路示意图；
图3A示出了根据本发明的实施例的智能功率模块的基板形成电路布线区后的俯视图；
图3B是图3A的X-X’线剖面图；
图4A示出了根据本发明的实施例的智能功率模块的基板形成阻焊层后的俯视图；
图4B是图4A的X-X’线剖面图；
图5A示出了根据本发明的实施例的智能功率模块在形成邦定线前的俯视图；
图5B是图5A的X-X’线剖面图；
图6A示出了根据本发明的实施例的智能功率模块在形成邦定线后的俯视图；
图6B是图6A的X-X’线剖面图；
图7A示出了根据本发明的实施例的智能功率模块的封装壳体的俯视图；
图7B示出了根据本发明的实施例的智能功率模块在封装后的剖面图；
图8示出了根据本发明的实施例的智能功率模块的在切筋成型后的俯视图；
图9示出了根据本发明的实施例的智能功率模块的流程示意图。
上述附图的附图标记及对应的结构名称为：
智能功率模块200、引脚201、封装外壳202、基板203、第一绝缘层204、电路布线区205、阻焊层206、锡膏207、栅极驱动器件208、MOSFET管209、红胶210、金属连线211、载具212、模具213\固定槽214和浇口215。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面结合图2A-图2D、图3A和图3B、图4A和图4B、图5A和图5B、图6A和图6B、图7A和图7B、图8和图9对根据本发明的实施例的智能功率模块进行具体说明。
如图2A-图2D所示，根据本发明的实施例的智能功率模块200，包括：多个MOSFET功率器件，多个MOSFET功率器件的底侧面焊接于焊接区中的器件区，多个MOSFET功率器件之间通过电路布线区205或邦定线连接；栅极驱动器件208，设于每个MOSFET功率器件的顶侧面，通过金属连线211桥接至电路布线区205。
根据本发明的实施例的智能功率模块200，通过将多个MOSFET功率器件的地侧面焊接于器件区，由于MOSFET功率器件中设有快速恢复二极管，因此，不必再另行设置FRD来适配MOSFET功率器件，提升了智能功率模块200的集成化和小型化，节省了基板203的表面积占用，另外，通过将栅极驱动器件208叠放于MOSFET功率器件的顶侧面，有助于进一步地减小基板203的表面积占用，同时，由于MOSFET功率器件具备低功耗和快速响应的特点，适用于在低功耗、小型化的应用产品中的推广。
其中，为了提高智能功率模块200的散热特性，通常采用铝基板203和/或铜基板203。
如图2D所示，根据本发明的实施例的智能功率模块的电路应用包括以下实施方式：
(1)GDIC管2081的VCC1端、2082的VCC2端、2083的VCC3端、2084的VCC4端、2085的VCC5端、2086的VCC6端相连作为智能功率模块200的驱动供电电源正端VDD。
(2)GDIC管2081的HIN1端作为智能功率模块200的U相上桥臂输入端UHIN。
(3)GDIC管2082的HIN2端作为智能功率模块100的V相上桥臂输入端VHIN。
(4)GDIC管2083的HIN3端作为智能功率模块100的W相上桥臂输入端WHIN。
(5)GDIC管2084的LIN1端作为智能功率模块100的U相下桥臂输入端ULIN。
(6)GDIC管2085的LIN2端作为智能功率模块100的V相下桥臂输入端VLIN。
(7)GDIC管2086的LIN3端作为智能功率模块100的W相下桥臂输入端WLIN。
(8)GDIC管2081的COM1端、2082的COM2端、2083的COM3端、2084的COM4端、2085的COM5端、2086的COM6端作为智能功率模块200的驱动供电电源负端VSS。
(9)GDIC管2081的VB1端作为智能功率模块200的U相高压区驱动供电电源正端UVB。
(10)GDIC管2081的HO1端与U相上桥臂MOSFET管2091的栅极相连。
(11)GDIC管2081的VS1端作为智能功率模块200的U相高压区驱动供电电源负端UVS，与MOSFET管2091的源极、体二极管2091’的阳极、U相下桥臂MOSFET管2094的漏极、体二极管2094’的阴极相连，并作为智能功率模块的U相输出。
(12)GDIC管2082的VB2端作为智能功率模块200的V相高压区驱动供电电源正端UVB。
(13)GDIC管2082的HO2端与U相上桥臂MOSFET管2092的栅极相连。
(14)GDIC管2082的VS2端作为智能功率模块200的V相高压区驱动供电电源负端VVS，与MOSFET管2092的源极、体二极管2092’的阳极、V相下桥臂MOSFET管2095的漏极、体二极管2095’的阴极相连，并作为智能功率模块的V相输出。
(15)GDIC管2083的VB3端作为智能功率模块200的W相高压区驱动供电电源正端WVB。
(16)GDIC管2083的HO3端与U相上桥臂MOSFET管2093的栅极相连。
(17)GDIC管2083的VS3端作为智能功率模块200的W相高压区驱动供电电源负端WVS，与MOSFET管2093的源极、体二极管2093’的阳极、W相下桥臂MOSFET管2096的漏极、体二极管2096’的阴极相连，并作为智能功率模块的W相输出。
(18)HVIC管2084的LO1端与MOSFET管2094的栅极相连。
(19)HVIC管2085的LO2端与MOSFET管2095的栅极相连。
(20)HVIC管2086的LO3端与MOSFET管2096的栅极相连。
(21)MOSFET管2094的源极与体二极管2094’的阳极相连，并作为智能功率模块200的U相低电压参考端UN。
(22)MOSFET管2095的源极与体二极管2095’的阳极相连，并作为智能功率模块200的V相低电压参考端VN。
(23)MOSFET管2096的源极与体二极管2095’的阳极相连，并作为智能功率模块200的W相低电压参考端WN。
(24)MOSFET管2091的漏极、体二极管2091’的阴极、MOSFET管2092的漏极、体二极管2092’的阴极、MOSFET管2093的漏极、体二极管2093’的阴极相连，并作为智能功率模块200的母线电压输入端P。
根据本发明的上述实施例的智能功率模块200，还可以具有以下技术特征：
优选地，MOSFET功率器件包括：MOSFET管209；体二极管，串联连接于MOSFET管209的源极和漏极之间。
根据本发明的实施例的智能功率模块200，通过设置MOSFET功率器件包括体二极管，串联连接于MOSFET管209的源极和漏极之间，具备反向恢复电荷小、反向恢复时间短、正向导通压降低和耐压值高等优点，有助于提高MOSFET管209的可靠性。
优选地，还包括：第一绝缘层204，设于基板203和MOSFET功率器件之间。
其中，第一绝缘层204采用具有角形或球形掺杂的绝缘材料和铜材，通过热压的方式形成，为了提高耐压特性，第一绝缘层204的厚度可以设计为180微米，为了提高散热特性，第一绝缘层204的厚度可以设计为110微米。
优选地，还包括：第二绝缘层，设于栅极驱动器件208和MOSFET功率器件之间。
优选地，第二绝缘层内掺杂有散热颗粒，散热颗粒的形状包括球形和角型。
根据本发明的实施例的智能功率模块200，由于栅极驱动器件208和MOSFET功率器件都是散热器件，因此，通过设置第二绝缘层(采用热压工艺制备)内掺杂有散热颗粒，构建了导热通道，有助于提高器件的导热性，尤其对于栅极驱动器件208而言，通过第二绝缘层和MOSFET功率器件传递热量至基板203。
优选地，还包括：封装外壳202，半包覆于基板203的正侧面，或全包覆于整个基板203，以完全覆盖MOSFET功率器件和栅极驱动器件208。
根据本发明的实施例的智能功率模块200，通过设置封装外壳202半包覆或全包覆于基板203，有助于提高智能功率模块200的抗干扰特性，尤其是降低电磁干扰的影响。
优选地，还包括：载具212，套设于基板203的外侧，载具212上设有引脚201，引脚201焊接于焊接区中的引脚201区。
根据本发明的实施例的智能功率模块200，通过将载具212套设于基板203的外侧，并且在载具212上设置引脚201，以焊接于引脚201区，一方面，将基板203固定于载具212内，另一方面，作为引脚201的承载，降低了引脚201折损的可能性。
其中，单独的引脚201可以设置为长度L为25mm，宽度W为1.5mm，厚度H为1mm的铜质长条，或者为便于装配，也在引脚201单元其中一端压制出一定的弧度。
优选地，还包括：阻焊层206，设于电路布线区205上除焊接区以外的区域。
优选地，还包括：合金层，设于引脚201的表层，合金层的厚度范围为0.1～10微米。
根据本发明的实施例的智能功率模块200，通过在引脚201的表层设置合金层，一方面，降低引脚201被腐蚀的可能性，另一方面，可提高引脚201在焊接过程的粘附性。
其中，合金层可以包括0.1微米的镍层，可以采用电镀或化学镀的方式形成镍层，以提高合金层的钝化特性，抵抗大气、碱性物质和酸性物质的腐蚀，降低引脚201被腐蚀断路的可能性，另外，镍层有助于提高引脚201的焊接性。
优选地，合金层的厚度为5微米。
优选地，邦定线的线宽范围为350～400微米。
优选地，电路布线区205的厚度为0.0175毫米或0.035毫米或0.07毫米。
根据本发明的实施例的智能功率模块200，为了提高通流能力，铜箔层205A的厚度可以设计成0.07mm，为了降低成本，铜箔层205A的厚度可以设计成0.035mm或0.0175mm。
实施例一：
根据本发明的实施例的智能功率模块200的制备方法，包括：在形成第一绝缘层204的基板203上形成电路布线区205，电路布线区205的指定区域为焊接区；在电路布线区205上不需要后续焊接的区域形成阻焊层206；在焊接区中的器件区焊接MOSFET功率器件；在MOSFET功率器件的顶侧面形成第二绝缘层；在第二绝缘层的上侧面粘合栅极驱动器件208；在栅极驱动器件208和电路布线区205之间形成金属连线211以桥接。
根据本发明的实施例的智能功率模块200的制备方法，通过将多个MOSFET功率器件的地侧面焊接于器件区，由于MOSFET功率器件中设有快速恢复二极管，因此，不必再另行设置FRD来适配MOSFET功率器件，提升了智能功率模块200的集成化和小型化，节省了基板203的表面积占用，另外，通过将栅极驱动器件208叠放于MOSFET功率器件的顶侧面，有助于进一步地减小基板203的表面积占用，同时，由于MOSFET功率器件具备低功耗和快速响应的特点，适用于在低功耗、小型化的应用产品中的推广。
其中，为了提高智能功率模块200的散热特性，通常采用铝基板203和/或铜基板203。
根据本发明的上述实施例的智能功率模块200的制备方法，还可以具有以下技术特征：
优选地，还包括：将载具212套设于基板203的外侧；将载具212的引脚201焊接于焊接区中的引脚201区。
根据本发明的实施例的智能功率模块200的制备方法，通过将载具212套设于基板203的外侧，并且在载具212上设置引脚201，以焊接于引脚201区，一方面，将基板203固定于载具212内，另一方面，作为引脚201的承载，降低了引脚201折损的可能性。
其中，单独的引脚201可以设置为长度L为25mm，宽度W为1.5mm，厚度H为1mm的铜质长条，或者为便于装配，也在引脚201单元其中一端压制出一定的弧度。
第一绝缘层204可以采用锡膏207印刷机制备，使用钢网对绝缘层上的电路布线的特定位置进行锡膏207涂装；在此，为了提高爬锡高度，可使用0.15mm厚度的钢网，为了降低功率MOSFET管209移位的风险，可使用0.12mm厚度的钢网。
优选地，在第二绝缘层的上侧面粘合栅极驱动器件208，具体包括以下步骤：采用点胶机在第二绝缘层的上侧面形成点胶层；将栅极驱动器件208通过点胶层粘合至MOSFET功率器件的顶侧面；在粘合栅极驱动器件208后，对点胶层进行150℃温度下的固化处理。
根据本发明的实施例的智能功率模块200的制备方法，通过在粘合栅极驱动器件208后，对点胶层进行150℃温度下的固化处理，提升了栅极驱动器件208和MOSFET功率器件之间的粘合力，降低了栅极驱动器件208脱落的可能性，提升了智能功率器件的可靠性。
优选地，还包括：形成多个MOSFET功率器件中的任两个指定MOSFET功率器件之间的邦定线。
优选地，还包括：对形成金属连线211的基板203进行半包封装或全包封装。
根据本发明的实施例的智能功率模块200的制备方法，通过形成封装外壳202并半包覆或全包覆于基板203，有助于提高智能功率模块200的抗干扰特性，尤其是降低电磁干扰的影响。
优选地，对形成金属连线211的基板203进行半包封装或全包封装，具体包括以下步骤：将形成有MOSFET功率器件、栅极驱动器件208、金属连线211和邦定线的基板203放置于塑封模具中；通过塑封模具的浇口注入密封树脂。
根据本发明的实施例的智能功率模块200的制备方法，通过将形成有MOSFET功率器件、栅极驱动器件208、金属连线211和邦定线的基板203放置于塑封模具中；通过塑封模具的浇口注入密封树脂，提高了密封工艺的成品率。
实施例二：
如图9所示，根据本发明的实施例的智能功率模块的制备方法包括：
(1)步骤902，形成大小合适正面具有电路布线的铝基板203。
如图3A和相应的截面图3B所示，根据需要的电路布局设计大小合适的铝基板203，对于一般的智能功率模块，一枚铝基板203的大小可选取30mm×24mm，厚度为1.5mm，对两面进行如阳极氧化的防蚀处理。
为了防止后续焊接工序的焊料扩散到电路布线区205不需焊接的部位，在第一绝缘层204和电路布线区205不需焊接的线路上涂覆阻焊层206。
(2)步骤904，形成特定形状的带镀层的引脚201。
在引脚201的表面形成包括镍层的合金层，其中，通过化学镀的方法形成镍层：通过镍盐和次亚磷酸钠混合溶液，并添加了适当的络合剂，在已形成特定形状的铜材表面形成镍层，金属镍具有很强的钝化能力，能迅速生成一层极薄的钝化膜，能抵抗大气、碱和某些酸的腐蚀。镀镍结晶极细小，镍层厚度一般为0.1μm。
接着通过酸性硫酸盐工艺，在室温下将已形成形状和镍层的铜材浸在带有正锡离子的镀液中通电，在镍层表面形成镍锡合金层，合金层一般控制在5微米，合金层的形成极大提高了保护性和可焊性。
(3)步骤906，在电路布线的特定位置涂装锡膏的工序。
通过锡膏印刷机，使用钢网对第一绝缘层204上的电路布线区205的特定位置进行锡膏207涂装，另外，为了提高爬锡高度，可使用0.15mm厚度的钢网，为了降低功率MOSFET管209移位的风险，可使用0.12mm厚度的钢网。
(4)步骤908，在电路布线表面装配MOSFET管和引脚电路。
如图5A和图5B所示，进行功率MOSFET管209和引脚201的安装，功率MOSFET管209可直接放置在电路布线区205的特定位置，而引脚201则一端要安放在电路布线区205的引脚区上，另一端需要载具212进行固定，载具212通过合成石等材料制成。
(5)步骤910，通过回流焊使锡膏固化的工序。
如图6A和图6B所示，放于载具212上的上述元素通过回流焊，锡膏固化，功率MOSFET管209和引脚201被固定。
(6)步骤912，在功率MOSFET管的特定位置涂装绝缘胶的工序。
通过点胶机，对功率MOSFET管209表面的特定位置进行红胶210涂装。
(7)步骤914，在功率MOSFET管的表面装配GDIC，并使绝缘胶固化。
该工序是本发明智能功率模块的特征工序，进行功率GDIC 208的安装，GDIC 208可直接放置在功率MOSFET管209表面的涂装红胶210的特定位置，然后在150℃烘箱内使红胶210固化，GDIC 208被固定。
(8)步骤916，清洗铝基板。
清洗安装了上述元素的铝基板的工序。
首先将铝基203放入清洗机中进行清洗，将回流焊时残留的松香等助焊剂、冲压时残留的铝线等异物洗净，清洗可通过喷淋或超声或两者结合的形式进行。
(9)步骤918，使功率MOSFET管、GDIC和电路布线间形成电连接。
通过邦定线211使功率MOSFET管209、GDIC 208和电路布线205间形成电连接的工序。
根据通流能力需要，选择适当直径的铝线作为邦定线211，对于用于信号控制的集成电路，也可考虑使用金线作为邦定线211。在本实施例中全部选择铝线，一般来说，对功率MOSFET管209的邦定使用350微米～400微米的铝线，对GDIC 208的邦定使用38微米～200微米的铝线。
(10)步骤920，采用密封树脂进行密封。
如图7A和图7B所示，由密封树脂202密封铝基板203及在其上安装的上述元素构成的半成品的工序。
将配置好引脚201的半成品搬送到模具213。通过使引脚201的特定部分与固定槽214接触，进行定位。
合模时，在形成于模具213内部的模腔中放置半成品，然后由浇口215注入密封树脂202。进行密封的方法可采用使用热塑性树脂的传递模模制或使用热硬性树脂的注入模模制。
(11)步骤922，将引脚连筋切断并形成所需的形状的工序。
如图8所示，进行引脚201切筋成型。
在前工序即传递模密封工序使除引脚201及其连筋201A以外的其他部分都被树脂202密封。本工序根据使用的长度和形状需要，例如，在虚线216的位置将外部引脚201及其连筋201A切除，有时还会折弯成一定形状，便于后续装配。
(12)步骤924，通过测试设备验证智能功率芯片的功能参数。
进行模块功能测试的工序，智能功率模块经由此工序作为制品完成
将模块放入测试设备中，进行常规的电参数测试，一般包括耐压、静态功耗、迟延时间等测试项目，测试合格者为成品。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的智能功率芯片的集成化和小型化的技术问题，本发明提出了一种智能功率模块、一种智能功率模块的制备方法和一种用电设备，通过将多个MOSFET功率器件的地侧面焊接于器件区，由于MOSFET功率器件中设有快速恢复二极管，因此，不必再另行设置FRD来适配MOSFET功率器件，提升了智能功率模块的集成化和小型化，节省了基板的表面积占用，另外，通过将栅极驱动器件叠放于MOSFET功率器件的顶侧面，有助于进一步地减小基板的表面积占用，同时，由于MOSFET功率器件具备低功耗和快速响应的特点，适用于在低功耗、小型化的应用产品中的推广。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (21)

1.一种智能功率模块，所述智能功率模块设有基板，所述基板上设有电路布线区，所述电路布线区的指定区域为焊接区，其特征在于，所述智能功率模块包括：
多个MOSFET功率器件，多个所述MOSFET功率器件的底侧面焊接于所述焊接区中的器件区，多个所述MOSFET功率器件之间通过所述电路布线区或邦定线连接；
栅极驱动器件，设于每个所述MOSFET功率器件的顶侧面，通过金属连线桥接至所述电路布线区。
2.根据权利要求1所述的智能功率模块，其特征在于，所述MOSFET功率器件包括：
MOSFET管；
体二极管，串联连接于所述MOSFET管的源极和漏极之间。
3.根据权利要求1所述的智能功率模块，其特征在于，还包括：
第一绝缘层，设于所述基板和所述MOSFET功率器件之间。
4.根据权利要求1所述的智能功率模块，其特征在于，还包括：
第二绝缘层，设于所述栅极驱动器件和所述MOSFET功率器件之间。
5.根据权利要求5所述的智能功率模块，其特征在于，
所述第二绝缘层内掺杂有散热颗粒，所述散热颗粒的形状包括球形和角型。
6.根据权利要求1所述的智能功率模块，其特征在于，还包括：
封装外壳，半包覆于所述基板的正侧面，或全包覆于整个所述基板，以完全覆盖所述MOSFET功率器件和所述栅极驱动器件。
7.根据权利要求1所述的智能功率模块，其特征在于，还包括：
载具，套设于所述基板的外侧，所述载具上设有引脚，所述引脚焊接于所述焊接区中的引脚区。
8.根据权利要求7所述的智能功率模块，其特征在于，还包括：
阻焊层，设于所述电路布线区上除所述焊接区以外的区域。
9.根据权利要求1所述的智能功率模块，其特征在于，还包括：
合金层，设于所述引脚的表层，所述合金层的厚度范围为0.1～10微米。
10.根据权利要求9所述的智能功率模块，其特征在于，
所述合金层的厚度为5微米。
11.根据权利要求1至10中任一项所述的智能功率模块，其特征在于，
所述邦定线的线宽范围为350～400微米。
12.根据权利要求1至10中任一项所述的智能功率模块，其特征在于，
所述金属连线的线宽范围为38～200微米。
13.根据权利要求1至10中任一项所述的智能功率模块，其特征在于，
所述电路布线区的厚度为0.0175毫米或0.035毫米或0.07毫米。
14.一种智能功率模块的制备方法，其特征在于，包括：
在形成第一绝缘层的基板上形成电路布线区，所述电路布线区的指定区域为焊接区；
在所述电路布线区上不需要后续焊接的区域形成阻焊层；
在所述焊接区中的器件区焊接MOSFET功率器件；
在所述MOSFET功率器件的顶侧面形成第二绝缘层；
在所述第二绝缘层的上侧面粘合栅极驱动器件；
在所述栅极驱动器件和所述电路布线区之间形成金属连线以桥接。
15.根据权利要求14所述的智能功率模块的制备方法，其特征在于，还包括：
将载具套设于所述基板的外侧；
将载具的引脚焊接于所述焊接区中的引脚区。
16.根据权利要求14所述的智能功率模块的制备方法，其特征在于，在所述第二绝缘层的上侧面粘合栅极驱动器件，具体包括以下步骤：
采用点胶机在所述第二绝缘层的上侧面形成点胶层；
将所述栅极驱动器件通过所述点胶层粘合至所述MOSFET功率器件的顶侧面；
在粘合所述栅极驱动器件后，对所述点胶层进行150℃温度下的固化处理。
17.根据权利要求14所述的智能功率模块的制备方法，其特征在于，还包括：
形成多个所述MOSFET功率器件中的任两个指定MOSFET功率器件之间的邦定线。
18.根据权利要求17所述的智能功率模块的制备方法，其特征在于，还包括：
对形成所述金属连线的基板进行半包封装或全包封装。
19.根据权利要求18所述的智能功率模块的制备方法，其特征在于，对形成所述金属连线的基板进行半包封装或全包封装，具体包括以下步骤：
将形成有所述MOSFET功率器件、栅极驱动器件、金属连线和邦定线的基板放置于塑封模具中；
通过所述塑封模具的浇口注入密封树脂。
20.一种家用电器，其特征在于，包括：
如上述权利要求1至13中任一项所述的智能功率模块，
或采用如权利要求14至19中任一项所述的智能功率模块制备方法制备而成的智能功率模块。
21.根据权利要求20所述的用电设备，其特征在于，
所述用电设备为空调器。
CN201710188650.7A 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和用电设备 Expired - Fee Related CN106920793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710188650.7A CN106920793B (zh) 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和用电设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710188650.7A CN106920793B (zh) 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和用电设备

Publications (2)

Publication Number Publication Date
CN106920793A true CN106920793A (zh) 2017-07-04
CN106920793B CN106920793B (zh) 2020-04-17

Family

ID=59461479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710188650.7A Expired - Fee Related CN106920793B (zh) 2017-03-27 2017-03-27 智能功率模块、智能功率模块的制备方法和用电设备

Country Status (1)

Country Link
CN (1) CN106920793B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176442A (zh) * 2019-05-30 2019-08-27 苏州浪潮智能科技有限公司 一种防桥接的芯片引脚
CN113555316A (zh) * 2021-07-20 2021-10-26 佛山慧鑫众创科技有限公司 一种智能功率模块及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246662A1 (en) * 2003-06-06 2004-12-09 Electronic Theatre Controls, Inc. Power module package for high frequency switching system
CN104112740A (zh) * 2013-09-23 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN204614783U (zh) * 2015-05-15 2015-09-02 中山大洋电机股份有限公司 一种智能功率模块
CN106253644A (zh) * 2016-08-31 2016-12-21 广州市泰霖电源设备有限公司 低压大电流Mosfet功率模块
US20170018488A1 (en) * 2015-07-15 2017-01-19 Mosway Technologies Limited Integrated power module and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246662A1 (en) * 2003-06-06 2004-12-09 Electronic Theatre Controls, Inc. Power module package for high frequency switching system
CN104112740A (zh) * 2013-09-23 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN204614783U (zh) * 2015-05-15 2015-09-02 中山大洋电机股份有限公司 一种智能功率模块
US20170018488A1 (en) * 2015-07-15 2017-01-19 Mosway Technologies Limited Integrated power module and manufacturing method thereof
CN106253644A (zh) * 2016-08-31 2016-12-21 广州市泰霖电源设备有限公司 低压大电流Mosfet功率模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176442A (zh) * 2019-05-30 2019-08-27 苏州浪潮智能科技有限公司 一种防桥接的芯片引脚
CN113555316A (zh) * 2021-07-20 2021-10-26 佛山慧鑫众创科技有限公司 一种智能功率模块及其制造方法
CN113555316B (zh) * 2021-07-20 2023-10-31 佛山慧鑫众创科技有限公司 一种智能功率模块及其制造方法

Also Published As

Publication number Publication date
CN106920793B (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
CN104767417B (zh) 智能功率模块的控制电路、智能功率模块及其制造方法
CN211238167U (zh) 半导体器件
CN104112740B (zh) 智能功率模块及其制造方法
CN104112719B (zh) 混合集成电路模块及其制造方法
WO2016150391A1 (zh) 智能功率模块及其制造方法
CN104795374B (zh) 智能功率模块及其制造方法
CN104303299B (zh) 半导体装置的制造方法及半导体装置
CN102903693A (zh) 功率器件封装模块及其制造方法
CN106684002A (zh) 智能功率模块的制备方法、智能功率模块和电力电子设备
CN104835794B (zh) 智能功率模块及其制造方法
CN203481230U (zh) 智能功率模块
CN104795378B (zh) 智能功率模块及其制造方法
CN109560693A (zh) 电器、功率器件及其形成方法
CN106920793A (zh) 智能功率模块、智能功率模块的制备方法和用电设备
JP2023179806A (ja) 半導体装置
CN206116377U (zh) 一种智能功率模块
CN104795388B (zh) 智能功率模块及其制造方法
CN206774518U (zh) 一种高散热能力的小型贴片固态继电器
CN104767396B (zh) 智能功率模块及其制造方法
CN106783836A (zh) 智能功率模块、智能功率模块的制备方法和电力电子设备
CN104795974A (zh) 智能功率模块的控制电路、智能功率模块及其制造方法
CN106098652A (zh) 一种智能功率模块及其制造方法
CN114039585A (zh) 高压集成电路、半导体电路及其制备方法
CN201435388Y (zh) 一种用于mosfet封装的引线框架
CN104112728B (zh) 器件安装结构和集成电路模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200417

CF01 Termination of patent right due to non-payment of annual fee