CN106920739A - 一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法 - Google Patents

一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法 Download PDF

Info

Publication number
CN106920739A
CN106920739A CN201710245266.6A CN201710245266A CN106920739A CN 106920739 A CN106920739 A CN 106920739A CN 201710245266 A CN201710245266 A CN 201710245266A CN 106920739 A CN106920739 A CN 106920739A
Authority
CN
China
Prior art keywords
composite
substrate
cushion
film
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710245266.6A
Other languages
English (en)
Inventor
郭炜
叶继春
黄峰
李俊梅
孟凡平
高平奇
韩灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201710245266.6A priority Critical patent/CN106920739A/zh
Publication of CN106920739A publication Critical patent/CN106920739A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法。具体地，本发明公开了一种复合材料以及所述复合材料的制备方法和应用。所述复合材料所包含的外延薄膜的位错密度、薄膜裂纹密度和薄膜表面粗糙度得到综合改善，因此可获得晶体质量、薄膜完整性和表面形貌平衡提升的复合材料，同时，基于这种复合材料可以大大缩短外延芯片的生长时间，全面提升包含所述复合材料的光电器件或功率器件的性能和产率。所述方法具有工艺简单、成本低、产品良率高等特点。

Description

一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1-mN的方法
技术领域
本发明涉及材料领域，具体地涉及一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1-mN的方法。
背景技术
III-V族氮化物的外延生长是利用有机金属气相外延技术(MOCVD)或分子束外延沉积(MBE)在异质衬底如蓝宝石表面外延沉积。因为氮化物与蓝宝石晶格失配、热应力失配较大，因此在金属有机物气相外延(MOCVD)高温外延生长(>1000℃)过程中，会产生大量位错和因应力而导致的薄膜龟裂。因此为了提高氮化物外延晶体的质量，主流方法采用MOCVD原位沉积(in-situ)一层低温(500-800℃)AlN薄膜，用以改变衬底表面能，缓解应力，并为后续的MOCVD外延生长提供合适形核位置。然而，MOCVD原位缓冲层的生长条件对晶体质量影响巨大，在成核期间生长参数的轻微变化都会导致形核晶粒的扭曲或偏移，影响随后氮化物层的质量。另外，此方法需要额外的升温、原位缓冲层生长、高温退火等过程，耗费MOCVD的宝贵机时。
针对这一问题，美国Applied Materials Inc公司等提出了使用物理气相沉积(PVD)，特别是磁控溅射的方法在蓝宝石衬底上沉积AlN缓冲层，并以此为新的衬底进行后续MOCVD器件外延生长的方式。由于PVD外延生长的温度(<900℃)小于MOCVD的外延温度(>1000℃)，且PVD使用的反应物前驱体为金属铝和氮气，无论从运行成本、时间还是从产品的稳定性上，均好于MOCVD，因此，这种“非原位”AlN缓冲层的生长方式可以为LED芯片制造商节约大量的成本和工艺时间，使其能够专注于将MOCVD生长应用于LED的电流扩展层和有源层，而非缓冲层。目前该技术主要见诸于GaN外延薄膜的生长以及GaN基可见光LED、功率器件上。使用该技术能够减少GaN材料内缺陷、提高LED发光功率或降低GaN功率器件的漏电流等。
但是，AlN缓冲层虽然能够为外延薄膜提供较好的晶格匹配和形核，但因AlN外延薄膜3D生长的机理所决定，AlN外延薄膜应力得不到释放，易产生裂纹和粗糙表面。具体分析而言，与Ga原子不同，Al原子的表面扩散自由程很小，附着系数较高，因此AlN薄膜生长中形核密度较大，薄膜趋向于三维生长，产生大量的位错和晶界，严重影响薄膜的晶体质量和紫外光电和电子器件的性能。因此，在外延生长AlN薄膜中，必须提高外延生长的温度从而促进Al原子的扩散，实现位错密度的降低。不幸的是，温度升高带来的直接后果是热应力不匹配而导致的薄膜龟裂。这是因为蓝宝石的膨胀系数为5×10-6K-1,GaN的热膨胀系数为5.59×10-6K-1,而AlN的热膨胀系数仅为2.9×10-6K-1。AlN与蓝宝石接近2倍的热膨胀系数差别导致了薄膜在降低至常温时大量裂纹的产生。因此，通常情况下，位错密度与薄膜的裂纹密度成反比关系。这是因为应力松弛必然是基于额外位错的产生。基于此，同时实现AlN外延薄膜晶体质量的提升和表面形貌的改善一直是本领域的难点之一。
发明内容
本发明的目的在于提供一种含位错密度和薄膜裂纹密度得到综合改善的III-V族氮化物(AlmGa1-mN(0≤m≤1))外延薄膜的复合材料及其制备方法和应用。
本发明的第一方面，提供了一种复合材料，所述复合材料包含：
1)衬底，所述衬底为蓝宝石衬底；
2)缓冲层，所述缓冲层复合于所述衬底表面，且所述缓冲层具有梯度变化的组成AlxGa1-xN，其中，在与所述衬底结合处x＝x0且x0＝0-0.5，在远离所述衬底的所述缓冲层的表面处x＝x1且x1＝0.5－1；
3)外延薄膜，所述外延薄膜结合于所述缓冲层表面，且所述外延薄膜的组成为AlmGa1-mN，其中，m＝0-1。
在另一优选例中，所述衬底的厚度为50－1000μm，较佳地200－600μm；和/或
所述衬底的直径为10mm－150mm，较佳地20mm－80mm。
在另一优选例中，所述缓冲层的厚度为10-500nm，较佳地15-300nm，更佳地20-150nm。
在另一优选例中，所述“复合”为物理复合或化学键合。
在另一优选例中，所述缓冲层中，x0＝0-0.4，较佳地0.1-0.3，更佳地0.1-0.2；和/或
x1＝0.6－1，较佳地0.7-0.9，更佳地0.7-0.8。
在另一优选例中，所述缓冲层是采用选自下组的方法制备的：磁控溅射、金属有机物气相外延沉积(MOCVD)、分子束外延沉积(MBE)。
在另一优选例中，所述外延薄膜的厚度为10-10000nm，较佳地30-6000nm，更佳地50-4000nm。
在另一优选例中，在所述外延薄膜中，m＝0.2-1，较佳地0.4-0.8，更佳地0.5-0.7。
在另一优选例中，所述“结合”为物理结合或化学键合。
在另一优选例中，所述外延薄膜是采用选自下组的方法制备的：MOCVD、MBE。
在另一优选例中，所述复合材料具有选自下组的一个或多个特征：
1)所述外延薄膜的螺位错密度≤2×108cm-2，较佳地≤1×108cm-2；
2)所述外延薄膜的刃位错密度≤5×109cm-2，较佳地≤3×109cm-2，更佳地≤1×109cm-2；
3)所述外延薄膜的表面裂纹密度≤100cm-2，较佳地≤10cm-2，更佳地≤3cm-2；
4)所述外延薄膜的表面粗糙度均方根≤1nm，较佳地≤0.5nm，更佳地≤0.3nm。
本发明的第二方面，提供了一种制备本发明第一方面所述复合材料的方法，所述方法包括如下步骤：
1)提供蓝宝石衬底；
2)在所述蓝宝石衬底表面制备组成梯度变化的缓冲层AlxGa1-xN，其中，在与所述衬底结合处x＝x0且x0＝0-0.5，在远离所述衬底的所述缓冲层的表面处x＝x1且x1＝0.5－1；
3)在所述缓冲层表面生长外延薄膜AlmGa1-mN，其中，m＝0-1，得到本发明第一方面所述复合材料。
在另一优选例中，在步骤2)制备所述缓冲层的过程中，所述衬底的温度是逐渐升高的。
在另一优选例中，在步骤2)制备所述缓冲层的过程中，所述衬底的温度范围为300-900℃，较佳地450-800℃。
在另一优选例中，在步骤3)中，所述生长在1000-1300℃下进行，较佳地1050-1250℃。
在另一优选例中，所述梯度变化的缓冲层AlxGa1-xN是采用选自下组的方法制备的：磁控溅射、MOCVD、MBE；和/或
所述外延薄膜AlmGa1-mN是采用选自下组的方法制备的：MOCVD、MBE。
本发明的第三方面，提供了一种本发明第一方面所述复合材料的用途，用于制备光电器件或功率器件。
本发明的第四方面，提供了一种光电器件或功率器件，所述器件包含本发明第一方面所述复合材料。
在另一优选例中，所述器件包含：
i)本发明第一方面所述复合材料，和
ii)结合于所述复合材料表面的选自下组的组件：金属电极、封装材料、电极引线、导热基板。
应理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。
附图说明
图1为本发明所述光电器件的结构示意图。
图2为基于普通20nm厚AlN缓冲层衬底与基于实施例1中100nm AlxGa1-xN组分渐变缓冲层衬底外延生长3微米AlN外延薄膜得到的XRD半峰宽数值(图2(a))以及经计算得到的位错密度对比(图2(b))。
图3为基于普通20nm厚AlN缓冲层衬底与基于实施例1中100nm AlxGa1-xN组分渐变缓冲层衬底外延生长3微米AlN外延薄膜得到的AFM形貌，其中，图3(a)对应于普通20nmAlN缓冲层衬底，图3(b)对应于实施例1中100nm AlxGa1-xN组分渐变缓冲层衬底。
图4为基于MOCVD原位AlN缓冲层衬底和基于不同厚度的磁控溅射AlxGa1-xN衬底外延生长2微米GaN薄膜的(002)和(102)半峰宽对比图。
图5为基于MOCVD原位AlN缓冲层衬底和基于50nm磁控溅射AlGaN衬底外延生长2微米GaN薄膜的光学显微镜表面形貌图，其中，图5(a)对应于基于MOCVD原位AlN缓冲层衬底，图5(b)对应于基于50nm磁控溅射AlGaN衬底。
图6为基于30nm磁控溅射AlxGa1-xN衬底外延生长600nm Al0.6Ga0.4N外延薄膜的002摇摆曲线图(左图)以及AFM形貌图(右图)。
具体实施方式
本发明人经过长期而深入的研究，通过在蓝宝石衬底表面制备成分梯度变化的AlxGa1-xN(0≤x≤1)缓冲层后再外延生长III-V族氮化物(AlmGa1-mN(0≤m≤1))薄膜，可获得位错密度、薄膜裂纹密度和薄膜表面粗糙度得到综合改善的III-V族氮化物(AlmGa1-mN(0≤m≤1))外延薄膜，从而获得晶体质量、薄膜完整性和表面形貌平衡提升的复合材料，进而全面提升包含所述复合材料的光电器件或功率器件的性能。所述方法具有工艺简单、成本低、产品良率高等特点。在此基础上，发明人完成了本发明。
复合材料
本发明提供了一种复合材料，所述复合材料包含：
1)衬底，所述衬底为蓝宝石衬底；
2)缓冲层，所述缓冲层复合于所述衬底表面，且所述缓冲层具有梯度变化的组成AlxGa1-xN，其中，在与所述衬底结合处x＝x0且x0＝0-0.5，在远离所述衬底的所述缓冲层的表面处x＝x1且x1＝0.5－1；
3)外延薄膜，所述外延薄膜结合于所述缓冲层表面，且所述外延薄膜的组成为AlmGa1-mN，其中，m＝0-1。
应理解，在本发明中，所述衬底的厚度和/或直径没有特别限制，可根据实际需要在很大范围内变化。
在另一优选例中，所述衬底的厚度为50－1000μm，较佳地200－600μm；和/或
所述衬底的直径为10mm－150mm，较佳地20mm－80mm。
在本发明中，所述缓冲层的厚度为10-500nm，较佳地15-300nm，更佳地20-150nm。
在另一优选例中，所述“复合”为物理复合或化学键合。
在本发明中，所述缓冲层中，x0＝0-0.4，较佳地0.1-0.3，更佳地0.1-0.2；和/或
x1＝0.6－1，较佳地0.7-0.9，更佳地0.7-0.8。
在另一优选例中，所述缓冲层是采用选自包括(但并不限于)下组的方法制备的：磁控溅射、金属有机物气相外延沉积(MOCVD)、分子束外延沉积(MBE)。
在本发明中，所述外延薄膜的厚度为10-10000nm，较佳地30-6000nm，更佳地50-4000nm。
在本发明中，在所述外延薄膜中，m＝0.2-1，较佳地0.4-0.8，更佳地0.5-0.7。
在另一优选例中，所述“结合”为物理结合或化学键合。
在另一优选例中，所述外延薄膜是采用选自包括(但并不限于)下组的方法制备的：MOCVD、MBE。
在本发明中，所述复合材料具有选自包括(但并不限于)下组的一个或多个特征：
1)所述外延薄膜的螺位错密度≤2×108cm-2，较佳地≤1×108cm-2；
2)所述外延薄膜的刃位错密度≤5×109cm-2，较佳地≤3×109cm-2，更佳地≤1×109cm-2；
3)所述外延薄膜的表面裂纹密度≤100cm-2，较佳地≤10cm-2，更佳地≤3cm-2；
4)所述外延薄膜的表面粗糙度均方根≤1nm，较佳地≤0.5nm，更佳地≤0.3nm。
制备方法和应用
本发明还提供了一种制备所述复合材料的方法，所述方法包括如下步骤：
1)提供蓝宝石衬底；
2)在所述蓝宝石衬底表面制备组成梯度变化的缓冲层AlxGa1-xN，其中，在与所述衬底结合处x＝x0且x0＝0-0.5，在远离所述衬底的所述缓冲层的表面处x＝x1且x1＝0.5－1；
3)在所述缓冲层表面生长外延薄膜AlmGa1-mN，其中，m＝0-1，得到所述复合材料。
在另一优选例中，在步骤2)制备所述缓冲层的过程中，所述衬底的温度是逐渐升高的。
在另一优选例中，在步骤2)制备所述缓冲层的过程中，所述衬底的温度范围为300-900℃，较佳地450-800℃。
在另一优选例中，在步骤3)中，所述生长在1000-1300℃下进行，较佳地1050-1250℃。
在本发明中，所述梯度变化的缓冲层AlxGa1-xN是采用选自包括(但并不限于)下组的方法制备的：磁控溅射、MOCVD、MBE；和/或
所述外延薄膜AlmGa1-mN是采用选自包括(但并不限于)下组的方法制备的：MOCVD、MBE。
具体地，本发明提供了一种基于梯度叠层缓冲层薄膜AlxGa1-xN的外延生长AlmGa1- mN(0≤m≤1)外延薄膜的方法，通过沉积组分渐变的缓冲层薄膜AlxGa1-xN，在该缓冲层薄膜的上表面和下表面同时实现晶格匹配和热应力匹配，因而既能降低外延薄膜(如AlN)的位错密度，又能改善该外延薄膜的表面形貌，防止该外延薄膜龟裂的产生。
本发明还提供了一种所述复合材料的用途，用于制备光电器件或功率器件。
本发明还提供了一种光电器件或功率器件，所述器件包含所述复合材料。
在另一优选例中，所述器件包含：
i)所述复合材料，和
ii)结合于所述复合材料表面的选自包括(但并不限于)下组的组件：金属电极、封装材料、电极引线、导热基板。
图1为本发明所述光电器件的结构示意图。
具体地，如图1所示，该结构具体描述如下：
1)如示意图所示，蓝宝石衬底之上为AlxGa1-xN(0≤x≤1)组分渐变的缓冲层，最下层为富镓化合物(x≤0.5)，最上层为富铝化合物(x≥0.5)。缓冲层的总厚度在20-500纳米之间。
2)梯度渐变的AlxGa1-xN薄膜制备方法通过双靶磁控溅射系统或MBE或MOCVD完成，通过控制反应沉积腔体内的N2与惰性载气(包括Ar、He、Ne)比例、腔体内等离子体分布以及金属镓、金属铝靶材的位置，实现AlGaN中Al:Ga比例的连续调控。
3)梯度叠层AlGaN如使用磁控溅射进行薄膜生长，优选使用等离子体对衬底表面进行清洁处理，有效去除衬底表面吸附的各种气体、杂质等污染物，有利于缓冲层薄膜的生长。磁控溅射生长温度控制在300-800℃之间，薄膜生长速率在0.5nm/min至10nm/min之间。
4)基于梯度叠层的AlxGa1-xN薄膜，放入MOCVD反应腔室，控制生长温度为1000-1400℃，反应室压力为20-500mTorr，Ⅴ/Ⅲ比为10-1000，生长厚度为0.1-5μm的高温GaN、AlN或AlGaN外延层。
经MOCVD外延生长得到的AlGaN薄膜，高分辨XRD(002)、(102)摇摆曲线半峰宽小于400弧秒，表面形貌较好，无明显裂纹。
梯度叠层AlxGa1-xN薄膜最上层为AlN或富Al的化合物,与其上MOCVD外延AlGaN的晶格能够实现较大程度匹配，可以实现同质外延生长，降低晶体内位错密度；与此同时，缓冲层最下层GaN或富镓化合物热膨胀系数(5.59×10-6K-1)与蓝宝石衬底热膨胀系数(5×10-6K-1)吻合，通过优化调控叠层AlxGa1-xN薄膜的厚度(即组分渐变梯度)，可实现应力在整个叠层缓冲层薄膜内部的均匀分布，从而降低热应力对薄膜开裂影响，改善晶体表面形貌。本发明能够实现晶体质量与表面形貌的平衡，全面提高深紫外光电器件的性能。同时，如果该叠层缓冲层薄膜由磁控溅射方法制备，方法简单且热成本较低，可直接在其上表面进行MOCVD外延生长(epi-ready)，具有节约制备成本，提高产品良率的优势。
与现有技术相比，本发明具有以下主要优点：
(1)所述复合材料所包含的III-V族氮化物(AlmGa1-mN(0≤m≤1))薄膜的位错密度、点缺陷水平、薄膜裂纹密度和薄膜表面粗糙度得到综合改善，因此可获得晶体质量和表面形貌平衡提升的复合材料，进而全面提升包含所述复合材料的光电器件或功率器件的性能；
(2)所述方法具有工艺简单、成本低、产品良率高等特点；
(3)基于所述组成梯度变化的缓冲层进行氮化物外延薄膜生长，相比于基于AlN缓冲层进行氮化物外延薄膜生长，可降低MOCVD外延时间20％以上(优选30％以上)，简化制备工序，节约能耗和原料。
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。下列实施例中未注明具体条件的实验方法，通常按照常规条件或按照制造厂商所建议的条件。除非另外说明，否则百分比和份数按重量计算。
除非另行定义，文中所使用的所有专业与科学用语与本领域熟练人员所熟悉的意义相同。此外，任何与所记载内容相似或均等的方法及材料皆可应用于本发明方法中。文中所述的较佳实施方法与材料仅作示范之用。
实施例1复合材料1(蓝宝石衬底－AlxGa1-xN缓冲层薄膜－AlN外延薄膜(即AlmGa1- mN中m为1的情况))
在蓝宝石衬底(直径为1英寸，厚度为430微米)上基于等离子辅助双靶磁控溅射系统沉积100nm总厚度的AlxGa1-xN叠层缓冲薄膜，衬底温度从初始500℃逐渐变为结束时的650℃。组分上，衬底处x＝0，薄膜表面处x＝1，中间组分呈线性变化。基于此PVD叠层缓冲薄膜，接着MOCVD生长高温AlN外延薄膜，生长温度1200摄氏度,V/III＝300(即反应气NH3与气态分子三甲基铝(TMA)的分子比例)，高温AlN总厚度3μm，得到复合材料1。
高分辨XRD摇摆曲线显示实施例1所得复合材料1中AlN薄膜的(002)和(102)半峰宽分别为200弧秒和300弧秒左右。AFM显示实施例1所得复合材料1中AlN薄膜的表面粗糙度均方根小于约0.5纳米，为原子级平滑表面。实施例1所得复合材料1中AlN薄膜的表面开裂密度小于3条/片。
与之相比，采用普通20nm厚AlN缓冲层外延生长得到3微米AlN外延薄膜晶体质量和表面形貌恶化。
具体地，图2为基于普通20nm厚AlN缓冲层衬底与基于实施例1中100nm AlxGa1-xN组分渐变缓冲层衬底外延生长3微米AlN外延薄膜得到的XRD半峰宽数值(图2(a))以及经计算得到的位错密度对比(图2(b))。
从图2(a)可以看出：基于普通MOCVD原位AlN缓冲层衬底外延生长的3微米AlN薄膜(002)晶面和(102)晶面的半峰宽分别为360弧秒和848弧秒，而基于磁控溅射AlxGa1-xN组分渐变缓冲层衬底外延生长的AlN薄膜，相应的半峰宽降低至212弧秒和320弧秒，体现了晶体质量的改善。
由(002)晶面和(102)晶面的半峰宽可估算相应的螺位错密度和刃位错密度。具体地，从图2(b)可以看出：基于普通MOCVD原位AlN缓冲层衬底外延生长的3微米AlN薄膜具有螺位错密度2.8×108cm-2,刃位错密度8.1×109cm-2；而基于磁控溅射AlxGa1-xN组分渐变缓冲层衬底外延生长的AlN薄膜具有螺位错密度9.7×107cm-2,刃位错密度9.6×108cm-2，位错密度分别降低3倍和10倍。
图3为基于普通20nm厚AlN缓冲层衬底与基于实施例1中100nm AlxGa1-xN组分渐变缓冲层衬底外延生长3微米AlN外延薄膜得到的AFM形貌，其中，图3(a)对应于普通20nmAlN缓冲层衬底，图3(b)对应于实施例1中100nm AlxGa1-xN组分渐变缓冲层衬底。
从图3(a)和图3(b)可以看出：基于普通20nm厚AlN缓冲层衬底外延生长的3微米AlN外延薄膜表面存在台阶积聚现象，表面粗糙度均方根大于3nm，而基于磁控溅射AlxGa1- xN组分渐变缓冲层衬底外延生长的AlN薄膜表面粗糙度均方根仅为0.5nm，外延薄膜粗糙度得到大幅改进。
实施例2复合材料2(蓝宝石衬底-AlxGa1-xN缓冲层薄膜-GaN外延薄膜(即AlmGa1-mN中m为0的情况))
在蓝宝石衬底(直径为2英寸，厚度为400微米)上基于等离子辅助双靶磁控溅射系统分别沉积20nm和50nm总厚度的AlxGa1-xN叠层缓冲薄膜，衬底处x＝0，薄膜表面处x＝0.5。沉积过程中逐渐降低Ga靶材处等离子体密度，并同步逐渐增加Al靶材处等离子体密度，从而实现缓冲层薄膜Al组分从底部至上部逐渐增大。基于此PVD叠层缓冲薄膜，MOCVD生长高温GaN外延薄膜，生长温度1100摄氏度，V/III＝500(即反应气NH3和二乙基镓(TEG)的分子比例)，高温GaN总厚度2μm，得到复合材料2。
高分辨XRD摇摆曲线显示实施例2所得复合材料2中GaN薄膜的(002)和(102)半峰宽最低可达到133弧秒和203弧秒。光学显微镜显示，使用AlxGa1-xN缓冲层衬底的GaN外延片表面平整度好于使用MOCVD(原位缓冲层沉积AlN)衬底得到的GaN薄膜的平整度，且裂纹密度≤3cm-2
具体地，图4为基于MOCVD原位AlN缓冲层衬底和基于不同厚度的磁控溅射AlxGa1- xN衬底外延生长2微米GaN薄膜的(002)和(102)半峰宽对比图。
从图4可以看出：基于MOCVD原位AlN缓冲层衬底外延生长的GaN(002)晶面和(102)晶面的半峰宽分别为319弧秒和447弧秒，而基于磁控溅射AlxGa1-xN组分渐变缓冲层衬底外延生长的GaN薄膜，相应的半峰宽降低至145弧秒和264弧秒(20纳米缓冲层)或133弧秒和203弧秒(50纳米缓冲层)，体现了不同厚度AlxGa1-xN缓冲层薄膜对GaN晶体质量的改善。
图5为基于MOCVD原位AlN缓冲层衬底和基于50nm磁控溅射AlGaN衬底外延生长2微米GaN薄膜的光学显微镜表面形貌图，其中，图5(a)对应于基于MOCVD原位AlN缓冲层衬底，图5(b)对应于基于50nm磁控溅射AlGaN衬底。
从图5(a)和图5(b)可以看出：基于MOCVD原位AlN缓冲层衬底外延生长的GaN薄膜表面粗糙，生长模式趋向于三维形核，而基于磁控溅射AlxGa1-xN组分渐变缓冲层衬底外延生长的GaN薄膜表面平整，生长模式趋向于二维台阶生长。
实施例3复合材料3(蓝宝石衬底-AlxGa1-xN薄膜-Al0.6Ga0.4N外延薄膜)
在蓝宝石衬底(直径为4英寸，厚度为200微米)上基于MBE沉积30nm总厚度的AlxGa1-xN叠层缓冲薄膜，沉积温度800℃，衬底处x＝0，薄膜表面处x＝0.6。基于此PVD叠层缓冲薄膜，MOCVD生长高温Al0.6Ga0.4N外延薄膜(厚度为600nm)，生长温度1200摄氏度，V/III＝250(即反应气NH3和三甲基铝和二乙基镓的总和的分子比例)，得到复合材料3。
高分辨XRD摇摆曲线显示实施例3所得复合材料3中Al0.6Ga0.4N薄膜的(002)半峰宽为338弧秒，峰形对称。AFM显示实施例3所得复合材料3中Al0.6Ga0.4N薄膜的表面粗糙度均方根小于约0.36纳米，为原子级平滑表面。原子台阶清晰可见。
具体地，图6为基于30nm磁控溅射AlxGa1-xN衬底外延生长600nm Al0.6Ga0.4N外延薄膜的002摇摆曲线图(左图)以及AFM形貌图(右图)。
从图6可以看出：基于磁控溅射AlxGa1-xN组分渐变缓冲层衬底外延生长的AlGaN高分辨XRD峰形对称，半峰宽较低，原子力显微镜显示外延生长为原子台阶生长，表面平滑。
综上，相比于现有技术，本发明具有如下优异效果：
1)磁控溅射缓冲层与MOCVD外延层实现晶格匹配，大大降低外延薄膜位错密度；
2)基于梯度叠层缓冲层的热膨胀系数渐变分布，减少了MOCVD外延薄膜的应力累积，改善了薄膜表面形貌，降低表面裂纹密度；
3)可根据MOCVD外延薄膜的组分需求，灵活调控梯度叠层缓冲层的厚度和组分，实现外延薄膜晶体质量和表面形貌的平衡；
4)磁控溅射生长缓冲层薄膜，可直接外延生长外延薄膜(如AlN)而无需繁琐的升温、原位缓冲层沉积、退火等工艺，大大缩短LED芯片生产时间，提升产能，同时起到简化工艺，增大产品良率的作用。
各实施例中复合材料参数及薄膜性能总结于下表1：
表1
在本发明提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本发明的上述讲授内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

Claims (10)

1.一种复合材料，其特征在于，所述复合材料包含：
1)衬底，所述衬底为蓝宝石衬底；
2)缓冲层，所述缓冲层复合于所述衬底表面，且所述缓冲层具有梯度变化的组成AlxGa1-xN，其中，在与所述衬底结合处x＝x0且x0＝0-0.5，在远离所述衬底的所述缓冲层的表面处x＝x1且x1＝0.5－1；
3)外延薄膜，所述外延薄膜结合于所述缓冲层表面，且所述外延薄膜的组成为AlmGa1- mN，其中，m＝0-1。
2.如权利要求1所述的复合材料，其特征在于，所述缓冲层的厚度为10-500nm。
3.如权利要求1所述的复合材料，其特征在于，所述缓冲层中，x0＝0-0.4；和/或
x1＝0.6－1。
4.如权利要求1所述的复合材料，其特征在于，所述外延薄膜的厚度为10-10000nm。
5.如权利要求1所述的复合材料，其特征在于，在所述外延薄膜中，m＝0.2-1。
6.如权利要求1-5任一所述的复合材料，其特征在于，所述复合材料具有选自下组的一个或多个特征：
1)所述外延薄膜的螺位错密度≤2×108cm-2；
2)所述外延薄膜的刃位错密度≤5×109cm-2；
3)所述外延薄膜的表面裂纹密度≤100cm-2；
4)所述外延薄膜的表面粗糙度均方根≤1nm。
7.一种制备权利要求1-5任一所述复合材料的方法，其特征在于，所述方法包括如下步骤：
1)提供蓝宝石衬底；
2)在所述蓝宝石衬底表面制备组成梯度变化的缓冲层AlxGa1-xN，其中，在与所述衬底结合处x＝x0且x0＝0-0.5，在远离所述衬底的所述缓冲层的表面处x＝x1且x1＝0.5－1；
3)在所述缓冲层表面生长外延薄膜AlmGa1-mN，其中，m＝0-1，得到权利要求1-5任一所述复合材料。
8.如权利要求7所述的方法，其特征在于，所述梯度变化的缓冲层AlxGa1-xN是采用选自下组的方法制备的：磁控溅射、MOCVD、MBE；和/或
所述外延薄膜AlmGa1-mN是采用选自下组的方法制备的：MOCVD、MBE。
9.一种权利要求1所述复合材料的用途，其特征在于，用于制备光电器件或功率器件。
10.一种光电器件或功率器件，其特征在于，所述器件包含权利要求1所述复合材料。
CN201710245266.6A 2017-04-14 2017-04-14 一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法 Pending CN106920739A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710245266.6A CN106920739A (zh) 2017-04-14 2017-04-14 一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710245266.6A CN106920739A (zh) 2017-04-14 2017-04-14 一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法

Publications (1)

Publication Number Publication Date
CN106920739A true CN106920739A (zh) 2017-07-04

Family

ID=59568614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710245266.6A Pending CN106920739A (zh) 2017-04-14 2017-04-14 一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法

Country Status (1)

Country Link
CN (1) CN106920739A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029607A (ja) * 2017-08-03 2019-02-21 旭化成株式会社 紫外線発光素子及び紫外線照射モジュール

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032833A1 (en) * 2006-03-13 2009-02-05 Seoul Opto Device Co., Ltd. Light emitting diode having algan buffer layer and method of fabricating the same
CN102157654A (zh) * 2011-03-30 2011-08-17 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
KR20110130165A (ko) * 2010-05-27 2011-12-05 주식회사 엘지실트론 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
CN103594509A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN103806104A (zh) * 2014-02-19 2014-05-21 中国科学院半导体研究所 一种高Al组分AlGaN薄膜的制备方法
CN104409492A (zh) * 2014-11-05 2015-03-11 中国电子科技集团公司第十三研究所 氮极性GaN晶体管
CN104659164A (zh) * 2015-01-21 2015-05-27 西安神光皓瑞光电科技有限公司 一种使用两步法生长光电材料和器件的方法
CN104882522A (zh) * 2015-06-08 2015-09-02 中国科学院半导体研究所 无掺杂剂的AlGaN基紫外发光二极管及制备方法
CN105449066A (zh) * 2015-12-07 2016-03-30 南京理工大学 超晶格组分渐变缓冲层透射式AlGaN紫外光阴极及制备方法
CN105789281A (zh) * 2016-03-17 2016-07-20 石家庄学院 混合极性的GaN器件

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032833A1 (en) * 2006-03-13 2009-02-05 Seoul Opto Device Co., Ltd. Light emitting diode having algan buffer layer and method of fabricating the same
KR20110130165A (ko) * 2010-05-27 2011-12-05 주식회사 엘지실트론 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자
CN102157654A (zh) * 2011-03-30 2011-08-17 重庆大学 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
CN103594509A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN103806104A (zh) * 2014-02-19 2014-05-21 中国科学院半导体研究所 一种高Al组分AlGaN薄膜的制备方法
CN104409492A (zh) * 2014-11-05 2015-03-11 中国电子科技集团公司第十三研究所 氮极性GaN晶体管
CN104659164A (zh) * 2015-01-21 2015-05-27 西安神光皓瑞光电科技有限公司 一种使用两步法生长光电材料和器件的方法
CN104882522A (zh) * 2015-06-08 2015-09-02 中国科学院半导体研究所 无掺杂剂的AlGaN基紫外发光二极管及制备方法
CN105449066A (zh) * 2015-12-07 2016-03-30 南京理工大学 超晶格组分渐变缓冲层透射式AlGaN紫外光阴极及制备方法
CN105789281A (zh) * 2016-03-17 2016-07-20 石家庄学院 混合极性的GaN器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029607A (ja) * 2017-08-03 2019-02-21 旭化成株式会社 紫外線発光素子及び紫外線照射モジュール
JP6998146B2 (ja) 2017-08-03 2022-01-18 旭化成株式会社 紫外線発光素子及び紫外線照射モジュール

Similar Documents

Publication Publication Date Title
CN101515543B (zh) 在硅衬底上生长的氮化镓薄膜结构及其生长方法
CN108010995A (zh) 一种基于石墨烯蓝宝石衬底的高光效led芯片
CN101847578B (zh) 基于m面Al2O3衬底上半极性GaN的生长方法
CN103849853B (zh) 缓解mocvd工艺中硅衬底与氮化镓薄膜间应力的方法
CN109065438A (zh) AlN薄膜的制备方法
CN105489714A (zh) 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用
CN103123948A (zh) 低弯曲度硅基iii族氮化物外延片及生长方法
CN107083539A (zh) 一种AlN外延薄膜制备方法
CN105590839B (zh) 氮化物底层、发光二极管及底层制备方法
CN109524292A (zh) 一种在硅衬底上生长高质量氮化镓薄膜的方法
CN105161578A (zh) Si衬底上GaN薄膜的生长方法及复合GaN薄膜
CN105720088A (zh) 硅基氮化镓外延结构及其制造方法
He et al. Fast growth of crack-free thick AlN film on sputtered AlN/sapphire by introducing high-density nano-voids
CN115101639A (zh) InGaN基光电子器件的复合衬底及其制备方法和应用
CN111477534B (zh) 氮化铝模板及其制备方法
Su et al. Effect of initial condition on the quality of GaN film and AlGaN/GaN heterojunction grown on flat sapphire substrate with ex-situ sputtered AlN by MOCVD
CN116682910B (zh) 一种氮化镓外延片结构及其制备方法
JPH0760791B2 (ja) 化合物半導体基板
CN106920739A (zh) 一种基于梯度叠层缓冲层薄膜的外延生长AlmGa1‑mN的方法
CN108511322A (zh) 一种在二维石墨衬底上制备GaN薄膜的方法
CN102061519A (zh) Si衬底GaN基薄膜的生长方法
TWI698553B (zh) 氮化鋁陶瓷基板表面改質的方法
CN102651310B (zh) 利用多缓冲层制备宽禁带单晶薄膜及方法
CN108039321A (zh) 以SiC为衬底GaN基HEMT器件外延生长方法
Wuu et al. Influences of temperature ramping rate on GaN buffer layers and subsequent GaN overlayers grown by metalorganic chemical vapor deposition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170704