CN106919015A - 一种半导体器件制作光刻对准方法 - Google Patents

一种半导体器件制作光刻对准方法 Download PDF

Info

Publication number
CN106919015A
CN106919015A CN201510985299.5A CN201510985299A CN106919015A CN 106919015 A CN106919015 A CN 106919015A CN 201510985299 A CN201510985299 A CN 201510985299A CN 106919015 A CN106919015 A CN 106919015A
Authority
CN
China
Prior art keywords
alignment
mark
semiconductor devices
photoresist
mark substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510985299.5A
Other languages
English (en)
Other versions
CN106919015B (zh
Inventor
岳金亮
陈辉
宋里千
程银华
刘鹏飞
郭可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201510985299.5A priority Critical patent/CN106919015B/zh
Publication of CN106919015A publication Critical patent/CN106919015A/zh
Application granted granted Critical
Publication of CN106919015B publication Critical patent/CN106919015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种半导体器件制作光刻对准方法,用于半导体器件制作过程中,当工艺对准层或光刻对准标记不清晰,但基底层具有凹凸型台阶结构的光刻对准标记时对工艺对准层进行光刻对准。半导体器件制作光刻对准方法包括:在基底层上形成工艺对准层之后,对工艺对准层进行匀光刻胶之前,在工艺对准层上形成二次对准标记的步骤。本发明能够解决现有半导体器件制作工艺由于半导体器件制成结构复杂以致很多层在曝光时标记变得不清晰难以识别的技术问题,能优化具有台阶但难以识别的标记信号,而且实施步骤简单易行。

Description

一种半导体器件制作光刻对准方法
技术领域
本发明涉及半导体器件制作领域,尤其是涉及一种应用于半导体器件的光刻对准方法。
背景技术
在目前的IC(集成电路)制作过程中,一个完整的芯片通常都需要经过数十次以上的光刻,在如此多次的光刻工艺中,除了第一次光刻以外,其余层次的光刻在曝光前都要将该层次的图形与以前层次留下的图形进行对准。而由于半导体器件结构制程复杂,光刻工艺的次数过多,以致于很多层在曝光时对准标记变得不清晰而难以识别。由于半导体器件结构制程的复杂性,以及结构层、基底层的复杂性导致曝光对准标记外观形貌多变,难以识别,因此光刻曝光需要进行对准。对准的过程存在于上版和圆片曝光的过程中,其目的是将光刻版上的图形最大精度地覆盖至圆片上已存在的图形上。对准过程通常包括以图像方式读取圆片上的对位标记并对图像进行处理,从而检测对位标记的位置。它包括了以下几部分:光刻版对位系统、圆片对位系统(又包括LSA、FIA等)。以铝层为例,铝层镀膜厚微米级别以上会导致对准标记难以识别,从而影响对准效果。在铝层工艺中,高温溅射的铝在填充对位标记的台阶时,由于铝表面构造粗糙和铝对对位标记的填充不对称等原因,对位的精度往往要比其它层次差很多。铝表面的粗糙归因于金属晶粒太大,较大的铝结晶可以干扰到LSA对位标记的衍射作用,使识别信号无法跟噪音信号分开。铝工艺步骤中的阴影可导致对位标记的形貌变形,产生不对称的对位标记,不同的阴影会对对位产生不同的影响,于是出现随机的对位错误。这种对位错误在表现上常常是从圆片的中心按一定比例关系呈辐射状向圆片边缘形成的。LSA是Laser Step Alignment的缩写,它是一个暗场下的衍射光或散射光的侦测系统。对位激光光束相干性的特点,决定了这种对位系统的高灵敏度及高识别能力,它适合于大多数的层次。但在铝层,在结晶颗粒比较大的时候,精确性会受到限制。在EGA(增强全局对位)对位技术里,虽然这种结晶颗粒产生的随机错误的影响可随对位点的数量增加而得到一定的改善。但由于激光束的相干性是固有的,因此,对位标记的非对称性引起的对位错误在EGA中是得不到改善的。
现有技术中,在铝层上进行光刻的工艺主要有两种基本方式,一种方式主要包括:HMDS处理、匀胶对准曝光、显影等过程。另一种主要包括:HMDS(六甲基二硅胺)处理、预涂BARC(抗反射涂层)、匀胶、对准曝光、显影等过程。前一种方式适用于线宽较大的产品,而第二种方式采用涂抗反射层消除驻波效应,适用于线宽较小的产品。但是,这两种光刻工艺都没有考虑特殊器件需镀较厚铝层而导致曝光对准识别困难的因素。在现有技术中,铝层对准工艺主要包括如下步骤:
光刻对准分为两步,首先进行Search粗对准,然后进行EGA(增强全局对位)精对准,其标记以EGA对准方式的FIA标记为例,光刻对准标记1的结构如附图1所示,侧视图如附图2所示。在附图2中,在基底层2的上部形成氧化层后,通过薄膜光刻或刻蚀形成光刻对准标记1。
经过铝层淀积后半导体器件的表面变得平滑,LSA(Laser Step Alignment)标记难以识别,FIA标记也由于铝层的影响难以识别。如附图3所示为经过铝层淀积之后实际的光刻对准标记1的示意图,如附图4所示是经过铝层淀积后的半导体器件表面结构示意图,如附图5所示为机台对此标记进行识别的信号图。在附图3中,通过薄膜生长出金属层(工艺对准层3)。
目前,针对铝层识别困难的技术问题已有两种可行的技术方案。第一种方案是采用镀铝时对标记区域进行遮盖处理,另一种方案是将光刻胶涂覆一定的膜厚以增大标记的识别能力。但是,这两种技术方案的缺陷也是十分明显的,具体来说,两种方案不是工艺繁琐且需要特定的机台,就是需要改变原有的工艺条件。因此,这两种现有技术方案对满足大规模半导体器件制作工艺的要求来说都是不现实的。
发明内容
有鉴于此,本发明的目的在于提供一种半导体器件制作光刻对准方法,解决现有半导体器件制作工艺由于半导体器件制成结构复杂以致很多层在曝光时标记变得不清晰难以识别的技术问题。
为了实现上述发明目的,本发明具体提供了一种半导体器件制作光刻对准方法的技术实现方案,一种半导体器件制作光刻对准方法,所述方法用于半导体器件制作过程中,当工艺对准层或光刻对准标记不清晰,但基底层具有凹凸型台阶结构的光刻对准标记时对所述工艺对准层进行光刻对准。所述方法包括:在基底层上形成工艺对准层之后,对所述工艺对准层进行匀光刻胶之前,在所述工艺对准层上形成二次对准标记的步骤。
优选的,所述方法包括以下步骤:
S101:在所述工艺对准层的标记区域滴匀或淀积形成标记物质;
S102:去除部分的标记物质,使得只有标记区域的凹型区具有该标记物质,以形成所述二次对准标记;
S103:在前述步骤的基础上,对所述工艺对准层进行匀光刻胶处理;
S104:利用所述二次对准标记进行对准,再对所述光刻胶进行曝光。
优选的,在所述步骤S104之后进一步包括以下步骤:
S105:对所述光刻胶进行显影;
S106:进行该工艺对准层的常规工艺;
S107:进行半导体器件的标准工艺。
优选的,所述标记物质为液体物质,所述标记物质包括以下性质:
所述标记物质能挥发或能被显影液去除,但在所述光刻胶的覆盖下不能挥发,涂覆所述标记物质,经过调试使得只有所述标记区域的凹型区具有所述标记物质,以避免曝光对准时所述标记物质不能起到识别作用;
在显影后位于无光刻胶区域的所述标记物质能自动挥发掉或能被显影液去除,以避免影响所述光刻胶的解析图案和所述半导体器件的性能;
所述标记物质与所述工艺对准层之间具有足够的对比,使得机台能够识别所述标记物质。
优选的,所述标记物质为固体物质,所述标记物质包括以下性质:
通过采用所述标记物质镀膜能覆盖标记区域,通过刻蚀或化学机械抛光使得只有所述标记区域的凹型区具有所述标记物质;
所述标记物质与所述工艺对准层之间具有足够的对比,使得机台能够识别所述标记物质;
能通过包括刻蚀、去胶在内的工艺去除所述标记物质,以避免影响所述光刻胶的解析图案和所述半导体器件的性能。
优选的,当所述标记区域位于曝光区域,且所述标记物质为液体物质时,在步骤S104的对准过程中,所述二次对准标记起到优化对准作用,之后所述标记区域完全曝光、显影,在步骤S105的显影过程后无所述光刻胶覆盖,所述标记物质能通过显影过程去除,再进行步骤S106和步骤S107。
优选的,当所述标记区域位于非曝光区域,且所述标记物质为液体物质时,在步骤S104的对准过程中,所述二次对准标记起到优化对准作用,之后所述标记区域未曝光、显影,在步骤S105的显影过程后所述标记区域存在光刻胶,进行步骤S106后再去除所述标记区域的光刻胶,并去除所述标记物质,再进行步骤S107。
优选的,当所述标记区域位于曝光区域,且所述标记物质为固体物质时,在步骤S104的对准过程中,所述二次对准标记起到优化对准作用,之后所述标记区域完全曝光、显影,在步骤S105的显影过程后无所述光刻胶覆盖,去除所述标记物质,再进行步骤S106和步骤S107。
优选的,当所述标记区域位于非曝光区域,且所述标记物质为固体物质时,在步骤S104的对准过程中,所述二次对准标记起到优化对准作用,之后所述标记区域未曝光、显影,在步骤S105的显影过程后所述标记区域存在光刻胶,进行步骤S106后再去除所述标记区域的光刻胶,并去除所述标记物质,再进行步骤S107。
优选的,所述步骤S106中的半导体器件常规工艺进一步包括离子注入工艺或刻蚀工艺。
优选的,所述对准方法应用于半导体器件光刻FIA对准。
优选的,所述二次对准标记能起到FIA标记识别的作用。
优选的,所述工艺对准层为金属层。
优选的,所述工艺对准层为铝层。
通过实施上述本发明提供的半导体器件制作光刻对准方法的技术方案,具有如下有益效果:
(1)本发明半导体器件制作光刻对准方法能够优化具有台阶,但难以识别的光刻对准标记信号,使得机台对光刻对准标记的识别率大幅提高;
(2)本发明半导体器件制作光刻对准方法的实施过程非常简单,只需要在匀光刻胶之前进行预处理即可,能够很好地满足大规模半导体器件制作工艺的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1是现有技术中半导体器件制作光刻对准标记的结构示意俯视图;
图2是现有技术中半导体器件制作光刻对准标记的结构示意侧视图;
图3是现有技术中经过铝层淀积后的半导体器件制作光刻对准标记的结构示意侧视图;
图4是现有技术中经过铝层淀积后的半导体器件表面结构示意俯视图;
图5是对现有技术中经过铝层淀积后机台对半导体器件制作光刻对准标记进行识别的信号示意图;
图6是本发明半导体器件制作光刻对准方法中形成的二次对准标记结构示意侧视图;
图7是本发明半导体器件制作光刻对准方法一种具体实施方式中标记物质滴匀或淀积步骤的过程示意图;
图8是本发明半导体器件制作光刻对准方法一种具体实施方式中二次对准标记形成步骤的过程示意图;
图9是本发明半导体器件制作光刻对准方法一种具体实施方式中匀光刻胶步骤的过程示意图;
图10是本发明半导体器件制作光刻对准方法一种具体实施方式中曝光、显影后半导体器件的局部结构示意图;
图11是本发明半导体器件制作光刻对准方法一种具体实施方式中标记物质去除后半导体器件的局部结构示意图;
图12是本发明半导体器件制作光刻对准方法另一种具体实施方式中曝光、显影后半导体器件的局部结构示意图;
图13是本发明半导体器件制作光刻对准方法一种具体实施方式中去除标记区域的光刻胶后半导体器件的局部结构示意图;
图14是本发明半导体器件制作光刻对准方法一种具体实施方式中标记物质去除后半导体器件的局部结构示意图;
图中:1-光刻对准标记,2-基底层,3-工艺对准层,4-二次对准标记,5-标记物质,6-光刻胶。
具体实施方式
为了引用和清楚起见,将下文中使用的技术名词、简写或缩写记载如下:
FIA:Field Image Alignment,场像对准的缩写,FIA采用宽频非相干的光源照明、明场成像;
LSA:Laser Step Alignment,激光步进对准的缩写;
LIA:Laser Interference Alignment,激光干涉对准的缩写;
CMP:Chemical Mechanical Polishing,化学机械抛光,一种表面平坦化工艺,简称磨平。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
如附图6至附图14所示,给出了本发明半导体器件制作光刻对准方法的具体实施例,下面结合附图和具体实施例对本发明作进一步说明。
在半导体器件工艺制程中,光刻曝光通常都需要进行对准,由于半导体器件结构制程复杂以致于很多层在曝光时光刻对准标记1变得不清晰而难以识别。本发明具体实施例描述的技术方案能够优化标记模糊不清晰,但是具有台阶的光刻对准标记1。在本发明具体实施例中,每一次光刻均需要进行标记物质5的滴匀或淀积,该标记物质5是进行辅助定位的特殊标记,在光刻对准工艺完成后再进行去除。
如附图6所示,本发明具体实施例中的光刻对准标记1是一种增强型二次对准标记,本发明具体实施例以在基底层2上形成铝层的工艺为例进行介绍,此时铝层即为工艺对准层3。工艺对准层3形成于基底层2之上,而光刻对准标记1只位于工艺对准层3的标记区域的凹型区。下一次光刻对准过程如果信号不好依旧可以使用该方案,只需要光刻对准标记1具有台阶结构即可。一种半导体器件制作光刻对准方法的具体实施例,半导体器件制作光刻对准方法用于半导体器件制作过程中,当工艺对准层3或光刻对准标记1不清晰,但基底层2具有凹凸型台阶结构的光刻对准标记1时对工艺对准层3进行光刻对准。光刻对准方法包括:在基底层2上形成工艺对准层3之后,对工艺对准层3进行匀光刻胶6之前,在工艺对准层3上形成二次对准标记4的步骤。
本发明上述具体实施例描述的半导体器件制作光刻对准方法对于具有台阶差的对准标记,提供了一种优化光刻对准的技术方案。该方法具体是在基底层镀铝工艺后,以及光刻胶6匀胶工艺前进行一种物质(即标记物质5)的预淀积或滴匀以形成二次对准标记4,能在不改变其他工艺条件的前提仅在匀胶前进行预处理形成二次对准标记4即可实现优化对准的目的。
本发明具体实施例以在基底层2上形成金属铝层(工艺对准层3)的工艺,并以正性光刻胶为例进行介绍。在下述实施例1-4中,标记物质5可以为液体状态或固体状态,且具有以下液体状态或固体状态的性质均可。
当标记物质5为液体物质时,标记物质5包括以下性质:
A1:标记物质5能挥发或能被显影液去除,但在光刻胶6的覆盖下不能挥发,涂覆标记物质5,经过调试使得只有标记区域的凹型区具有标记物质5,以避免曝光对准时标记物质5不能起到识别作用;
B1:在显影后位于无光刻胶6区域的标记物质5能自动挥发掉或能被显影液去除,以避免影响光刻胶6的解析图案和半导体器件的性能;
C1:标记物质5与工艺对准层3之间具有足够的对比(包括色差的区别,以及对比度的区别等),使得机台能够识别该标记物质5。
当标记物质5为固体物质时,标记物质5包括以下性质:
A2:通过采用标记物质5镀膜能覆盖标记区域,通过刻蚀或化学机械抛光使得只有标记区域的凹型区具有标记物质5;
B2:标记物质5与工艺对准层3之间具有足够的对比,使得机台能够识别该标记物质5;
C2:能通过包括刻蚀、去胶在内的工艺去除标记物质5,以避免影响光刻胶6的解析图案和半导体器件的性能。
实施例1:
如附图7至附图11所示,一种半导体器件制作光刻对准方法的具体实施例,当标记区域位于曝光区域,且标记物质5为液体物质时,光刻对准方法包括以下步骤:
S1001:在基底层2的上部形成氧化层后,通过薄膜光刻或刻蚀形成光刻对准标记1,如附图2所示;
S1002:通过薄膜生长出金属层(工艺对准层3),如附图3所示;
S101:在工艺对准层3的标记区域滴匀或淀积形成标记物质5,如附图7所示;标记物质5采用负性光刻胶添加色素,使得标记物质5与工艺对准层3之间形成对比,负性光刻胶的曝光波长不同于正性光刻胶的曝光波长;
S102:去除部分的标记物质5,使得只有标记区域的凹型区具有该标记物质5,以形成二次对准标记4,如附图8所示;
S103:在前述步骤的基础上,对工艺对准层3进行匀光刻胶6处理,如附图9所示;
S104:利用二次对准标记4对工艺对准层3和掩膜版之间的位置进行对准,再通过掩膜版对光刻胶6进行曝光,如附图10所示;在该对准过程中,二次对准标记4起到优化对准作用,之后标记区域完全曝光、显影;
S105:对光刻胶6进行显影,如附图11所示,在显影过程后无光刻胶6覆盖,标记物质5能通过显影过程(通过与正性光刻胶显影过程相同或不同的显影液)去除;当标记物质5采用可挥发性物质时,标记物质5在显影过程中自动挥发掉。
S106:进行该工艺对准层3的常规工艺,该常规工艺进一步包括但不限于离子注入、刻蚀等工艺;
S107:进行半导体器件的标准工艺,该标准工艺包括其它工艺层的制作工艺。
实施例2:
当标记区域位于非曝光区域,且标记物质5为液体物质时,光刻对准方法包括以下步骤:
S1001:在基底层2的上部形成氧化层后,通过薄膜光刻或刻蚀形成光刻对准标记1,如附图2所示;
S1002:通过薄膜生长出金属层(工艺对准层3),如附图3所示;
S101:在工艺对准层3的标记区域滴匀或淀积形成标记物质5,如附图7所示;标记物质5采用负性光刻胶添加色素,使得标记物质5与工艺对准层3之间形成对比,负性光刻胶的曝光波长不同于正性光刻胶的曝光波长;
S102:去除部分的标记物质5,使得只有标记区域的凹型区具有该标记物质5,以形成二次对准标记4,如附图8所示;
S103:在前述步骤的基础上,对工艺对准层3进行匀光刻胶6处理,如附图9所示;
S104:利用二次对准标记4进行对准,再对光刻胶6进行曝光,如附图12所示;在该对准过程中,二次对准标记4起到优化对准作用,之后标记区域未曝光、显影;
S105:对光刻胶6进行显影,在显影过程后标记区域存在光刻胶6;
S106:进行该工艺对准层3的常规工艺,再去除标记区域的光刻胶6,如附图13所示,该常规工艺包括离子注入工艺或刻蚀工艺;
S107:去除光刻胶6后,去除标记物质5,如附图14所示,再进行半导体器件的标准工艺,该标准工艺包括其它工艺层的制作工艺。去除光刻胶6的方法可以采用刻蚀工艺,此时标记物质5一同被去除。当标记物质5采用可挥发性物质时,标记物质5在光刻胶6去除后自动挥发掉。
实施例3:
当标记区域位于曝光区域,且标记物质5为固体物质时,光刻对准方法包括以下步骤:
S1001:在基底层2的上部形成氧化层后,通过薄膜光刻或刻蚀形成光刻对准标记1,如附图2所示;
S1002:通过薄膜生长出金属层(工艺对准层3),如附图3所示;
S101:在工艺对准层3的标记区域滴匀或淀积形成标记物质5,如附图7所示;标记物质5采用POLY(多晶硅)或SIPOS(半绝缘多晶硅);
S102:去除部分的标记物质5,使得只有标记区域的凹型区具有该标记物质5,以形成二次对准标记4,如附图8所示;
S103:在前述步骤的基础上,对工艺对准层3进行匀光刻胶6处理,如附图9所示;
S104:利用二次对准标记4进行对准,再对光刻胶6进行曝光,如附图10所示;在该对准过程中,二次对准标记4起到优化对准作用,之后标记区域完全曝光、显影;
S105:对光刻胶6进行显影,如附图11所示,在显影过程后无光刻胶6覆盖,仅存在标记物质5,采用包括刻蚀在内的工艺去除该标记物质5;
S106:进行该工艺对准层3的常规工艺,该常规工艺包括离子注入工艺或刻蚀工艺;
S107:进行半导体器件的标准工艺,该标准工艺包括其它工艺层的制作工艺。
实施例4:
当标记区域位于非曝光区域,且标记物质5为固体物质时,光刻对准方法包括以下步骤:
S1001:在基底层2的上部形成氧化层后,通过薄膜光刻或刻蚀形成光刻对准标记1,如附图2所示;
S1002:通过薄膜生长出金属层(工艺对准层3),如附图3所示;
S101:在工艺对准层3的标记区域滴匀或淀积形成标记物质5,如附图7所示;标记物质5采用POLY(多晶硅)或SIPOS(半绝缘多晶硅);
S102:去除部分的标记物质5,使得只有标记区域的凹型区具有该标记物质5,以形成二次对准标记4,如附图8所示;
S103:在前述步骤的基础上,对工艺对准层3进行匀光刻胶6处理,如附图9所示;
S104:利用二次对准标记4进行对准,再对光刻胶6进行曝光,如附图12所示;在该对准过程中,二次对准标记4起到优化对准作用,之后标记区域未曝光、显影;
S105:对光刻胶6进行显影,在显影过程后标记区域存在光刻胶6;
S106:进行该工艺对准层3的常规工艺,再去除标记区域的光刻胶6,如附图13所示,该常规工艺包括离子注入工艺或刻蚀工艺;
S107:去除光刻胶6后,采用包括刻蚀在内的工艺去除该标记物质5,如附图14所示,再进行半导体器件的标准工艺,该标准工艺包括其它工艺层的制作工艺。
其中,如附图7中A区所示,为标记区域。
如附图12中B区所示,为曝光区域。
如附图10、11、13和14中C区所示,为显影区域。
在上述实施例3和4中,标记物质5以固体形式存在的方式也包括液体或气体等进行固化的形式。
上述本发明具体实施例描述的光刻对准方法应用于半导体器件光刻FIA对准,此时二次对准标记4能起到FIA标记识别的作用,本发明具体实施例描述的方法也可以分别应用于LSA和LIA识别,以增强对光刻对准标记1的识别。上述具体实施例中描述的工艺对准层3进一步为金属层,作为本发明一种典型的具体实施例,工艺对准层3进一步为铝层。然而需要说明的是,本发明具体实施例描述的半导体器件制作光刻对准方法不限对准工艺层3标记区域的具体材质,只需要满足光刻对准标记1具有台阶差即可。其他工艺对准层3或者光刻对准标记1不清晰但具有凹凸形台阶结构,其优化的原理与上述具体实施例描述的铝层对准方案原理一致。本发明具体实施例描述的技术方案不但能够提高对金属层光刻对准标记的识别精度,也可以提高其他有台阶结构的工艺对准层3的对准精度。
通过实施本发明具体实施例描述的半导体器件制作光刻对准方法的技术方案,能够产生如下技术效果:
(1)本发明具体实施例描述的半导体器件制作光刻对准方法能够优化具有台阶,但难以识别的光刻对准标记信号,使得机台对光刻对准标记的识别率大幅提高;
(2)本发明具体实施例描述的半导体器件制作光刻对准方法的实施过程非常简单,只需要在匀光刻胶之前进行预处理即可,能够很好地满足大规模半导体器件制作工艺的要求。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭示如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明的精神实质和技术方案的情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰,均仍属于本发明技术方案保护的范围。

Claims (14)

1.一种半导体器件制作光刻对准方法,其特征在于,所述方法用于半导体器件制作过程中,当工艺对准层(3)或光刻对准标记(1)不清晰,但基底层(2)具有凹凸型台阶结构的光刻对准标记(1)时对所述工艺对准层(3)进行光刻对准,所述方法包括:在基底层(2)上形成工艺对准层(3)之后,对所述工艺对准层(3)进行匀光刻胶(6)之前,在所述工艺对准层(3)上形成二次对准标记(4)的步骤。
2.根据权利要求1所述的半导体器件制作光刻对准方法,其特征在于,所述方法包括以下步骤:
S101:在所述工艺对准层(3)的标记区域滴匀或淀积形成标记物质(5);
S102:去除部分的标记物质(5),使得只有标记区域的凹型区具有该标记物质(5),以形成所述二次对准标记(4);
S103:在前述步骤的基础上,对所述工艺对准层(3)进行匀光刻胶(6)处理;
S104:利用所述二次对准标记(4)进行对准,再对所述光刻胶(6)进行曝光。
3.根据权利要求2所述的半导体器件制作光刻对准方法,其特征在于,在所述步骤S104之后进一步包括以下步骤:
S105:对所述光刻胶(6)进行显影;
S106:进行该工艺对准层(3)的常规工艺;
S107:进行半导体器件的标准工艺。
4.根据权利要求3所述的半导体器件制作光刻对准方法,其特征在于,所述标记物质(5)为液体物质,所述标记物质(5)包括以下性质:
所述标记物质(5)能挥发或能被显影液去除,但在所述光刻胶(6)的覆盖下不能挥发,涂覆所述标记物质(5),经过调试使得只有所述标记区域的凹型区具有所述标记物质(5),以避免曝光对准时所述标记物质(5)不能起到识别作用;
在显影后位于无光刻胶(6)区域的所述标记物质(5)能自动挥发掉或能被显影液去除,以避免影响所述光刻胶(6)的解析图案和所述半导体器件的性能;
所述标记物质(5)与所述工艺对准层(3)之间具有足够的对比,使得机台能够识别所述标记物质(5)。
5.根据权利要求3所述的半导体器件制作光刻对准方法,其特征在于,所述标记物质(5)为固体物质,所述标记物质(5)包括以下性质:
通过采用所述标记物质(5)镀膜能覆盖标记区域,通过刻蚀或化学机械抛光使得只有所述标记区域的凹型区具有所述标记物质(5);
所述标记物质(5)与所述工艺对准层(3)之间具有足够的对比,使得机台能够识别所述标记物质(5);
能通过包括刻蚀、去胶在内的工艺去除所述标记物质(5),以避免影响所述光刻胶(6)的解析图案和所述半导体器件的性能。
6.根据权利要求4所述的半导体器件制作光刻对准方法,其特征在于:当所述标记区域位于曝光区域,且所述标记物质(5)为液体物质时,在步骤S104的对准过程中,所述二次对准标记(4)起到优化对准作用,之后所述标记区域完全曝光、显影,在步骤S105的显影过程后无所述光刻胶(6)覆盖,所述标记物质(5)能通过显影过程去除,再进行步骤S106和步骤S107。
7.根据权利要求4所述的半导体器件制作光刻对准方法,其特征在于:当所述标记区域位于非曝光区域,且所述标记物质(5)为液体物质时,在步骤S104的对准过程中,所述二次对准标记(4)起到优化对准作用,之后所述标记区域未曝光、显影,在步骤S105的显影过程后所述标记区域存在光刻胶(6),进行步骤S106后再去除所述标记区域的光刻胶(6),并去除所述标记物质(5),再进行步骤S107。
8.根据权利要求5所述的半导体器件制作光刻对准方法,其特征在于:当所述标记区域位于曝光区域,且所述标记物质(5)为固体物质时,在步骤S104的对准过程中,所述二次对准标记(4)起到优化对准作用,之后所述标记区域完全曝光、显影,在步骤S105的显影过程后无所述光刻胶(6)覆盖,去除所述标记物质(5),再进行步骤S106和步骤S107。
9.根据权利要求5所述的半导体器件制作光刻对准方法,其特征在于:当所述标记区域位于非曝光区域,且所述标记物质(5)为固体物质时,在步骤S104的对准过程中,所述二次对准标记(4)起到优化对准作用,之后所述标记区域未曝光、显影,在步骤S105的显影过程后所述标记区域存在光刻胶(6),进行步骤S106后再去除所述标记区域的光刻胶(6),并去除所述标记物质(5),再进行步骤S107。
10.根据权利要求2至9中任一项所述的半导体器件制作光刻对准方法,其特征在于:所述步骤S106中的半导体器件常规工艺进一步包括离子注入工艺或刻蚀工艺。
11.根据权利要求10所述的半导体器件制作光刻对准方法,其特征在于:所述对准方法应用于半导体器件光刻FIA对准。
12.根据权利要求1至9或11中任一项所述的半导体器件制作光刻对准方法,其特征在于:所述二次对准标记(4)能起到FIA标记识别的作用。
13.根据权利要求12所述的半导体器件制作光刻对准方法,其特征在于:所述工艺对准层(3)为金属层。
14.根据权利要求12所述的半导体器件制作光刻对准方法,其特征在于:所述工艺对准层(3)为铝层。
CN201510985299.5A 2015-12-25 2015-12-25 一种半导体器件制作光刻对准方法 Active CN106919015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510985299.5A CN106919015B (zh) 2015-12-25 2015-12-25 一种半导体器件制作光刻对准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510985299.5A CN106919015B (zh) 2015-12-25 2015-12-25 一种半导体器件制作光刻对准方法

Publications (2)

Publication Number Publication Date
CN106919015A true CN106919015A (zh) 2017-07-04
CN106919015B CN106919015B (zh) 2018-08-14

Family

ID=59459975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510985299.5A Active CN106919015B (zh) 2015-12-25 2015-12-25 一种半导体器件制作光刻对准方法

Country Status (1)

Country Link
CN (1) CN106919015B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034263A (zh) * 2006-03-08 2007-09-12 Asml荷兰有限公司 增强光刻对准的系统和方法
KR20080019922A (ko) * 2006-08-29 2008-03-05 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR20080070215A (ko) * 2007-01-25 2008-07-30 삼성전자주식회사 정렬 마크 및 이의 제조 방법
KR20090001078A (ko) * 2007-06-29 2009-01-08 주식회사 하이닉스반도체 반도체 소자의 얼라인먼트 키 형성 방법
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN101587824A (zh) * 2008-05-21 2009-11-25 北大方正集团有限公司 套准标记及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034263A (zh) * 2006-03-08 2007-09-12 Asml荷兰有限公司 增强光刻对准的系统和方法
KR20080019922A (ko) * 2006-08-29 2008-03-05 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR20080070215A (ko) * 2007-01-25 2008-07-30 삼성전자주식회사 정렬 마크 및 이의 제조 방법
KR20090001078A (ko) * 2007-06-29 2009-01-08 주식회사 하이닉스반도체 반도체 소자의 얼라인먼트 키 형성 방법
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
CN101587824A (zh) * 2008-05-21 2009-11-25 北大方正集团有限公司 套准标记及其制造方法

Also Published As

Publication number Publication date
CN106919015B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US20160154298A1 (en) Reflective Lithography Masks and Systems and Methods
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
JP2000331928A (ja) リソグラフ方法
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
JP4761934B2 (ja) アライメントマーク付き半導体基板及びアライメントマークの製造方法
CN106919015A (zh) 一种半导体器件制作光刻对准方法
CN107643651B (zh) 一种光刻辅助图形的设计方法
TW201027283A (en) Method for wafer alignment
US11635679B1 (en) Alternating phase shift mask
KR100855851B1 (ko) 반도체 소자 및 그 제조 방법
KR100366615B1 (ko) 케미컬 공급노즐을 구비한 스피너장비, 이를 이용한 패턴형성방법 및 식각 방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR20060071228A (ko) 반도체 소자의 패턴 및 그 형성방법
TW201502694A (zh) 使基板缺陷減到最少的雙遮罩光微影方法
CN113721431A (zh) 一种晶圆曝光方法
US6784070B2 (en) Intra-cell mask alignment for improved overlay
US7482110B2 (en) Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer
KR100889334B1 (ko) 반도체 소자의 오버레이 버니어 형성방법
US8472005B2 (en) Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication
US10331036B2 (en) Exposure mask, exposure apparatus and method for calibrating an exposure apparatus
KR0146243B1 (ko) 노광마스크 및 그 제조방법
JP2014232809A (ja) ウェーハ欠陥補正方法、及び半導体製造装置
US9366969B2 (en) Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication
JPS61256635A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201019

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.