CN106910734B - 一种FinFET器件的自加热测量结构及测量方法、电子装置 - Google Patents

一种FinFET器件的自加热测量结构及测量方法、电子装置 Download PDF

Info

Publication number
CN106910734B
CN106910734B CN201510974176.1A CN201510974176A CN106910734B CN 106910734 B CN106910734 B CN 106910734B CN 201510974176 A CN201510974176 A CN 201510974176A CN 106910734 B CN106910734 B CN 106910734B
Authority
CN
China
Prior art keywords
thermal change
resistance layer
finfet
change resistance
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510974176.1A
Other languages
English (en)
Other versions
CN106910734A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510974176.1A priority Critical patent/CN106910734B/zh
Publication of CN106910734A publication Critical patent/CN106910734A/zh
Application granted granted Critical
Publication of CN106910734B publication Critical patent/CN106910734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及一种FinFET器件自加热测量结构及测量方法、电子装置。所述方法包括：步骤S1：断开所述FinFET器件，以使所述栅极处于断路状态，测量所述热变阻层的电阻值R0；步骤S2：打开所述FinFET器件，以使所述栅极处于导通状态，并测量所述热变阻层的电阻值R；步骤S3：根据所述热变阻层电阻的升高以及电阻温度系数α计算所述热变阻层升高后的温度。本发明在所述测量结构中通过在所述栅极之间设置虚拟栅极并且在所述栅极阵列的上方设置若干通过导热材料与所述虚拟栅极相连接若干行热变阻层，所述栅极散出的热量通过所述虚拟栅极传递至所述热变阻层上，所述热变阻层在温度变化后电阻也会发生变化，通过对热变阻层电阻的测量实现对所述FinFET器件中自加热的检测。

Description

一种FinFET器件的自加热测量结构及测量方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种FinFET器件自加热测量结构及测量方法、电子装置。
背景技术
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
随着半导体器件尺寸的不断缩小，3D器件面临很多挑战，其中由于所述鳍片的狭窄结构导致鳍片具有很差的散热性能，引起FinFET器件严重的自加热效应，所述加热效应严重的影响了器件的性能，由于器件性能的降低以及电荷载体诱导的晶格振动(chargecarrier induced lattice vibrations)，所述加热效应使器件温度升高、驱动电流减小，但是对于FinFET器件来说自加热效应很难检测。
因此，为了解决目前存在的上述各种问题，需要对自加热测试结构和方法进行改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种FinFET器件的自加热测量结构，包括：
半导体衬底；
若干行鳍片，位于所述半导体衬底上；
栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列包括若干间隔交替设置的栅极和虚拟栅极；
若干行热变阻层，位于所述栅极阵列的上方并且通过导热材料与所述虚拟栅极相连接。
可选地，所述热变阻层的延伸方向与所述鳍片的延伸方向平行。
可选地，所述热变阻层设置于相邻所述鳍片之间间隙的上方。
可选地，所述热变阻层选用金属层。
可选地，所述热变阻层通过金属通孔与所述虚拟栅极相连接。
可选地，所述栅极和所述虚拟栅极之间还设置有接触孔。
本发明还提供了一种基于上述测量结构的测量方法，包括：
步骤S1：断开所述FinFET器件，以使所述栅极处于断路状态，测量所述热变阻层的电阻值R0；
步骤S2：打开所述FinFET器件，以使所述栅极处于导通状态，并测量所述热变阻层的电阻值R；
步骤S3：根据所述热变阻层电阻的升高以及电阻温度系数α计算所述热变阻层升高后的温度。
可选地，在所述步骤S3中还进一步包括根据所述热变阻层升高后的温度评估所述FinFET器件的自加热情况。
可选地，在所述步骤S3中，根据R＝R0[1+α(T-T0)]计算所述热变阻层升高的温度，其中，所述T0为断开所述FinFET器件时所述热变阻层的温度，所述T为打开所述FinFET器件时所述热变阻层的温度。
本发明还提供了一种电子装置，包括上述的FinFET器件中自加热的测量结构。
本发明为了解决现有技术中存在的问题，提供了一种FinFET器件的自加热测量结构，在所述测量结构中通过在所述栅极之间设置虚拟栅极并且在所述栅极阵列的上方设置若干通过导热材料与所述虚拟栅极相连接若干行热变阻层，所述栅极散出的热量通过所述虚拟栅极传递至所述热变阻层上，所述热变阻层在温度变化后电阻也会发生变化，通过对热变阻层电阻的测量实现对所述FinFET器件中自加热的检测。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明的实施方式中所述FinFET器件中自加热测量结构的示意图；
图2为本发明的实施方式中所述FinFET器件中自加热测量结构沿A-A1的剖面示意图；
图3为本发明的实施方式中所述FinFET器件中自加热测量结构沿B-B1的剖面示意图；
图4为本发明的实施方式中FinFET器件中自加热的测量方法流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果 附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种FinFET器件中自加热的测量结构，下面结合附图对所述测量结构做进一步的说明，其中图1为本发明的实施方式中所述FinFET器件中自加热测量结构的示意图；图2为本发明的实施方式中所述FinFET器件中自加热测量结构沿A-A1的剖面示意图；图3为本发明的实施方式中所述FinFET器件中自加热测量结构沿B-B1的剖面示意图。
如图1-3所示，所述自加热测量结构包括：
半导体衬底；
若干行鳍片101，位于所述半导体衬底上；
栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列包括若干间隔交替设置的栅极103和虚拟栅极104；
若干行热变阻层102，位于所述栅极阵列的上方并且通过导热材料105与所述虚拟栅极相连接。
其中，所述半导体衬底(图中未示出)，可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地，在本发明的具体实施方式中，所述半导体衬底为P型半导体衬底，并在所述P型半导体衬底中形成N阱，例如在所述半导体衬底中轻掺杂N型杂质，例如P、As，以在P型衬底上扩散N型区，形成所述N阱区。
其中，所述鳍片101位于所述半导体衬底上，具体的形成方法包括：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以形成鳍片结构。
所述若干鳍片101包括若干行，并且所述若干行可以平行设置，如图1所示。
可选地，在所述半导体衬底上还形成可以有隔离材料层，所述隔离材料层填充所述鳍片周围的间隙并且部分覆盖所述鳍片101的底部，以形成目标高度的鳍片。
具体地，所述沉积隔离材料层的形成方法可以包括：沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。然后回蚀刻所述隔离材料层，至所述鳍片的目标高度。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。
其中，所述栅极阵列，位于所述鳍片上方并且环绕所述鳍片，在纵向上所述栅极阵列环绕并完全覆盖所述鳍片，在横向上，所述栅极阵列的两侧仍露出鳍片的两端。
其中，所述栅极阵列至少包括依次间隔交替设置的栅极103和虚拟栅极104，其中，所述栅极和虚拟栅极104的数目并不局限于一数值范围，可以根据需要选择。
其中，所述栅极阵列中的栅极103可以选用本领域常用的半导体材料，例如可以选用硅、多晶硅等，此外所述栅极103还可以选用金属栅极，并不局限于某一种，在此不再一一列举。
其中，所述虚拟栅极104在所述测试结构中的作用为传递所述栅极103散发的热量，例如将所述热量传递至所述热变阻层102，如图2-3所示，因此所述虚拟栅极104可以选用传热性能较好的材料，例如可以选用多晶硅或者金属栅极等。
进一步，在所述栅极结构的两侧还形成有源漏(图中未示出)，其中所述源漏可以为抬升源漏。
其中，在所述NMOS结构中所述抬升源漏可以选用拉应力材料层，例如可以选用SiC等材料，以改进电子性能，但是并不局限于所述材料。或者在所述PMOS结构中所述抬升源漏可以选用SiGe等材料，以改进电子性能，但是并不局限于所述材料。
以NMOS为例进行说明，在所述NMOS栅极两侧的所述隔离材料层中形成第一凹槽，可选地，所述第一凹槽为“∑”形凹槽，在该步骤中可以选用干法蚀刻所述NMOS源漏区，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
接着，在所述第一凹槽中外延生长第一应力层，以形成NMOS源漏。
所述第一应力层可以选用SiC层，可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种形成所述第二应力层。
其中，所述源漏位于所述栅极结构的两侧。
可选地，在所述栅极阵列中每一列所述栅极103和每一列虚拟栅极104之间还可以形成有一列接触孔106，所述接触孔106可以选用常用的导电材料，以和所述抬升源漏形成电连接，例如可以选用接触电阻较小的金属材料，比如可以选择铜、铝等。
所述接触孔106的形成方法可以包括：蚀刻覆盖所述鳍片和抬升源漏的第二层间介质层，形成接触孔开口，具体地，在本发明中蚀刻所述第二层间介质层，露出所述栅极两侧的源漏，然后采用导电材料填充所述接触孔开口，形成接触孔，与栅极两侧的源漏以及多晶硅栅极形成电连接，具体地，所述导电材料可以选择铜、铝等常用导电材料，填充完所述接触孔后接着执行一化学机械平坦化步骤。
在本发明中所述热变阻层102选用温度变化时电阻变化较敏感的材料，以准确地对自加热情况进行检测。
可选地，所述热变阻层选用金属层。
为了更好地传递热量，所述热变阻层102通过金属通孔与所述虚拟栅极相连接，如图2所示。
进一步，所述热变阻层102的延伸方向可以与所述鳍片101的延伸方向平行。
进一步，所述热变阻层设置于所述鳍片的上方并且与所述鳍片交错设置，即所述热变阻层位于所述鳍片之间的间隔的上方，如图1所示。
本发明为了解决现有技术中存在的问题，提供了一种FinFET器件的自加热测量结构，在所述测量结构中通过在所述栅极之间设置虚拟栅极并且在所述栅极阵列的上方设置若干通过导热材料与所述虚拟栅极相连接若干行热变阻层，所述栅极散出的热量通过所述虚拟栅极传递至所述热变阻层上，所述热变阻层在温度变化后电阻也会发生变化，通过对热变阻层电阻的测量实现对所述FinFET器件中自加热的检测。
实施例二
本发明为了解决现有技术中存在的问题，提供了一种FinFET器件中电阻的测量方法，包括：
步骤S1：断开所述FinFET器件，以使所述栅极处于断路状态，测量所述热变阻层的电阻值R0；
步骤S2：打开所述FinFET器件，以使所述栅极处于导通状态，此时所述栅极会发出热量，并且所述热量沿所述虚拟栅极传至所述热变阻层，如图2-3所示，所述热变阻层的电阻发生变化，并测量所述热变阻层的电阻值R；
步骤S3：根据所述热变阻层电阻的升高以及电阻温度系数α计算所述热变阻层升高后的温度。
可选地，在所述步骤S3中还进一步包括根据所述热变阻层升高后的温度评估所述FinFET器件的自加热情况。
可选地，在所述步骤S3中，根据R＝R0[1+α(T-T0)]计算所述热变阻层升高的温度，其中，所述T0为断开所述FinFET器件时所述热变阻层的温度，所述T为打开所述FinFET器件时所述热变阻层的温度。
在所述测量结构中通过在所述栅极之间设置虚拟栅极并且在所述栅极阵列的上方设置若干通过导热材料与所述虚拟栅极相连接若干行热变阻层，所述栅极散出的热量通过所述虚拟栅极传递至所述热变阻层上，所述热变阻层在温度变化后电阻也会发生变化，通过对热变阻层电阻的测量实现对所述FinFET器件中自加热的检测。
图2为本发明的实施方式中FinFET器件中电阻的测量方法流程图，包括：
步骤S1：断开所述FinFET器件，以使所述栅极处于断路状态，测量所述热变阻层的电阻值R0；
步骤S2：打开所述FinFET器件，以使所述栅极处于导通状态，并测量所述热变阻层的电阻值R；
步骤S3：根据所述热变阻层电阻的升高以及电阻温度系数α计算所述热变阻层升高后的温度。
实施例三
本发明还提供了一种电子装置，包括实施例一所述的测试结构。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述测试结构的中间产品。本发明实施例的电子装置，由于使用了上述的测试结构，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种FinFET器件的自加热测量结构，包括：
半导体衬底；
若干行鳍片，位于所述半导体衬底上；
栅极阵列，位于所述鳍片上方并且环绕所述鳍片，其中，所述栅极阵列的延伸方向垂直于所述鳍片的延伸方向，所述栅极阵列包括若干间隔交替设置的栅极和虚拟栅极；
若干行热变阻层，位于所述栅极阵列的上方并且通过导热材料与所述虚拟栅极相连接，通过对所述热变阻层的电阻的测量实现对所述FinFET器件中自加热的检测。
2.根据权利要求1所述的测量结构，其特征在于，所述热变阻层的延伸方向与所述鳍片的延伸方向平行。
3.根据权利要求1所述的测量结构，其特征在于，所述热变阻层设置于相邻所述鳍片之间间隙的上方。
4.根据权利要求1所述的测量结构，其特征在于，所述热变阻层选用金属层。
5.根据权利要求1所述的测量结构，其特征在于，所述热变阻层通过金属通孔与所述虚拟栅极相连接。
6.根据权利要求1所述的测量结构，其特征在于，所述栅极和所述虚拟栅极之间还设置有接触孔。
7.一种基于权利要求1至6之一所述测量结构的测量方法，包括：
步骤S1：断开所述FinFET器件，以使所述栅极处于断路状态，测量所述热变阻层的电阻值R0；
步骤S2：打开所述FinFET器件，以使所述栅极处于导通状态，并测量所述热变阻层的电阻值R；
步骤S3：根据所述热变阻层电阻的升高以及电阻温度系数α计算所述热变阻层升高后的温度。
8.根据权利要求7所述的方法，其特征在于，在所述步骤S3中还进一步包括根据所述热变阻层升高后的温度评估所述FinFET器件的自加热情况。
9.根据权利要求7所述的方法，其特征在于，在所述步骤S3中，根据R＝R0[1+α(T-T0)]计算所述热变阻层升高的温度，其中，所述T0为断开所述FinFET器件时所述热变阻层的温度，所述T为打开所述FinFET器件时所述热变阻层的温度。
10.一种电子装置，包括权利要求1至6之一所述的FinFET器件中自加热的测量结构。
CN201510974176.1A 2015-12-22 2015-12-22 一种FinFET器件的自加热测量结构及测量方法、电子装置 Active CN106910734B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510974176.1A CN106910734B (zh) 2015-12-22 2015-12-22 一种FinFET器件的自加热测量结构及测量方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510974176.1A CN106910734B (zh) 2015-12-22 2015-12-22 一种FinFET器件的自加热测量结构及测量方法、电子装置

Publications (2)

Publication Number Publication Date
CN106910734A CN106910734A (zh) 2017-06-30
CN106910734B true CN106910734B (zh) 2019-07-26

Family

ID=59199967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510974176.1A Active CN106910734B (zh) 2015-12-22 2015-12-22 一种FinFET器件的自加热测量结构及测量方法、电子装置

Country Status (1)

Country Link
CN (1) CN106910734B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103576066B (zh) * 2012-07-26 2017-05-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件热载流子寿命的测量方法
WO2015180595A1 (en) * 2014-05-27 2015-12-03 Mediatek Inc. Fin field-effect transistor gated diode

Also Published As

Publication number Publication date
CN106910734A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
TWI688096B (zh) 具有二極體隔離之堆疊奈米片場效電晶體
CN103515441B (zh) 具有嵌入式应变感应图案的半导体器件
CN103227197B (zh) 场效应晶体管和形成晶体管的方法
CN106558509B (zh) 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
CN106571312A (zh) 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
US20160187414A1 (en) Device having finfets and method for measuring resistance of the finfets thereof
TWI466211B (zh) 電阻式測試結構、半導體裝置及電阻裝置之操作方法
CN106067464A (zh) 具有接触塞的半导体装置及其形成方法
CN106158831B (zh) 一种半导体器件及其制作方法和电子装置
US10078108B2 (en) Test structure, fabrication method, and test method
CN106601678B (zh) 一种半导体器件及其制备方法、电子装置
CN106298564B (zh) 一种FinFET器件界面态的测量结构及测量方法、电子装置
CN106910734B (zh) 一种FinFET器件的自加热测量结构及测量方法、电子装置
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN106298520A (zh) 半导体器件制作方法、半导体器件及电子装置
TWI587483B (zh) 半導體裝置及其製造方法
CN104752421A (zh) 一种集成电路及其制造方法
CN108122840A (zh) 一种半导体器件及制备方法、电子装置
CN107978563A (zh) 一种半导体器件及制备方法、电子装置
CN106560909B (zh) 测试结构及其形成方法、测试方法
CN108878418A (zh) 半导体装置、检测器件发热的方法及制造方法
CN106601686B (zh) 一种半导体器件及其制备方法、电子装置
CN107799593A (zh) 一种垂直FinFET器件及其制备方法、电子装置
CN107634088A (zh) 一种半导体器件及其制造方法、电子装置
CN106558571B (zh) 一种esd布局结构、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant