CN106887432B - 一种提高sonos器件读取电流的方法 - Google Patents

一种提高sonos器件读取电流的方法 Download PDF

Info

Publication number
CN106887432B
CN106887432B CN201710140796.4A CN201710140796A CN106887432B CN 106887432 B CN106887432 B CN 106887432B CN 201710140796 A CN201710140796 A CN 201710140796A CN 106887432 B CN106887432 B CN 106887432B
Authority
CN
China
Prior art keywords
silicon substrate
injection
well region
channel
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710140796.4A
Other languages
English (en)
Other versions
CN106887432A (zh
Inventor
唐小亮
章晶
陈广龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710140796.4A priority Critical patent/CN106887432B/zh
Publication of CN106887432A publication Critical patent/CN106887432A/zh
Application granted granted Critical
Publication of CN106887432B publication Critical patent/CN106887432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种提高SONOS器件读取电流的方法，包括：步骤S01：提供一硅衬底，对所述硅衬底进行阱注入，形成阱区；步骤S02：在所述阱区上方的硅衬底中形成阻挡层，以阻止阱区中的注入离子向沟道中扩散；步骤S03：对所述阻挡层上方的沟道进行阈值电压调整注入；步骤S04：在沟道对应的所述硅衬底上形成栅极结构，以及在栅极结构两侧的硅衬底中形成源极和漏极。利用阻挡层对阱区中注入离子的阻挡作用，可在后续的炉管高温作业中阻止阱区中的注入离子向沟道中扩散，因而减少了沟道中的杂质离子，阻止了阱区注入离子对沟道的不利影响，从而提升了沟道的迁移率，提高了SONOS器件的读取电流，最终提升了SONOS器件的性能。

Description

一种提高SONOS器件读取电流的方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种提高SONOS器件读取电流的方法。
背景技术
SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化物-硅)是一种和闪存联系较为紧密的非易失性存储器。
典型的SONOS结构是由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。这种结构利用电子的隧穿来进行编译，利用空穴的注入来进行数据的擦除。在SONOS中，电荷是存储在一个ONO(Oxide-Nitride-Oxide，二氧化硅/氮化硅/二氧化硅)介质层中的俘获中心里，因而被称为电荷俘获器件。
请参阅图1-图2，图1-图2是现有的一种SONOS器件的离子注入状态示意图。如图1所示，其显示一种SONOS MOS器件，其在硅衬底10上形成有栅极结构14，该栅极结构包括ONO层11、多晶硅层12，在栅极两侧形成有侧墙13。现有的SONOS工艺中，SONOS MOS器件的离子注入构成主要包括在硅衬底10中进行阱注入(well implant)，阈值电压调整注入(Vtimplant)，轻掺杂漏注入(LDD implant)及源漏注入(S/D implant)，从而分别形成阱区18，阈值电压调整注入区15，轻掺杂漏注入区16及源漏注入区17。
其中，上述SONOS MOS器件的离子注入构成中，在阱注入及阈值电压调整注入完成后，需要先对SONOS器件进行ONO层及门(栅)氧化层的炉管制程，然后再进行轻掺杂漏注入及源漏注入。
然而，在进行ONO层及门氧化层(图略)的炉管作业中，会采用比较高的工艺温度及持续较长的工艺时间，导致阱区18中的注入离子有部分会扩散到上方的沟道19中，如图2所示。此扩散增加了沟道中的杂质离子，形成对沟道的不利影响。这样就会降低沟道的迁移率，进而减小SONOS器件的读取电流，从而降低SONOS器件的性能。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种提高SONOS器件读取电流的方法。
为实现上述目的，本发明的技术方案如下：
一种提高SONOS器件读取电流的方法，包括以下步骤：
步骤S01：提供一硅衬底，对所述硅衬底进行阱注入，形成阱区；
步骤S02：在所述阱区上方的硅衬底中形成阻挡层，以阻止阱区中的注入离子向沟道中扩散；
步骤S03：对所述阻挡层上方的沟道进行阈值电压调整注入；
步骤S04：在沟道对应的所述硅衬底上形成栅极结构，以及在栅极结构两侧的硅衬底中形成源极和漏极。
优选地，所述阻挡层与阱区之间存在间隙。
优选地，所述阻挡层与阈值电压调整注入区域之间存在间隙。
优选地，步骤S02中，通过对所述阱区上方的硅衬底中进行离子注入，以形成所述阻挡层。
优选地，通过调整离子注入的能量，以在阱区与阈值电压调整注入区域之间调节所述阻挡层在所述硅衬底中的注入深度。
优选地，步骤S02中，采用惰性离子进行阻挡层离子注入。
优选地，步骤S02中，采用碳离子进行阻挡层离子注入。
优选地，步骤S04中，先采用炉管工艺，在所述硅衬底上形成ONO层，以及在ONO层上形成多晶硅层，然后，通过CMOS标准栅极工艺，在沟道对应的所述硅衬底上形成具有ONO层及多晶硅层的栅极。
优选地，还包括对栅极两侧的硅衬底中进行轻掺杂漏注入。
优选地，还包括通过CMOS标准侧墙工艺，在栅极两侧形成栅极侧墙，以及对栅极侧墙两侧的硅衬底中进行源漏注入，形成源极和漏极。
从上述技术方案可以看出，本发明通过在阱区上方设置阻挡层，可利用阻挡层对阱区中注入离子的阻挡作用，在后续的炉管高温作业中阻止阱区中的注入离子向沟道中扩散，因而减少了沟道中的杂质离子，阻止了阱区注入离子对沟道的不利影响，从而提升了沟道的迁移率，提高了SONOS器件的读取电流，最终提升了SONOS器件的性能。
附图说明
图1-图2是现有的一种SONOS器件的离子注入状态示意图；
图3是本发明一种提高SONOS器件读取电流的方法流程图；
图4-图5是本发明一较佳实施例中根据图3的方法进行SONOS器件离子注入时的状态示意图；
图6是采用本发明方法的SONOS器件与现有的SONOS器件之间的导通电流对比示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图3，图3是本发明一种提高SONOS器件读取电流的方法流程图；同时，请参阅图4-图5，图4-图5是本发明一较佳实施例中根据图3的方法进行SONOS器件离子注入时的状态示意图。如图3所示，本发明的一种提高SONOS器件读取电流的方法，包括以下步骤：
步骤S01：提供一硅衬底，对所述硅衬底进行阱注入，形成阱区。
请参阅图4。首先，可采用常规的SONOS MOS器件的离子注入工艺，对硅衬底20进行阱注入，在硅衬底20中形成阱区29。
步骤S02：在所述阱区上方的硅衬底中形成阻挡层，以阻止阱区中的注入离子向沟道中扩散。
请参阅图4。在阱注入完成后，接着在阱区29上方的硅衬底中形成阻挡层28。可通过对所述阱区29上方的硅衬底中进行离子注入，来形成所述阻挡层28。例如，进行离子注入时，可采用惰性离子进行阻挡层离子注入。利用由惰性离子构成的阻挡层对阱区中注入离子的阻挡作用，从而在后续制作ONO层时采用的炉管高温作业中，实现阻止阱区中的注入离子向沟道中扩散的作用。
作为一优选的实施方式，可采用惰性的碳离子等进行阻挡层离子注入，在阱区上方的硅衬底中形成碳离子阻挡层。
步骤S03：对所述阻挡层上方的沟道进行阈值电压调整注入。
在阻挡层注入完成后，在阻挡层上方就形成了沟道。此时，即可采用常规的SONOSMOS器件的离子注入工艺，在阻挡层上方的沟道进行阈值电压调整注入，形成阈值电压调整注入区域26。
请参阅图4。可使得所述阻挡层28与阱区29之间存有一定的间隙31，以避免在进行阻挡层离子注入时，阻挡层的注入离子进入阱区，造成对阱区性能的影响。同时，间隙31也可用于在阱区与阻挡层之间预留一定的缓冲区域，以减弱后续炉管高温作业中阱区中的注入离子向阻挡层运动的动能。
此外，还可使得所述阻挡层28与阈值电压调整注入区域26之间也存有一定的间隙30，以避免在进行阈值电压调整注入时，阈值电压调整注入的注入离子进入阻挡层，造成对阈值电压调整注入区域性能的影响。
可通过调整离子注入时的注入能量，实现在设定的阱区29与阈值电压调整注入区域26之间，调节所述阻挡层28在所述硅衬底中的注入深度以及阻挡层的厚度，从而得以精确控制阻挡层分别与阱区、阈值电压调整注入区域之间的间隙。
步骤S04：在沟道对应的所述硅衬底上形成栅极结构，以及在栅极结构两侧的硅衬底中形成源极和漏极。
接下来，需要在硅衬底上形成栅极结构25。可先采用标准的炉管工艺，在所述硅衬底上依次生长用于形成ONO层22的二氧化硅、氮化硅、二氧化硅介质层，以及多晶硅材料层；然后，可通过CMOS标准栅极工艺，采用光刻、刻蚀方法图形化二氧化硅、氮化硅、二氧化硅介质层及多晶硅材料层，从而在沟道对应的所述硅衬底上制作形成具有ONO层22(隧穿氧化层-电荷存储层氮化硅层-阻挡氧化层)及多晶硅层23的栅极。
其中，用于形成隧穿氧化层的位于ONO层底层的二氧化硅材料，在存储区域以外的器件电路区域同时还作为栅氧化层材料。
接下来，可采用常规的SONOS MOS器件的离子注入工艺，对栅极两侧的硅衬底中进行轻掺杂漏注入，形成轻掺杂漏注入区27。
然后，可通过CMOS标准侧墙工艺，在栅极两侧形成栅极侧墙24。
最后，可采用常规的SONOS MOS器件的离子注入工艺，对栅极侧墙两侧的硅衬底中进行源漏注入，形成源漏注入区21，从而形成源极和漏极。最终完成采用本发明方法的SONOS MOS器件的结构制作。
请参阅图5，其显示经过炉管高温制程后，阱区29中的注入离子产生了向上方与阻挡层28之间的缓冲区域(间隙)31扩散的现象。此时，阻挡层发挥出对阱区中注入离子良好的阻挡作用，将阱区中扩散出的注入离子充分阻挡在缓冲区域，从而有效阻止了阱区中的注入离子继续向沟道中扩散。
相应地，如果阻挡层与阱区之间没有间隙、即阻挡层与阱区之间不存在缓冲区域，则在炉管高温作业中，阱区中的注入离子将被阻挡层完全压制在阱区中而难以向上方扩散。
请参阅图6，图6是采用本发明方法的SONOS器件与现有的SONOS器件之间的导通电流对比示意图；图中：横坐标代表阈值电压，纵坐标代表导通电流，A部中的数据点代表采用本发明方法的SONOS器件在一定阈值电压下的导通电流，图中B部中的各数据点代表采用现有离子注入方法的SONOS器件分别在一定阈值电压下的导通电流。如图6所示，通过实际对硅片上SONOS器件的测试，本发明通过在阱区上方进行碳离子的注入形成阻挡层，相比现有技术，在阈值电压保持不变的情况下，可使得SONOS器件的导通电流(读取电流)至少提高约8％，明显提高了器件的能力。
综上所述，本发明通过在阱区上方设置阻挡层，可利用阻挡层对阱区中注入离子的阻挡作用，在后续的炉管高温作业中阻止阱区中的注入离子向沟道中扩散，因而减少了沟道中的杂质离子，阻止了阱区注入离子对沟道的不利影响，从而提升了沟道的迁移率，提高了SONOS器件的读取电流，最终提升了SONOS器件的性能。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种提高SONOS器件读取电流的方法，其特征在于，包括以下步骤：
步骤S01：提供一硅衬底，对所述硅衬底进行阱注入，形成阱区；
步骤S02：在所述阱区上方的硅衬底中采用惰性离子进行离子注入，形成阻挡层，以阻止阱区中的注入离子向沟道中扩散；
步骤S03：对所述阻挡层上方的沟道进行阈值电压调整注入；
步骤S04：在沟道对应的所述硅衬底上形成栅极结构，以及在栅极结构两侧的硅衬底中形成源极和漏极。
2.根据权利要求1所述的提高SONOS器件读取电流的方法，其特征在于，所述阻挡层与阱区之间存在间隙。
3.根据权利要求1所述的提高SONOS器件读取电流的方法，其特征在于，所述阻挡层与阈值电压调整注入区域之间存在间隙。
4.根据权利要求1所述的提高SONOS器件读取电流的方法，其特征在于，通过调整离子注入的能量，以在阱区与阈值电压调整注入区域之间调节所述阻挡层在所述硅衬底中的注入深度。
5.根据权利要求1所述的提高SONOS器件读取电流的方法，其特征在于，步骤S02中，采用碳离子进行阻挡层离子注入。
6.根据权利要求1所述的提高SONOS器件读取电流的方法，其特征在于，步骤S04中，先采用炉管工艺，在所述硅衬底上形成ONO层，以及在ONO层上形成多晶硅层，然后，通过CMOS标准栅极工艺，在沟道对应的所述硅衬底上形成具有ONO层及多晶硅层的栅极。
7.根据权利要求6所述的提高SONOS器件读取电流的方法，其特征在于，还包括对栅极两侧的硅衬底中进行轻掺杂漏注入。
8.根据权利要求7所述的提高SONOS器件读取电流的方法，其特征在于，还包括通过CMOS标准侧墙工艺，在栅极两侧形成栅极侧墙，以及对栅极侧墙两侧的硅衬底中进行源漏注入，形成源极和漏极。
CN201710140796.4A 2017-03-10 2017-03-10 一种提高sonos器件读取电流的方法 Active CN106887432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710140796.4A CN106887432B (zh) 2017-03-10 2017-03-10 一种提高sonos器件读取电流的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710140796.4A CN106887432B (zh) 2017-03-10 2017-03-10 一种提高sonos器件读取电流的方法

Publications (2)

Publication Number Publication Date
CN106887432A CN106887432A (zh) 2017-06-23
CN106887432B true CN106887432B (zh) 2019-08-30

Family

ID=59179857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710140796.4A Active CN106887432B (zh) 2017-03-10 2017-03-10 一种提高sonos器件读取电流的方法

Country Status (1)

Country Link
CN (1) CN106887432B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020154839A1 (zh) * 2019-01-28 2020-08-06 中国科学院微电子研究所 神经网络运算系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376715A (zh) * 2010-08-11 2012-03-14 中国科学院微电子研究所 一种无电容型动态随机访问存储器结构及其制备方法
CN103904081A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 非易失性存储器件及其制造方法
WO2016060011A1 (ja) * 2014-10-15 2016-04-21 株式会社フローディア メモリセルおよび不揮発性半導体記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185673A1 (en) * 2001-05-02 2002-12-12 Ching-Hsiang Hsu Structure of a low-voltage channel write/erase flash memory cell and fabricating method thereof
JP5172920B2 (ja) * 2010-09-16 2013-03-27 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376715A (zh) * 2010-08-11 2012-03-14 中国科学院微电子研究所 一种无电容型动态随机访问存储器结构及其制备方法
CN103904081A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 非易失性存储器件及其制造方法
WO2016060011A1 (ja) * 2014-10-15 2016-04-21 株式会社フローディア メモリセルおよび不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN106887432A (zh) 2017-06-23

Similar Documents

Publication Publication Date Title
US6552387B1 (en) Non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6882575B2 (en) Erasing method for non-volatile memory
US6583479B1 (en) Sidewall NROM and method of manufacture thereof for non-volatile memory cells
US8023328B2 (en) Memory device with charge trapping layer
US6930928B2 (en) Method of over-erase prevention in a non-volatile memory device and related structure
US6294430B1 (en) Nitridization of the pre-ddi screen oxide
US6207978B1 (en) Flash memory cells having a modulation doped heterojunction structure
CN106887432B (zh) 一种提高sonos器件读取电流的方法
US7688642B2 (en) Non-volatile memory device and method for programming/erasing the same
KR100546391B1 (ko) 소노스 소자 및 그 제조 방법
KR100743694B1 (ko) 플래시 메모리의 소스/드레인에 대한 고체 소스 도핑
US7049188B2 (en) Lateral doped channel
CN109065543B (zh) 改善n型sonos器件阈值电压均一性的方法
CN101523580A (zh) 具有双阈值电压的基于多晶体管的非易失性存储单元
KR100663974B1 (ko) 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법
US10586705B2 (en) Fluorine doped non-volatile memory cells and methods for forming the same
KR100688504B1 (ko) 이온주입을 이용한 비휘발성 메모리 소자 제조 방법 및이에 따른 소자
KR100606929B1 (ko) 플래시 메모리 소자의 프로그래밍/소거 방법
US6846713B1 (en) Method for manufacturing a nonvolatile memory transistor
US11398279B2 (en) Method for programming charge trap flash memory
US8084791B2 (en) Non-volatile memory device including nitrogen pocket implants and methods for making the same
KR100995535B1 (ko) 충돌 이온화 금속산화반도체를 이용한 플래시 메모리
KR101151036B1 (ko) 비휘발성 메모리 트랜지스터 및 그 제조방법
Liu et al. Improved HCI of Embedded High Voltage EDNMOS in Advanced CMOS Process
CN101097870A (zh) 半导体装置制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant