CN106876383B - 一种针对轰击nmos晶体管无面积开销的单粒子瞬态加固方法 - Google Patents

一种针对轰击nmos晶体管无面积开销的单粒子瞬态加固方法 Download PDF

Info

Publication number
CN106876383B
CN106876383B CN201710001483.0A CN201710001483A CN106876383B CN 106876383 B CN106876383 B CN 106876383B CN 201710001483 A CN201710001483 A CN 201710001483A CN 106876383 B CN106876383 B CN 106876383B
Authority
CN
China
Prior art keywords
nmos transistor
transistor
nmos
gate
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710001483.0A
Other languages
English (en)
Other versions
CN106876383A (zh
Inventor
陈书明
吴振宇
梁斌
胡春媚
池雅庆
陈建军
黄鹏程
宋睿强
张健
刘蓉容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201710001483.0A priority Critical patent/CN106876383B/zh
Publication of CN106876383A publication Critical patent/CN106876383A/zh
Application granted granted Critical
Publication of CN106876383B publication Critical patent/CN106876383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法，目的是解决针对轰击NMOS晶体管的单粒子瞬态加固技术面积开销较大的问题。技术方案是断开衬底接触、PMOS晶体管与NMOS晶体管之间的金属连接；沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将NMOS有源区移动的距离记为L；将栅极长度减小L，使得多晶硅超出NMOS有源区的长度与常规版图一致；恢复衬底接触、PMOS晶体管与NMOS晶体管之间的金属连接。采用本发明加固后的集成电路版图在粒子轰击NMOS晶体管时，可以加快NMOS晶体管中粒子沉积电荷的释放，减小单粒子瞬态脉宽；且本发明仅涉及晶体管版图位置的改变，没有面积开销。

Description

一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法
技术领域
本发明涉及纳米CMOS集成电路抑制单粒子瞬态(SET,Single-Event Transient)的版图加固技术，特别涉及一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法。
背景技术
在宇宙空间中，存在着大量粒子(质子、电子、重离子等)。集成电路受到这些粒子的轰击后，会产生单粒子瞬态。单粒子瞬态对于集成电路的正常工作将产生极大的负面影响。例如，当单粒子瞬态脉冲传播至集成电路内部的存储节点时，有可能诱发单粒子翻转(SEU,Single-Event Upset)。粒子轰击集成电路的线性能量传递(LET,Linear EnergyTransfer)值越高，产生的单粒子瞬态脉冲宽度将会越大，对集成电路构成的威胁就越大。航空航天领域中使用的集成电路都会受到单粒子瞬态的威胁，使集成电路工作不稳定，甚至产生致命的错误。L.W.Massengill等人在IEEE Transaction on Nuclear Science(IEEE核科学汇刊)上发表的“Single Event Transients in Digital CMOS-A Review”(关于数字CMOS电路中单粒子瞬态的综述，2013年6月第60卷第3期，第1767-1790页)指出，单粒子瞬态现已成为软错误的一个主要来源。因此，开发集成电路抗单粒子瞬态加固技术尤为重要。
单粒子瞬态脉冲宽度越大，越容易被后续时序单元锁存，进而产生软错误。一些抗单粒子瞬态加固技术就是从减小单粒子瞬态脉冲宽度入手。粒子轰击PMOS晶体管和NMOS晶体管均有可能会产生单粒子瞬态，对单粒子瞬态的加固也分为针对轰击PMOS晶体管的加固和针对轰击NMOS晶体管的加固。针对轰击PMOS晶体管的加固主要从抑制寄生双极放大效应入手，加固相对容易。O.A.Amusan等人在IEEE Transaction on Nuclear Science(IEEE核科学汇刊)上发表的“Design Techniques to Reduce SET Pulse Widths in Deep-Submicron Combinational Logic”(深亚微米组合逻辑电路中减小单粒子瞬态脉冲宽度的设计技术，2007年12月第54卷第6期，第2060-2064页)指出，将PMOS晶体管靠近N阱接触，可以抑制PMOS晶体管中的寄生双极放大效应，进而减小粒子轰击PMOS晶体管所产生的单粒子瞬态脉冲宽度。因此，PMOS晶体管通常与N阱接触距离最小。针对轰击NMOS晶体管的加固要从抑制电荷的漂移扩散入手，加固难度较大。B.Narasimham等人在IEEE Transaction onNuclear Science(IEEE核科学汇刊)上发表的“Quantifying the Effect of Guard Ringsand Guard Drains in Mitigating Charge Collection and Charge Spread”(量化研究保护环和保护漏在电荷收集和电荷传播方面的作用，2008年12月第55卷第6期，第3456-3460页)提出的利用添加保护漏的方法来对轰击NMOS晶体管所产生的单粒子瞬态进行加固，该方法具有一定的加固效果，但该方法具有较大的面积开销。J.Chen等人在IEEETransaction on Device and Material Reliability(IEEE器件和材料可靠性汇刊)上发表的“Novel Layout Technique for Single-Event Transient Mitigation Using DummyTransistor”(使用虚拟晶体管技术来抑制单粒子瞬态的新型版图加固技术，2013年3月第13卷第1期，第177-184页)提出的利用冗余晶体管的方法来对轰击NMOS晶体管所产生的单粒子瞬态进行加固，该方法可以看作是保护漏技术的改进版本，但该方法的面积开销很大(78％～100％)。
发明内容
本发明要解决的技术问题是：针对目前轰击NMOS晶体管的单粒子瞬态加固技术面积开销较大，提出一种针对轰击NMOS晶体管无面积开销的单粒子瞬态加固方法。
本发明的技术方案是：
第一步，断开衬底接触与NMOS晶体管之间的金属连接，断开PMOS晶体管与NMOS晶体管之间的金属连接。
第二步，沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将NMOS有源区移动的距离记为L。
第三步，将栅极长度减小L使得多晶硅超出NMOS有源区的长度与常规版图一致。
第四步，将第一步断开的衬底接触与NMOS晶体管之间的金属连接，PMOS晶体管与NMOS晶体管之间的金属连接进行恢复。
采用本发明加固后的集成电路版图能够针对轰击NMOS晶体管抑制单粒子瞬态，其抑制单粒子瞬态的过程为：当粒子轰击NMOS晶体管时，由于NMOS晶体管距离N阱较近，N阱也会吸收粒子沉积的电荷，这会减少NMOS晶体管对粒子沉积电荷的吸收，从而减小粒子轰击NMOS晶体管所产生的单粒子瞬态脉冲宽度；另外，N阱吸收粒子沉积的电荷会使得PMOS晶体管的寄生双极放大效应开启，PMOS晶体管中的寄生双极放大效应开启之后，PMOS晶体管的源极会向衬底注入电荷，这部分电荷又可以被PMOS晶体管的漏极收集，因而PMOS晶体管的驱动能力得到了增强，进而加快了NMOS晶体管中粒子沉积电荷的释放，有助于减小粒子轰击NMOS晶体管所产生的单粒子瞬态脉冲宽度。
采用本发明可以达到以下技术效果：粒子轰击NMOS晶体管时，采用本发明加固后的集成电路版图可以使得N阱帮助吸收部分电荷，并开启PMOS晶体管的寄生双极放大效应，从而增强PMOS晶体管的驱动能力，加快NMOS晶体管中粒子沉积电荷的释放，减小粒子轰击NMOS晶体管所产生的单粒子瞬态脉冲宽度。本发明仅涉及晶体管版图位置的改变，没有面积开销。
附图说明
图1(a)为常规的非门版图，图1(b)为采用本专利发明设计的非门版图。
图2(a)为常规的与非门版图，图2(b)为采用本发明设计的与非门版图。
图3(a)为常规的或非门版图，图3(b)为采用本发明设计的或非门版图。
图4为本发明总体流程图。
图5为常规非门版图转变为本发明非门版图的流程示例图。
图6为TCAD模拟的粒子轰击非门PMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。
图7为TCAD模拟的粒子轰击非门NMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。
图8为TCAD模拟的粒子轰击与非门PMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。
图9为TCAD模拟的粒子轰击与非门NMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。
图10为TCAD模拟的粒子轰击或非门PMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。
图11为TCAD模拟的粒子轰击或非门NMOS晶体管所产生的单粒子瞬态脉冲宽度与LET之间的关系。
具体实施方式
CMOS集成电路的逻辑门种类多样，但它们都由PMOS晶体管和NMOS晶体管组成，本发明从原理上对所有CMOS集成电路逻辑门都有单粒子瞬态抑制效果。下面以CMOS集成电路中常见的三种逻辑门(非门、与非门、或非门)为例说明本发明的实施方法与单粒子瞬态抑制结果。
图1-图3中，NC为N阱接触，PT为PMOS晶体管，NT为NMOS晶体管，PC为衬底接触，A、A1和A2为输入，Z为输出。图1中N阱、N掺杂、P掺杂、有源区、金属、多晶硅以及模拟粒子轰击点的图样也同样适用于图2、图3和图5。
图1(a)为常规的非门版图，图1(b)为本发明提出的非门版图。对于常规的非门版图，在满足设计规则的前提下，PT与NC的间距最小，NT与N阱的间距最大(NT与PC的距离最小)。对于本发明提出的非门版图，在满足设计规则的前提下，PT与NC的间距最小，NT与N阱的间距最小(NT与PC的间距最大)。
图2(a)为常规的与非门版图，图2(b)为本发明提出的与非门版图。对于常规的与非门版图，在满足设计规则的前提下，PT与NC的间距最小，NT与N阱的间距最大(NT与PC的距离最小)。对于本发明提出的与非门版图，在满足设计规则的前提下，PT与NC的间距最小，NT与N阱的间距最小(NT与PC的间距最大)。
图3(a)为常规的或非门版图，图3(b)为本发明提出的或非门版图。对于常规的或非门版图，在满足设计规则的前提下，PT与NC的间距最小，NT与N阱的间距最大(NT与PC的距离最小)。对于本发明提出的或非门版图，在满足设计规则的前提下，PT与NC的间距最小，NT与N阱的间距最小(NT与PC的间距最大)。
图4为本发明总体流程图，包含以下四个步骤：
第一步，断开衬底接触与NMOS晶体管之间的金属连接，断开PMOS晶体管与NMOS晶体管之间的金属连接。
第二步，沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将NMOS有源区移动的距离记为L。
第三步，将栅极长度减小L使得多晶硅超出NMOS有源区的长度与常规版图一致。
第四步，将第一步断开的衬底接触与NMOS晶体管之间的金属连接，PMOS晶体管与NMOS晶体管之间的金属连接进行恢复。
图5为将图5(a)所示常规非门版图转变为图5(e)所示本发明非门版图的流程示例图，具体流程为：
第一步如图5(b)所示，断开衬底接触与NMOS晶体管之间的金属连接(图5(a)B处)，断开PMOS晶体管与NMOS晶体管之间的金属连接(图5(a)A处)。
第二步，沿着栅极延伸方向移动NMOS晶体管有源区，使得NMOS晶体管有源区和N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将NMOS有源区移动的距离记为L。
第三步，将栅极长度减小L使得多晶硅超出NMOS有源区的长度与常规版图一致。
第四步，将第一步断开的衬底接触与NMOS晶体管之间的金属连接，PMOS晶体管与NMOS晶体管之间的金属连接进行恢复。
利用Synopsys Sentuarus TCAD-2013半导体仿真软件对图1-图3中的6个版图进行粒子轰击仿真，轰击点已经在图1-图3中标明，所有模拟中的粒子均为垂直轰击。当轰击PMOS晶体管时，输入(图1中的A、图2中的A1和A2、图3中的A1和A2)被设置为逻辑“1”状态；当轰击NMOS晶体管时，输入(图1中的A、图2中的A1和A2、图3中的A1和A2)被设置为逻辑“0”状态。
图6展示了TCAD模拟的粒子轰击图1非门的PMOS晶体管产生的单粒子瞬态脉冲宽度与LET的关系，图7展示了TCAD模拟的粒子轰击图1非门的NMOS晶体管产生的单粒子瞬态脉冲宽度与LET的关系。从图6和图7可以看出，粒子轰击采用本专利非门版图中的PMOS晶体管与粒子轰击常规非门版图中的PMOS晶体管所产生的单粒子瞬态脉冲宽度一致，粒子轰击采用本专利非门版图中的NMOS晶体管所产生的单粒子瞬态脉冲宽度明显小于粒子轰击常规非门版图中的NMOS晶体管所产生的单粒子瞬态脉冲宽度。
图8展示了TCAD模拟的粒子轰击图2与非门的PMOS晶体管产生的单粒子瞬态脉冲宽度与LET的关系，图9展示了TCAD模拟的粒子轰击图2与非门的NMOS晶体管产生的单粒子瞬态脉冲宽度与LET的关系。从图8和图9可以看出，粒子轰击采用本专利与非门版图中的PMOS晶体管与粒子轰击常规与非门版图中的PMOS晶体管所产生的单粒子瞬态脉冲宽度一致，粒子轰击采用本专利与非门版图中的NMOS晶体管所产生的单粒子瞬态脉冲宽度明显小于粒子轰击常规与非门版图中的NMOS晶体管所产生的单粒子瞬态脉冲宽度。
图10展示了TCAD模拟的粒子轰击图3或非门的PMOS晶体管产生的单粒子瞬态脉冲宽度与LET的关系，图11展示了TCAD模拟的粒子轰击图3或非门的NMOS晶体管产生的单粒子瞬态脉冲宽度与LET的关系。从图10和图11可以看出，粒子轰击采用本专利或非门版图中的PMOS晶体管与粒子轰击常规或非门版图中的PMOS晶体管所产生的单粒子瞬态脉冲宽度一致，粒子轰击采用本专利或非门版图中的NMOS晶体管所产生的单粒子瞬态脉冲宽度明显小于粒子轰击常规或非门版图中的NMOS晶体管所产生的单粒子瞬态脉冲宽度。
从图6-图11可以看出，采用本专利版图可以减小粒子轰击NMOS晶体管所产生的单粒子瞬态脉冲宽度，同时不会增大粒子轰击PMOS晶体管所产生的单粒子瞬态脉冲宽度。
利用北京原子能科学研究院的HI-13串列加速器进行粒子辐照测试，粒子垂直于芯片表面入射，实验在真空环境下进行。实测得到常规非门、与非门、或非门和采用本发明的非门、与非门、或非门平均单粒子瞬态脉冲宽度，如表1所示。在Cl离子轰击下，常规的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度为316.67ps、341.21ps、308.80ps，而采用本发明的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度为296.00ps、287.16ps、261.82ps，采用本发明的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度比常规的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度减小6.5％、15.8％、15.2％。在Ge离子轰击下，常规的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度为401.66ps、377.83ps、355.26ps，而采用本发明的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度为327.13ps、356.65ps、323.24ps，采用本发明的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度比常规的非门、与非门、或非门中的平均单粒子瞬态脉冲宽度减小18.6％、5.6％、9.0％。可见，采用本发明的单元相比常规单元具有一定的单粒子瞬态抑制效果，适合应用于航空、航天等领域。
表1

Claims (1)

1.一种针对轰击NMOS晶体管无面积开销的单粒子瞬态版图加固方法，其特征包括以下步骤：提供一种纳米CMOS版图，包括NMOS晶体管、位于N阱中的PMOS晶体管、衬底接触和N阱接触，所述NMOS晶体管与所述衬底接触通过金属连接，所述PMOS晶体管与所述NMOS晶体管之间通过金属连接，所述PMOS晶体管与所述NMOS晶体管共用直线型的多晶硅栅极，且所述N阱和所述NMOS晶体管有源区沿着该多晶硅栅极的延伸方向排布；
第一步，断开所述衬底接触与所述NMOS晶体管之间的金属连接，断开所述PMOS晶体管与所述NMOS晶体管之间的金属连接；
第二步，沿着所述栅极延伸方向移动所述NMOS晶体管有源区，使得所述NMOS晶体管有源区和所述N阱的间距达到半导体代工厂提供的设计规则规定的最小间距，将所述NMOS有源区移动的距离记为L；
第三步，将所述栅极长度减小L使得多晶硅超出所述NMOS有源区的长度与加固前的所述纳米CMOS版图一致；
第四步，将第一步断开的所述衬底接触与所述NMOS晶体管之间的金属连接，所述PMOS晶体管与所述NMOS晶体管之间的金属连接进行恢复。
CN201710001483.0A 2017-01-03 2017-01-03 一种针对轰击nmos晶体管无面积开销的单粒子瞬态加固方法 Active CN106876383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710001483.0A CN106876383B (zh) 2017-01-03 2017-01-03 一种针对轰击nmos晶体管无面积开销的单粒子瞬态加固方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710001483.0A CN106876383B (zh) 2017-01-03 2017-01-03 一种针对轰击nmos晶体管无面积开销的单粒子瞬态加固方法

Publications (2)

Publication Number Publication Date
CN106876383A CN106876383A (zh) 2017-06-20
CN106876383B true CN106876383B (zh) 2019-08-09

Family

ID=59164693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710001483.0A Active CN106876383B (zh) 2017-01-03 2017-01-03 一种针对轰击nmos晶体管无面积开销的单粒子瞬态加固方法

Country Status (1)

Country Link
CN (1) CN106876383B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676252B (zh) * 2019-09-12 2022-05-13 北京时代民芯科技有限公司 一种抗瞬时辐射加固的集成电路版图结构
CN113392617B (zh) * 2021-07-12 2022-04-19 长鑫存储技术有限公司 一种半导体集成电路设计方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919162A (zh) * 2008-01-17 2010-12-15 坚固芯片公司 用于抗软错误的电子设备的布局方法以及抗辐射的逻辑单元
CN104157650A (zh) * 2014-08-27 2014-11-19 湘潭大学 一种抗单粒子效应的n沟道场效应晶体管及其制作方法
US9177634B1 (en) * 2014-02-04 2015-11-03 Xilinx, Inc. Two gate pitch FPGA memory cell
CN105161524A (zh) * 2015-07-21 2015-12-16 北京大学 一种抗单粒子辐射的场效应晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5938277B2 (ja) * 2012-06-08 2016-06-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919162A (zh) * 2008-01-17 2010-12-15 坚固芯片公司 用于抗软错误的电子设备的布局方法以及抗辐射的逻辑单元
US9177634B1 (en) * 2014-02-04 2015-11-03 Xilinx, Inc. Two gate pitch FPGA memory cell
CN104157650A (zh) * 2014-08-27 2014-11-19 湘潭大学 一种抗单粒子效应的n沟道场效应晶体管及其制作方法
CN105161524A (zh) * 2015-07-21 2015-12-16 北京大学 一种抗单粒子辐射的场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN106876383A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
Ferlet-Cavrois et al. Single event transients in digital CMOS—A review
Atkinson et al. Layout technique for single-event transient mitigation via pulse quenching
Li et al. A quatro-based 65-nm flip-flop circuit for soft-error resilience
Yibai et al. Impact of circuit placement on single event transients in 65 nm bulk CMOS technology
CN106876383B (zh) 一种针对轰击nmos晶体管无面积开销的单粒子瞬态加固方法
Chi et al. Characterization of single-event transient pulse broadening effect in 65 nm bulk inverter chains using heavy ion microbeam
Dhar et al. Design of an energy efficient, high speed, low power full subtractor using GDI technique
Wang et al. Edge triggered pulse latch design with delayed latching edge for radiation hardened application
Cai et al. Low power magnetic flip-flop optimization with FDSOI technology boost
CN102394635A (zh) 冗余soi电路单元
Blum et al. Delay and energy analysis of SEU and SET-tolerant pipeline latches and flip-flops
Huang et al. Mirror image: newfangled cell-level layout technique for single-event transient mitigation
Uemura et al. Neutron-induced soft-error simulation technology for logic circuits
CN106876384B (zh) 用旋转晶体管抑制单粒子瞬态的纳米cmos版图加固方法
He et al. Experimental verification of the parasitic bipolar amplification effect in PMOS single event transients
Chen et al. Mechanism of single-event transient pulse quenching between dummy gate isolated logic nodes
Qin et al. Voltage dependency of propagating single-event transient pulsewidths in 90-nm CMOS technology
Yan et al. A Highly Robust, Low Delay and DNU-Recovery Latch Design for Nanoscale CMOS Technology
CN105811927A (zh) 一种低面积开销的抗多节点翻转的触发器
Lee et al. Novel logic device for CMOS standard I/O cell with tolerance to total ionizing dose effects
Li et al. Mitigation technique for single event transient via pulse quenching
Chatterjee et al. Impact of well contacts on the single event response of radiation-hardened 40-nm flip-flops
CN210578492U (zh) 一种cmos集成电路抗单粒子效应加固电路
Li et al. Strategy to mitigate single event upset in 14-nm CMOS bulk FinFET technology
Fukui et al. Comprehensive study on layout dependence of soft errors in CMOS latch circuits and its scaling trend for 65 nm technology node and beyond

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant