CN106848056A - 一种霍尔元件及其制备方法 - Google Patents

一种霍尔元件及其制备方法 Download PDF

Info

Publication number
CN106848056A
CN106848056A CN201710093647.7A CN201710093647A CN106848056A CN 106848056 A CN106848056 A CN 106848056A CN 201710093647 A CN201710093647 A CN 201710093647A CN 106848056 A CN106848056 A CN 106848056A
Authority
CN
China
Prior art keywords
lattice
cushion
hall
hall element
corrosion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710093647.7A
Other languages
English (en)
Other versions
CN106848056B (zh
Inventor
颜建
黄勇
胡双元
帕勒布·巴特查亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU MATRIX OPTICAL Co Ltd
Original Assignee
SUZHOU MATRIX OPTICAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU MATRIX OPTICAL Co Ltd filed Critical SUZHOU MATRIX OPTICAL Co Ltd
Priority to CN201710093647.7A priority Critical patent/CN106848056B/zh
Publication of CN106848056A publication Critical patent/CN106848056A/zh
Application granted granted Critical
Publication of CN106848056B publication Critical patent/CN106848056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及霍尔传感器技术领域，所述的霍尔元件的制备方法，包括以下步骤：在半导体单晶衬底上形成晶格常数逐渐增大的晶格渐变层；在晶格渐变层上形成缓冲层；在缓冲层上形成与缓冲层晶格常数相匹配的腐蚀隔离层；在腐蚀隔离层上形成与其晶格常数相匹配的霍尔功能层；依次去除半导体单晶衬底、晶格渐变层、缓冲层以及腐蚀隔离层。本发明避免了传统的高缺陷密度的缓冲层对霍尔元件性能的严重影响，使得最后剩下的霍尔功能层具有低缺陷密度，从而使得制得的霍尔元件具有更高的霍尔输出电压，有效地提高了霍尔元件的性能。

Description

一种霍尔元件及其制备方法
技术领域
本发明涉及霍尔传感器技术领域，具体涉及一种霍尔元件及其制备方法。
背景技术
21世纪是信息电子化时代，传感器技术是信息社会的重要技术基础。霍尔元件是一种基于霍尔效应的磁敏传感器，具有牢固、体积小、重量轻、寿命长、安装方便、功耗小、频率高、耐震动、不怕污染或腐蚀等优点，因此在现代社会中应用越来越广。例如，霍尔元件是直流无刷电机中的关键器件，广泛应用于手机、汽车ABS、电子打火和行驶速度测试。还可用于霍尔电表、电子罗盘、电流电压传感器等。霍尔元件已经成为国防、工业、民用等许多产业部门不可或缺的关键器件，同时也是军事装备发展的核心技术。
随着现代工业技术发展，对于具有更高迁移率，更高输出电压，更高灵敏度的霍尔元件的需求越来越旺盛。其中，InAs材料的霍尔器件就是其中一种高灵敏度的霍尔器件。然而，InAs霍尔元件要获得更高的输出电压，需要有满足厚度需求的低缺陷密度的InAs功能层。一般地，InAs霍尔元件的功能层采用外延的方式生长，由于InAs材料与衬底的晶格常数不匹配，先需要生长一层晶格缓冲层，该层具有很高的缺陷密度，才能继续生长低缺陷密度的InAs外延层，而高缺陷密度的晶格缓冲层的存在，会严重影响InAs霍尔元件的性能。另外，传统的外延生长工艺，所使用的单晶衬底材料，必须是绝缘或者半绝缘的衬底材料，其价格远高于有一定掺杂浓度的单晶衬底材料。
因此，如何提高霍尔元件的性能以及降低制备成本是本技术领域急需解决的问题之一。
发明内容
为此，本发明所要解决的是如何提高霍尔元件的性能以及降低制备成本的问题。
为解决上述技术问题，本发明采用的技术方案如下：
本发明提供一种霍尔元件的制备方法，包括以下步骤：
在半导体单晶衬底上形成晶格常数逐渐增大的晶格渐变层；
在所述晶格渐变层上形成缓冲层；
在所述缓冲层上形成与所述缓冲层晶格常数相匹配的腐蚀隔离层；
在所述腐蚀隔离层上形成与其晶格常数相匹配的霍尔功能层；
依次去除所述半导体单晶衬底、所述晶格渐变层、所述缓冲层以及所述腐蚀隔离层。
可选地，所述衬底为GaAs衬底或InP衬底。
可选地，所述晶格渐变层为In组分逐渐增大的InxAlyGa1-x-yAs渐变层；其中，0＜x＜1，0＜y＜1,且x+y＜1。
可选地，所述缓冲层为InAs层。
可选地，所述腐蚀隔离层与所述缓冲层晶格常数相同。
可选地，所述腐蚀隔离层为Ga(Al)AsSb层；所述霍尔功能层为InAs。
可选地，通过腐蚀工艺除去所述半导体单晶衬底、所述晶格渐变层、所述缓冲层以及所述腐蚀隔离层。
可选地，所述晶格渐变层、缓冲层、腐蚀隔离层以及霍尔功能层均是利用金属有机化学气相沉积技术或分子束外延技术形成。
本发明提供一种利用上述制备方法制得的霍尔元件，包括依次层叠设置的半导体单晶衬底、晶格渐变层、缓冲层、腐蚀隔离层以及霍尔功能层，所述晶格渐变层的晶格常数逐渐增大，所述腐蚀隔离层与缓冲层、霍尔功能层的晶格常数相匹配。
可选地，所述衬底为GaAs衬底或InP衬底，所述晶格渐变层为In组分逐渐增大的InxAlyGa1-x-yAs渐变层，所述缓冲层为InAs层，所述腐蚀隔离层为Ga(Al)AsSb层。
本发明的上述技术方案相比现有技术具有以下优点：
本发明实施例提供的霍尔元件的制备方法，通过在衬底上先生长高缺陷密度的晶格渐变层，再生长缓冲层以及与缓冲层晶格常数相匹配的腐蚀隔离层，最后生长出与腐蚀隔离层晶格常数相匹配的低缺陷密度的霍尔功能层，然后依次去除衬底、晶格渐变层、缓冲层以及腐蚀隔离层，留下低缺陷密度的霍尔功能层，再通过芯片加工工艺在霍尔功能层上制备出霍尔元件。通过晶格渐变层、缓冲层和腐蚀隔离层的设置，生长出低缺陷密度的霍尔功能层。避免了传统的高缺陷密度的缓冲层对霍尔元件性能的影响，从而使得制得的霍尔元件具有更高的霍尔输出电压，有效地提高了霍尔元件的性能。
本发明实施例提供的霍尔元件的制备方法，由于最终霍尔元件与衬底分离，生长只需要有一定掺杂浓度的单晶衬底材料即可，不需要价格高昂的绝缘或者半绝缘衬底材料，因此，大大降低了衬底的生产成本。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1为实施例提供的霍尔元件制备过程中的结构示意图；
图2为实施例提供的霍尔元件制备过程中的结构示意图；
图3为实施例提供的霍尔元件制备过程中的结构示意图；
图4为实施例提供的霍尔元件制备过程中的结构示意图；
图5为实施例提供的霍尔元件制备过程中的结构示意图；
图6为实施例提供的霍尔元件制备过程中的结构示意图；
图7为实施例提供的霍尔元件制备过程中的结构示意图；
图8为实施例提供的霍尔元件制备方法的流程图。
图中附图标记表示为：1-衬底；2-晶格渐变层；3-缓冲层；4-腐蚀隔离层；5-霍尔功能层；6-柔性材料；7-刚性支撑衬底；8-欧姆接触电极；9-底座；10-图形化金属层。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。
实施例
本实施例提供了一种霍尔元件的制备方法，如图1～8所示，包括以下步骤：
S1、在半导体单晶衬底1上形成晶格常数逐渐增大的晶格渐变层2；作为本发明的一个实施例，本实施例中，衬底1为GaAs衬底，晶格渐变层2为In组分逐渐增大的InxAlyGa1-x-yAs渐变层，其中，0＜x＜1，0＜y＜1,且x+y＜1。
作为本发明的可变换实施例，衬底1还可以为InP衬底，晶格渐变层2为In组分逐渐增大的InxAlyGa1-x-yAs渐变层，其中，0＜x＜1，0＜y＜1,且x+y＜1；均可以实现本发明的目的，属于本发明的保护范围。
S2、在晶格渐变层2上形成缓冲层3；作为本发明的一个实施例，本实施例中，缓冲层3为InAs层。
S3、在缓冲层3上形成与缓冲层3晶格常数相匹配的腐蚀隔离层4；作为本发明的一个实施例，本实施例中，腐蚀隔离层4为Ga(Al)AsSb层，且腐蚀隔离层4和缓冲层3晶格常数相同。
S4、在腐蚀隔离层4上形成与其晶格常数相匹配的霍尔功能层5；作为本发明的一个实施例，本实施例中，霍尔功能层5为InAs层。
S5、依次去除半导体单晶衬底1、晶格渐变层2、缓冲层3以及腐蚀隔离层4。作为本发明的一个实施例，本实施例中，通过腐蚀工艺依次腐蚀掉半导体单晶衬底1、晶格渐变层2、缓冲层3以及腐蚀隔离层4。
作为本发明的一个实施例，本实施例中，上述晶格渐变层2、缓冲层3、腐蚀隔离层4以及霍尔功能层5均是利用金属有机化学气相沉积技术或分子束外延技术形成。
S6、在霍尔功能层5上通过芯片加工工艺制备出霍尔元件。
本发明实施例提供的霍尔元件的制备方法，通过在衬底1上先生长高缺陷密度的晶格渐变层2，再生长缓冲层3以及与缓冲层3晶格常数相匹配的腐蚀隔离层4，最后生长出与腐蚀隔离层4晶格常数相匹配的低缺陷密度的霍尔功能层5，然后依次去除衬底1、晶格渐变层2、缓冲层3以及腐蚀隔离层4，留下低缺陷密度的霍尔功能层5，再通过芯片加工工艺在霍尔功能层5上制备出霍尔元件。通过晶格渐变层、缓冲层和腐蚀隔离层的设置，生长出低缺陷密度的霍尔功能层。避免了传统的高缺陷密度的缓冲层3对霍尔元件性能的影响，从而使得制得的霍尔元件具有更高的霍尔输出电压，有效地提高了霍尔元件的性能。
另外，由于衬底1最后是要去除的，对于衬底1的导电性没有要求，因此采用的半导体单晶衬底1可以具有一定的掺杂度，而传统的霍尔元件制备过程中使用的衬底1必须是绝缘或者半绝缘的衬底材料，价格较昂贵，因此，大大降低了衬底1的生产成本。
具体地，如图2～3所示，上述步骤S5，即依次去除半导体单晶衬底1、晶格渐变层2、缓冲层3以及腐蚀隔离层4的步骤包括：
S51、外延生长完成后，在其表面旋涂一层粘合剂，然后取一柔性材料6粘附其上。该柔性材料6具有化学惰性，可辅助后续衬底1的去除，其中，粘合剂可以选用蜡，柔性材料6可以选用柔性塑料。
S52、将粘附有柔性材料6的外延片浸泡在溶液c中，腐蚀掉衬底1、晶格渐变层2和缓冲层3；基于GaAs衬底、InxAlyGa1-x-yAs渐变层、InAs缓冲层，溶液c可以选用磷酸和双氧水混合溶液，基于InP衬底、InxAlyGa1-x-yAs渐变层、InAs缓冲层,溶液c可以选用盐酸用来腐蚀InP衬底，可以选用磷酸和双氧水混合溶液用来腐蚀InxAlyGa1-x-yAs渐变层、InAs缓冲层选用。
S53、再将外延片浸泡在溶液d中，腐蚀掉腐蚀隔离层4，留下霍尔功能层5。基于Ga(Al)AsSb隔离腐蚀层，溶液d可以选用酒石酸(C4H6O6)。
具体地,如图4～5所示，上述步骤S6，即在霍尔功能层5上通过芯片加工工艺制备出霍尔元件的步骤包括：
S61、取一尺寸与衬底1完全一样的刚性支撑衬底7，在其表面旋涂一层粘合剂，将剥离后的柔性材料6和霍尔功能层5一同粘附于刚性支撑衬底7上，柔性材料6一侧与刚性支撑衬底7相粘合；其中，刚性支撑衬底7可以为硅片。
S62、依照标准霍尔元件的工艺，采用常规光刻方法，旋涂光刻胶、曝光、显影，得到霍尔元件电极图形，然后利用电子束蒸发蒸镀金-锗合金，在去胶液中溶解掉光刻胶后，附着于光刻胶上的金属脱落，剩余的金属即为霍尔元件的欧姆接触金属，形成欧姆接触电极8，在氮气气氛中快速退火，使得金属与半导体材料形成良好的欧姆接触；
S63、采用光刻套刻的方法，继续在外延层表面旋涂光刻胶、曝光、显影，得到霍尔元件台面腐蚀的图形；
S64、采用化学湿法腐蚀或者干法腐蚀，去掉没有光刻胶保护区域的半导体材料，得到霍尔元件四叶草形状的图案；
S65、利用等离子体增强化学气相沉积法，在霍尔元件表面镀上一层氮化硅钝化层材料，以保护霍尔元件，防止其受到物理损害或者化学腐蚀损害；
S66、采用光刻套刻的方法，制备腐蚀掉霍尔元件欧姆接触金属上覆盖的钝化层材料的图形，然后利用干法刻蚀，去除欧姆接触金属上的氮化硅，最后利用去胶液，去除光刻胶。
上述步骤S6之后，如图6～7所示，还包括步骤S7：取一绝缘散热底座9，底座9上按照霍尔元件的金属图形排布，制备对称的图形化金属层10，然后采用倒焊工艺，将霍尔元件的金属与绝缘散热底座9的金属焊接在一起，最后，使用可以去除粘合剂的溶液e，将粘合剂溶解，使柔性材料6及刚性支撑衬底7与霍尔元件分离。其中溶液e可以选用甲苯。
至此，整个霍尔元件的工艺过程全部完成。
本实施例还提供了一种利用上述制备方法制得的霍尔元件，如图1所示，包括依次层叠设置的半导体单晶衬底1、晶格渐变层2、缓冲层3、腐蚀隔离层4以及霍尔功能层5，晶格渐变层2的晶格常数逐渐增大，腐蚀隔离层4与缓冲层3、霍尔功能层5的晶格常数相匹配。
作为本发明的一个实施例，本实施例中，衬底1为GaAs衬底或InP衬底，晶格渐变层2为In组分逐渐增大的InxAlyGa1-x-yAs渐变层，缓冲层3为InAs层，腐蚀隔离层4为Ga(Al)AsSb层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种霍尔元件的制备方法，其特征在于，包括以下步骤：
在半导体单晶衬底(1)上形成晶格常数逐渐增大的晶格渐变层(2)；
在所述晶格渐变层(2)上形成缓冲层(3)；
在所述缓冲层(3)上形成与所述缓冲层(3)晶格常数相匹配的腐蚀隔离层(4)；
在所述腐蚀隔离层(4)上形成与其晶格常数相匹配的霍尔功能层(5)；
依次去除所述半导体单晶衬底(1)、所述晶格渐变层(2)、所述缓冲层(3)以及所述腐蚀隔离层(4)。
2.根据权利要求1所述的霍尔元件的制备方法，其特征在于，所述衬底(1)为GaAs衬底或InP衬底。
3.根据权利要求1或2所述的霍尔元件的制备方法，其特征在于，所述晶格渐变层(2)为In组分逐渐增大的InxAlyGa1-x-yAs渐变层；其中，0＜x＜1，0＜y＜1,且x+y＜1。
4.根据权利要求1-3任一项所述的霍尔元件的制备方法，其特征在于，所述缓冲层(3)为InAs层。
5.根据权利要求1-4任一项所述的霍尔元件的制备方法，其特征在于，所述腐蚀隔离层(4)与所述缓冲层(3)晶格常数相同。
6.根据权利要求1-5任一项所述的霍尔元件的制备方法，其特征在于，所述腐蚀隔离层(4)为Ga(Al)AsSb层；所述霍尔功能层(5)为InAs。
7.根据权利要求1-6任一项所述的霍尔元件的制备方法，其特征在于，通过腐蚀工艺除去所述半导体单晶衬底(1)、所述晶格渐变层(2)、所述缓冲层(3)以及所述腐蚀隔离层(4)。
8.根据权利要求1-7任一项所述的霍尔元件的制备方法，其特征在于，所述晶格渐变层(2)、缓冲层(3)、腐蚀隔离层(4)以及霍尔功能层(5)均是利用金属有机化学气相沉积技术或分子束外延技术形成。
9.一种权利要求1-8任一项所述的制备方法制得的霍尔元件，其特征在于，包括依次层叠设置的半导体单晶衬底(1)、晶格渐变层(2)、缓冲层(3)、腐蚀隔离层(4)以及霍尔功能层(5)，所述晶格渐变层(2)的晶格常数逐渐增大，所述腐蚀隔离层(4)与缓冲层(3)、霍尔功能层(5)的晶格常数相匹配。
10.根据权利要求9所述的霍尔元件，其特征在于，所述衬底(1)为GaAs衬底或InP衬底，所述晶格渐变层(2)为In组分逐渐增大的InxAlyGa1-x-yAs渐变层，所述缓冲层(3)为InAs层，所述腐蚀隔离层(4)为Ga(Al)AsSb层。
CN201710093647.7A 2017-02-21 2017-02-21 一种霍尔元件及其制备方法 Active CN106848056B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710093647.7A CN106848056B (zh) 2017-02-21 2017-02-21 一种霍尔元件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710093647.7A CN106848056B (zh) 2017-02-21 2017-02-21 一种霍尔元件及其制备方法

Publications (2)

Publication Number Publication Date
CN106848056A true CN106848056A (zh) 2017-06-13
CN106848056B CN106848056B (zh) 2019-07-09

Family

ID=59133675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710093647.7A Active CN106848056B (zh) 2017-02-21 2017-02-21 一种霍尔元件及其制备方法

Country Status (1)

Country Link
CN (1) CN106848056B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218423A (ja) * 2002-01-18 2003-07-31 Asahi Kasei Electronics Co Ltd 化合物半導体積層構造体および磁気センサ
CN1615551A (zh) * 2002-01-15 2005-05-11 旭化成电子株式会社 化合物半导体叠层构造体、霍尔元件和霍尔元件的制造方法
JP2008186858A (ja) * 2007-01-26 2008-08-14 Asahi Kasei Electronics Co Ltd 化合物半導体積層体
JP2011146627A (ja) * 2010-01-18 2011-07-28 Asahi Kasei Electronics Co Ltd ＧａＡｓホール素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615551A (zh) * 2002-01-15 2005-05-11 旭化成电子株式会社 化合物半导体叠层构造体、霍尔元件和霍尔元件的制造方法
JP2003218423A (ja) * 2002-01-18 2003-07-31 Asahi Kasei Electronics Co Ltd 化合物半導体積層構造体および磁気センサ
JP2008186858A (ja) * 2007-01-26 2008-08-14 Asahi Kasei Electronics Co Ltd 化合物半導体積層体
JP2011146627A (ja) * 2010-01-18 2011-07-28 Asahi Kasei Electronics Co Ltd ＧａＡｓホール素子

Also Published As

Publication number Publication date
CN106848056B (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
US8133776B2 (en) Semiconductor device and fabrication method for the same
JP2008078486A (ja) 半導体素子
JP5405847B2 (ja) Ｉｉｉ族窒化物モノリシックパワーｉｃの構造及びその製造方法
JP5297806B2 (ja) Ｉｉｉ族窒化物半導体素子の製造
US20140291606A1 (en) Solution-assisted carbon nanotube placement with graphene electrodes
US20160343810A1 (en) Method for manufacturing semiconductor device using high speed epitaxial lift-off and template for iii-v direct growth and semiconductor device manufactured using the same
JP2007048783A (ja) ショットキーダイオード及びその製造方法
US9324804B2 (en) Graphene-on-semiconductor substrates for analog electronics
CN111863807A (zh) 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法
JP4908856B2 (ja) 半導体装置とその製造法
JP2008306026A (ja) 半導体装置の製造方法
JP4151560B2 (ja) 半導体装置の製造方法
CN104377301A (zh) 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法
CN105448974B (zh) 一种GaN基薄膜晶体管结构及其制备方法
CN106449773A (zh) GaN基肖特基二极管结构及其制作方法
JP2001308108A (ja) 電界効果トランジスタおよびその製造方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN105591026A (zh) 一种高灵敏度霍尔元件的制备方法
CN112652659B (zh) 高电子迁移率晶体管及其制作方法
CN106848056A (zh) 一种霍尔元件及其制备方法
JP5056206B2 (ja) Ｉｉｉ族窒化物系半導体トランジスタおよびｉｉｉ族窒化物半導体積層ウエハ
JP2000208813A (ja) ＧａＮ系半導体素子およびその製造方法
CN112951899B (zh) 环形MIS栅增强型AlGaN沟道异质结功率器件及其制备方法
CN108735892A (zh) 一种霍尔元件及其制备方法
CN108538926A (zh) 柔性衬底上的InGaAs基MOS电容器及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Hall element and preparation method thereof

Effective date of registration: 20211029

Granted publication date: 20190709

Pledgee: Bank of China Limited Zhangjiagang branch

Pledgor: SUZHOU JUZHEN PHOTOELECTRIC Co.,Ltd.

Registration number: Y2021980011576

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20221018

Granted publication date: 20190709

Pledgee: Bank of China Limited Zhangjiagang branch

Pledgor: SUZHOU JUZHEN PHOTOELECTRIC Co.,Ltd.

Registration number: Y2021980011576