CN106815177B - 具有多列的半导体装置 - Google Patents

具有多列的半导体装置 Download PDF

Info

Publication number
CN106815177B
CN106815177B CN201610366077.XA CN201610366077A CN106815177B CN 106815177 B CN106815177 B CN 106815177B CN 201610366077 A CN201610366077 A CN 201610366077A CN 106815177 B CN106815177 B CN 106815177B
Authority
CN
China
Prior art keywords
numbered
output
dbi
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610366077.XA
Other languages
English (en)
Other versions
CN106815177A (zh
Inventor
李东郁
金庚焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106815177A publication Critical patent/CN106815177A/zh
Application granted granted Critical
Publication of CN106815177B publication Critical patent/CN106815177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Dram (AREA)

Abstract

公开了包括多个裸片的半导体装置。这些裸片中的任意一个可以被设定为第一列，而这些裸片中的另一个可以被设定为第二列。第一列和第二列中的一个或更多个可以被配置为：根据读取命令，将偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出。

Description

具有多列的半导体装置
相关申请的交叉引用
本申请要求于2015年12月2日向韩国知识产权局提交的韩国申请号10-2015-0170502的优先权，其全部内容通过引用合并于此。
技术领域
各个实施例总体上涉及一种半导体电路，且更具体地，涉及一种具有多列的半导体装置。
背景技术
可以通过形成垂直晶体管结构来制造具有三维(3D)结构的半导体装置。可选地，可以通过层叠半导体裸片并使它们垂直互连以最小化建立结构所需的空间来制造具有3D结构的半导体装置。
片上系统(SOC)半导体装置是一个集成电路，其将半导体存储器和用于控制半导体存储器的诸如CPU或GPU的存储器控制器集成在单个芯片中，而在系统封装的情况下，半导体存储器和存储器控制器被组装在单个封装体内。
当多个驱动电路在具有多列的半导体装置(诸如3D结构半导体装置)中同时切换时，可能诱导噪声。例如，可能产生同步开关噪声(SSN)。噪声可能使驱动电路的性能劣化。
发明内容
在本公开的一个实施例中，半导体装置可以包括多个裸片。层叠裸片中的任意一个可以被设定为第一列，而层叠裸片中的另一个可以被设定为第二列。第一列和第二列中的一个或更多个可以被配置为：根据读取命令，将偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出。
在本公开的一个实施例中，半导体装置可以包括第一裸片和第二裸片。被设定为第一列的第一裸片的输入/输出级可以耦接到被设定为第二列的第二裸片的输入/输出级。第一列和第二列中的一个或更多个可以被配置为：根据读取命令，将偶数编号字节和奇数编号字节通过输入/输出级来顺序地输出，以及将偶数编号字节和奇数编号字节之中与最早次序相对应的偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出。
在本公开的一个实施例中，半导体装置可以包括单元阵列、DBI电路、第一驱动器、第二驱动器以及预设信号发生电路。单元阵列可以根据读取命令而输出数据。DBI电路可以通过对从单元阵列输出的数据执行DBI操作而产生DBI数据和DBI标记，可以输出DBI数据和DBI标记，以及可以根据DBI重置信号而被重置。第一驱动器可以在第一时间处将DBI数据之中的偶数编号字节驱动到第一输入/输出级。第二驱动器可以根据预设信号，在早于第一时间的时间处，将DBI数据之中的奇数编号字节驱动到第二输入/输出级。预设信号发生电路可以根据DBI重置信号而产生预设信号。
附图说明
结合附图来描述特征、方面和实施例，在附图中：
图1是图示根据本公开的一个实施例的半导体系统10的示例的示图；
图2是图示根据本公开的一个实施例的半导体装置100的示例的示图；
图3是图示根据本发明的一个实施例的驱动器400的示例的示图；
图4是图示根据本公开的一个实施例的半导体装置100的示例性操作的时序图；
图5是图示根据本发明的另一个实施例的半导体装置101的示例的示图；
图6是图示图5的第二驱动器402的示例的示图；
图7是图示图5的第一驱动器401的示例的示图；
图8是图示图5的输出时序控制电路700的示例的示图；以及
图9是图示根据本公开的一个实施例的半导体装置的示例性操作的时序图。
具体实施方式
在下文中，以下将结合附图来描述根据本公开的各个实施例的层叠型半导体装置。
如图1所示，根据本公开的一个实施例的半导体系统10可以具有SOC结构。
根据本公开的一个实施例的半导体系统10可以包括存储模块、存储器控制器(例如，CPU或GPU)、中介层、封装基板以及多个测试输入端子。
多个测试输入端子可以包括直接存取球(DAB)。
中介层可以设置在封装基板之上。
存储模块和存储器控制器可以设置在中介层之上。
存储模块和存储器控制器(例如，CPU或GPU)的物理区域PHY可以通过中介层彼此耦接。例如，存储模块和存储器控制器(例如，CPU或GPU)的物理区域PHY可以通过形成在中介层中的特定导电材料而彼此耦接。
存储模块可以包括在其中层叠在彼此顶部上的多个裸片。
多个裸片可以包括形成在最低水平处的基底裸片以及层叠在基底裸片之上的多个核心裸片。
基底裸片和多个核心裸片可以通过通孔电极(例如，硅通孔(TSV))而电耦接，并且可以传输数据、命令和地址信号。
图1仅图示了一个存储模块。然而，在实际的电路配置中，多个存储模块可以通过中介层耦接到存储器控制器(例如，CPU或GPU)。
封装基板可以包括形成在其外表面上的多个DAB。
多个DAB可以通过封装基板和中介层而电耦接到存储模块。
通过DAB，主机系统(未图示)可以从半导体系统10的外部直接访问存储模块，以执行测试等。
如图2所示，根据本公开的一个实施例的半导体装置100可以对应于图1的存储模块。图2图示了包括在图1的存储模块中的裸片之中的两个核心裸片。
两个核心裸片中的每一个可以具有列结构。仅为了方便的目的，核心裸片将被称为第一列RANK0和第二列RANK1。
第一列RANK0的输入/输出级500可以耦接到第二列RANK1的输入/输出级500-1。
第一列RANK0和第二列RANK1可以按相同的方式配置。
第一列RANK0可以包括单元阵列200、数据总线反相(DBI)电路300、驱动器400和输入/输出级500。
单元阵列200可以根据从设置在存储模块外部的组件(例如，图1的存储器控制器)或设置在封装体外部的组件(例如，主机系统)提供的地址和命令来输出数据GIO_R<0:31>和GIO_F<0:31>。
DBI电路300可以对从单元阵列200输出的数据GIO_R<0:31>和GIO_F<0:31>执行DBI操作，以及产生DBI数据DATA_R<0:31>和DATA_F<0:31>以及DBI标记RDBI_R<0:3>和RDBI_F<0:3>。
在此，DBI操作可以包括将当前组数据中的位反相的技术，如果通过这样做使得转换数量变得小于先前组数据的转换数量，则将当前组数据中的位反相。
可以通过对从单元阵列200输出的数据GIO_R<0:31>和GIO_F<0:31>执行DBI操作来获得DBI数据DATA_R<0:31>和DATA_F<0:31>。
DBI标记RDBI_R<0:3>和RDBI_F<0:3>可以限定DBI数据DATA_R<0:31>和DATA_F<0:31>是否是通过使从单元阵列200输出的数据GIO_R<0:31>和GIO_F<0:31>反相而获得的数据。
驱动器400可以根据第一同步时钟信号RCLK、第二同步时钟信号FCLK以及输出使能信号OE而将DBI数据DATA_R<0:31>和DATA_F<0:31>和DBI标记RDBI_R<0:3>和RDBI_F<0:3>驱动到输入/输出级500。
输出使能信号OE可以被提供为根据命令和预设延迟来限定数据输出周期。
输入/输出级500可以包括数据输入/输出焊盘DQ<0:31>和DBI焊盘DBI<0:3>。
第二列RANK1可以包括单元阵列200-1、DBI电路300-1、驱动器400-1和输入/输出级500-1。因为第二列RANK1可以按与第一列RANK0相同的方式来配置，所以将省略或简化任何重复的详细描述，以避免复杂化。
如图3所示，驱动器400可以包括多个驱动电路。
每个驱动电路可以分别根据第一同步时钟信号RCLK和第二同步时钟信号FCLK来临时储存DBI数据DATA_R<0:31>的一个位和DBI数据DATA_F<0:31>的一个位，以及可以根据输出使能信号OE而将锁存信号驱动到输入/输出级500的数据输入/输出焊盘DQ<0:31>中的一个。
在一个实施例中，驱动电路可以包括第一逻辑门410、第二逻辑门420、锁存器430以及发射器440。
第一逻辑门410可以根据第一同步时钟信号RCLK而使DBI数据DATA_R<0:31>的多个位中的一个位反相。
第二逻辑门420可以根据第二同步时钟信号FCLK而使DBI数据DATA_F<0:31>的多个位中的一个位反相。
锁存器430可以储存第一逻辑门410和第二逻辑门420的输出信号。
在输出使能信号OE的激活时段期间，发射器440可以将储存在锁存器430中的信号驱动到输入/输出级500的数据输入/输出焊盘DQ<0:31>中的一个。
虽然在图3中未示出，但驱动器400还可以包括用于将DBI标记RDBI_R<0:3>和RDBI_F<0:3>驱动到输入/输出级500的DBI焊盘DBI<0:3>的驱动电路。
图2的半导体装置100的数据输出操作的一个示例可以描述如下。
图4图示了其中读取延迟(RL)被设定为2tCK，且脉冲串长度(BL)被设定为4的一个示例。
当在时间T0处，基于时钟信号CLK的上升沿而输入用于第一列RANK0的读取命令RD时，可以基于时间T1、根据第一同步时钟信号RCLK和第二同步时钟信号FCLK而输出内部数据D0至D3。
第一同步时钟信号RCLK和第二同步时钟信号FCLK可以分别与时钟信号CLK的上升沿和下降沿同步。
基于时间T2，其对应于当输入第一列RANK0的读取命令RD之后预设读取延迟RL的延迟时间已经过去的时间，可以根据输出使能信号OE而通过输入/输出焊盘DQ<0:31>来输出数据。
当假设预定义的列到列间隙是2tCK时，可以在时间T4处输入用于第二列RANK1的读取命令RD，以及可以基于时间T5、根据第一同步时钟信号RCLK和第二同步时钟信号FCLK来输出内部数据D4至D7。
基于时间T6，其对应于当输入第二列RANK1的读取命令RD之后预设读取延迟RL的延迟时间已经过去的时间，可以根据输出使能信号OE通过输入/输出焊盘DQ<0:31>来输出数据。
在此，数据输入/输出焊盘DQ<0:31>可以以字节为基础被分成偶数编号字节焊盘和奇数编号字节焊盘。
例如，在数据输入/输出焊盘DQ<0:31>之中，数据输入/输出焊盘DQ<0:7>和DQ<16:23>可以被设定为偶数编号字节焊盘，而数据输入/输出焊盘DQ<8:15>和DQ<24:31>可以被设定为奇数编号字节焊盘。
因此，在第一列RANK0和第二列RANK1的数据输入/输出焊盘DQ<0:31>之中通过偶数编号字节焊盘DQ<0:7、16:23>输出的数据可以被称为偶数编号字节，而通过奇数编号字节焊盘DQ<8:15、24:31>输出的数据可以被称为奇数编号字节。
例如，基于时间T2的第一同步时钟信号RCLK而通过偶数编号字节焊盘DQ<0:7、16:23>输出的数据E0可以对应于偶数编号字节。然后，基于时间T2的第二同步时钟信号FCLK而通过偶数编号字节焊盘DQ<0:7、16:23>输出的数据E1可以对应于下一个偶数编号字节。
此外，基于时间T2的第一同步时钟信号RCLK而通过奇数编号字节焊盘DQ<8:15、24:31>输出的数据O0可以对应于奇数编号字节，而基于时间T2的第二同步时钟信号FCLK而通过奇数编号字节焊盘DQ<8:15、24:31>输出的数据O1可以对应于下一个奇数编号字节。
可以基于先前数据来对在时间T6处输出的第二列RANK1的数据E4和O4执行DBI操作。因为先前数据E3和O3是从不同的裸片(即第一列RANK0)输出的，所以可能难以执行对比操作。
因此，在通过偶数编号字节焊盘DQ<0:7、16:23>的偶数编号字节输出操作和通过奇数编号字节焊盘DQ<8:15、24:31>的奇数编号字节输出操作中的任意一个或两个期间，数据可以同时转换。
如图5所示，根据本公开的一个实施例的半导体装置101可以对应于图1的存储模块。图5图示了包括在图1的存储模块中的多个裸片之中的两个核心裸片。
两个核心裸片中的每一个可以具有列结构。仅为了方便的目的，核心裸片将被称为第一列RANK0和第二列RANK1。
第一列RANK0和第二列RANK1可以按相同的方式配置。
第一列RANK0可以包括单元阵列200、DBI电路301、第一驱动器401、第二驱动器402、第一输入/输出级501、第二输入/输出级502、预设信号发生电路600、以及输出时序控制电路700。
第一列RANK0的第一输入/输出级501和第二输入/输出级502可以耦接到第二列RANK1的第一输入/输出级501-1和第二输入/输出级502-1。
第一输入/输出级501可以包括数据输入/输出焊盘DQ<0:31>之中与偶数编号字节相对应的数据输入/输出焊盘DQ<0:7、16:23>以及DBI焊盘DBI<0:3>之中的偶数编号DBI焊盘DBI<0、2>。
第二输入/输出级502可以包括数据输入/输出焊盘DQ<0:31>之中与奇数编号字节相对应的数据输入/输出焊盘DQ<8:15、24:31>以及DBI焊盘DBI<0:3>之中的奇数编号DBI焊盘DBI<1、3>。
单元阵列200可以根据从设置在存储模块外部的组件(例如，图1的存储器控制器)或设置在封装体外部的组件(例如，主机系统)提供的地址和命令来输出数据GIO_R<0:31>和GIO_F<0:31>。
DBI电路301可以对从单元阵列200输出的数据GIO_R<0:31>和GIO_F<0:31>执行DBI操作，以及产生DBI数据DATA_R<0:31>和DATA_F<0:31>以及DBI标记RDBI_R<0:3>和RDBI_F<0:3>。
DBI电路301可以仅在读取操作时段期间执行DBI操作，以及可以在其他时段根据DBI重置信号RDBI_AC_RSTB而停止DBI操作。
第一驱动器401可以根据第一同步时钟信号RCLK、第二同步时钟信号FCLK以及偶数编号输出使能信号OE_Even来将DBI数据DATA_R<0:31>和DATA_F<0:31>之中对应于偶数编号字节的DBI数据DATA_F<0:7、16:23>和DATA_F<0:7、16:23>以及DBI标记RDBI_R<0:3>和RDBI_F<0:3>之中的偶数编号DBI标记RDBI_R<0、2>和RDBI_F<0、2>驱动到第一输入/输出级501。
第二驱动器402可以根据第一同步时钟信号RCLK、第二同步时钟信号FCLK、奇数编号输出使能信号OE_Even以及预设信号PRESET来将DBI数据DATA_R<0:31>和DATA_F<0:31>之中对应于奇数编号字节的DBI数据DATA_R<8:15、24:31>和DATA_F<8:15、24:31>以及DBI标记RDBI_R<0:3>和RDBI_F<0:3>之中的奇数编号DBI标记RDBI_R<1、3>和RDBI_F<1、3>驱动到第二输入/输出级502。
预设信号发生电路600可以根据偶数编号输出使能信号OE_Even、奇数编号输出使能信号OE_Odd以及DBI重置信号RDBI_AC_RSTB而产生预设信号PRESET。
预设信号发生电路600可以包括第一逻辑门601和第二逻辑门602。
第一逻辑门601可以使偶数编号输出使能信号OE_Even反相。
第二逻辑门602可以对第一逻辑门601的输出信号、奇数编号输出使能信号OE_Odd以及DBI重置信号RDBI_AC_RSTB执行AND运算，以及将运算结果输出为预设信号PRESET。
输出时序控制电路700可以使用预输出使能信号OE_BL4_RLN10来产生偶数编号输出使能信号OE_Even和奇数编号输出使能信号OE_Odd。
预输出使能信号OE_BL4_RLN10可以对应于产生图2的输出使能信号OE的电路(下文称为“OE电路”)的内部切换信号中的一个。
OE电路可以布置在半导体装置101的外围电路中，通过基于时钟信号CLK来顺序地切换源信号(例如，命令信号)而产生内部切换信号，以及将内部切换信号之中对应于预设延迟的信号输出为图2的输出使能信号OE。
因此，在一个实施例中，OE电路的内部切换信号中的一个可以用作预输出使能信号OE_BL4_RLN10。
第二列RANK1可以包括单元阵列200-1、DBI电路301-1、第一驱动器401-1、第二驱动器402-2、第一输入/输出级501-1、第二输入/输出级502-1、预设信号发生电路600-1、以及输出时序控制电路700-1。因为第二列RANK1可以按与第一列RANK0相同的方式配置，所以将省略或简化任何重复的详细描述，以避免复杂化。
在从其输入/输出级彼此耦接的两个不同裸片顺序地输出数据的列结构中，根据本公开的一个实施例的半导体装置101可以将第一列RANK0和/或第二列RANK1的每一个中的偶数编号字节和奇数编号字节中的任意一个在另一个之前驱动到输入/输出级，以防止SSN。虽然图5仅图示了在第一偶数编号字节之前驱动第一奇数编号字节的电路配置的示例，但是在第一奇数编号字节之前驱动第一偶数编号字节的电路配置也可以包括在本发明的范围内。
如图6所示，第二驱动器402可以包括多个驱动电路。
驱动电路中的每一个可以包括第一至第三逻辑门412、422和452、锁存器432以及发射器442。
第一逻辑门412可以根据第一同步时钟信号RCLK而使DBI数据DATA_R<8:15、24:31>的一个位反相。
第二逻辑门422可以根据第二同步时钟信号FCLK而使DBI数据DATA_F<8:15、24:31>的一个位反相。
第三逻辑门452可以根据预设信号PRESET而使DBI数据DATA_R<8:15、24:31>的一个位反相。
锁存器432可以储存第一至第三逻辑门412、422和452的输出信号。
在奇数编号输出使能信号OE_Odd的激活时段期间，发射器442可以将储存在锁存器432中的信号驱动到第二输入/输出级502的数据输入/输出焊盘DQ<8:15、24:31>中的一个。
虽然在图6中未图示，但第二驱动器402还可以包括驱动电路，其用于将奇数编号DBI标记RDBI_R<1、3>和RDBI_F<1、3>驱动到第二输入/输出级502的DBI焊盘DBI<1、3>。
如图7所示，第一驱动器401可以包括多个驱动电路。
驱动电路中的每一个可以包括第一至第三逻辑门411、421和451、锁存器431以及发射器441。
第一逻辑门411可以根据第一同步时钟信号RCLK而接收DBI数据DATA_R<0:7、16:23>的一个位并使接收到的位反相。
第二逻辑门421可以根据第二同步时钟信号FCLK而接收DBI数据DATA_F<0:7、16:23>的一个位并使接收到的位反相。
第三逻辑门451是用于使第二驱动器402的时序裕度与第三逻辑门451匹配的虚拟电路。
锁存器431可以储存第一至第三逻辑门411、421和451的输出信号。
在偶数编号输出使能信号OE_Even的激活时段期间，发射器441可以将储存在锁存器431中的信号驱动到第一输入/输出级501的数据输入/输出焊盘DQ<0:7、16:23>中的一个。
虽然在图7中未图示，但驱动器400还可以包括驱动电路，其用于将偶数编号DBI标记RDBI_R<0、2>和RDBI_F<0、2>驱动到第一输入/输出级501的DBI焊盘DBI<0、2>。
如图8所示，输出时序控制电路700可以包括第一触发器710和第二触发器720以及第一逻辑门730和第二逻辑门740。
第一触发器710可以基于读取命令RD，根据时钟信号CLK而在比读取延迟RL早一个时钟(1tCK)的时间RL-1处，临时储存预输出使能信号OE_BL4_RLN10，以及在比读取延迟RL早半个时钟(0.5tCK)的时间处，产生第一内部信号OE_BL4_RLN5。
第二触发器720可以根据时钟信号CLK临时储存第一内部信号OE_BL4_RLN5，以及产生与读取延迟RL一致的第二内部信号OE_BL4_RL。
第一逻辑门730可以缓冲第二内部信号OE_BL4_RL，以及输出缓冲的信号作为偶数编号输出使能信号OE_Even。
第二逻辑门740可以对第一内部信号OE_BL4_RLN5和第二内部信号OE_BL4_RL执行OR运算，以及输出运算结果作为奇数编号输出使能信号OE_Odd。
图5的半导体装置101的数据输出操作可以描述如下。
图9图示了读取延迟RL被设定为2tCK，且脉冲串长度BL被设定为4的一个示例。
当在时间T0处、基于时钟信号CLK的上升沿输入用于第一列RANK0的读取命令RD时，可以基于时间T1、根据第一同步时钟信号RCLK和第二同步时钟信号FCLK而输出内部数据D0至D3。
在比输入用于第一列RANK0的读取命令RD之后的预设读取延迟RL早半个时钟的时间处，根据预设信号PRESET和奇数编号输出使能信号OE_Odd，与最早次序相对应的奇数编号字节O0可以在输出偶数编号字节E0之前通过数据输入/输出焊盘DQ<8:15、24:31>来输出。
在DBI重置信号RDBI_AC_RSTB处于非激活电平(例如，高电平)、偶数编号输出使能信号OE_Even处于非激活电平(例如，低电平)以及奇数编号输出使能信号OE_Odd处于激活电平(例如，高电平)的时段期间，预设信号PRESET可以被激活到高电平。
根据第一同步时钟信号RCLK、第二同步时钟信号FCLK和奇数编号输出使能信号OE_Odd，与下一次序相对应的奇数编号字节O1至O3可以以正常时序通过数据输入/输出焊盘DQ<8:15、24:31>来输出。
在时间T2处，其对应于输入用于第一列RANK0的读取命令RD之后预设读取延迟RL的延迟时间已经过去的时间，根据偶数编号输出使能信号OE_Even、第一同步时钟信号RCLK和第二同步时钟信号FCLK，偶数编号字节E0至E3可以通过数据输入/输出焊盘DQ<0:7、16:23>来顺序地输出。
当假设预定义列到列间隙是2tCK时，可以在时间T4输入用于第二列RANK1的读取命令RD，以及可以基于时间T5、根据第一同步时钟信号RCLK和第二同步时钟信号FCLK来输出内部数据D4至D7。
类似于第一列RANK0，在比输入用于第二列RANK1的读取命令RD之后的预设读取延迟RL早半个时钟的时间处，根据预设信号PRESET和奇数编号输出使能信号OE_Odd，与最早次序相对应的奇数编号字节O4可以在输出偶数编号字节E4之前通过数据输入/输出焊盘DQ<8:15、24:31>来输出。
根据第一同步时钟信号RCLK、第二同步时钟信号FCLK和奇数编号输出使能信号OE_Odd，与下一次序相对应的奇数编号字节O5至O7可以以正常时序通过数据输入/输出焊盘DQ<8:15、24:31>来输出。
在时间T6处，其对应于输入用于第二列RANK1的读取命令RD输入之后的预设读取延迟RL，根据偶数编号输出使能信号OE_Even、第一同步时钟信号RCLK和第二同步时钟信号FCLK，偶数编号字节E4至E7可以通过数据输入/输出焊盘DQ<0:7、16:23>来顺序地输出。
当输入预充电命令PCG时，DBI重置信号RDBI_AC_RSTB可以被去激活。
虽然以上已经描述了特定实施例，但本领域的技术人员应该理解的是，所述的实施例仅作为例子。因此，本文所述的半导体装置不应当基于所述实施例而受到限制。更确切地说，应当仅根据所附权利要求结合以上说明书及附图来限制本文所述的半导体装置。

Claims (17)

1.一种半导体装置，包括多个裸片，这些裸片中的任意一个被设定为第一列，而这些裸片中的另一个被设定为第二列，
其中，第一列和第二列中的一个或更多个被配置为：根据读取命令，将偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出，
其中，第一列包括与偶数编号字节相对应的第一输入/输出级和与奇数编号字节相对应的第二输入/输出级，
其中，第二列包括与偶数编号字节相对应的第一输入/输出级和与奇数编号字节相对应的第二输入/输出级，
其中，第一列的第一输入/输出级耦接到第二列的第一输入/输出级，并且第一列的第二输入/输出级耦接到第二列的第二输入/输出级。
2.根据权利要求1所述的半导体装置，其中，第一列的第一输入/输出级还包括偶数编号的数据总线反相DBI焊盘，而第一列的第二输入/输出级还包括奇数编号的DBI焊盘。
3.根据权利要求1所述的半导体装置，其中，第一列包括：
单元阵列，被配置为根据读取命令而输出数据；
数据总线反相DBI电路，被配置为通过对从单元阵列输出的数据执行DBI操作而产生DBI数据和DBI标记，以及输出DBI数据和DBI标记；
第一驱动器，被配置为在第一时间处将DBI数据之中的偶数编号字节驱动到第一输入/输出级；
第二驱动器，被配置为根据预设信号，在第二时间处将DBI数据之中的奇数编号字节驱动到第二输入/输出级；以及
预设信号发生电路，被配置为根据用于重置DBI电路的DBI重置信号而产生预设信号。
4.根据权利要求3所述的半导体装置，其中，第二驱动器包括：
第一逻辑门，被配置为接收DBI数据之中的对应于第一同步时钟信号的数据；
第二逻辑门，被配置为接收DBI数据之中的对应于第二同步时钟信号的数据；
锁存器，被配置为储存第一逻辑门和第二逻辑门的输出信号；以及
发射器，被配置为在奇数编号输出使能信号的激活时段期间，将储存在锁存器中的信号作为奇数编号字节而驱动到第二输入/输出级。
5.根据权利要求3所述的半导体装置，其中，预设信号发生电路对偶数编号输出使能信号、奇数编号输出使能信号以及DBI重置信号执行逻辑运算，以及输出运算结果作为预设信号。
6.一种半导体装置，包括第一裸片和第二裸片，被设定为第一列的第一裸片的输入/输出级耦接到被设定为第二列的第二裸片的输入/输出级，
其中，第一列和第二列中的一个或更多个被配置为：根据读取命令，将偶数编号字节和奇数编号字节通过输入/输出级来顺序地输出，以及将偶数编号字节和奇数编号字节之中与最早次序相对应的偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出，
其中，第一列包括与偶数编号字节相对应的第一输入/输出级和与奇数编号字节相对应的第二输入/输出级，
其中，第二列包括与偶数编号字节相对应的第一输入/输出级和与奇数编号字节相对应的第二输入/输出级，
其中，第一列的第一输入/输出级耦接到第二列的第一输入/输出级，并且第一列的第二输入/输出级耦接到第二列的第二输入/输出级。
7.根据权利要求6所述的半导体装置，其中，第一列的第一输入/输出级还包括偶数编号的数据总线反相DBI焊盘，而第一列的第二输入/输出级还包括奇数编号的DBI焊盘。
8.根据权利要求6所述的半导体装置，其中，第一列包括：
单元阵列，被配置为根据读取命令而输出数据；
数据总线反相DBI电路，被配置为通过对从单元阵列输出的数据执行DBI操作而产生DBI数据和DBI标记，输出DBI数据和DBI标记，以及根据DBI重置信号而被重置；
第一驱动器，被配置为在第一时间处将DBI数据之中的偶数编号字节驱动到第一输入/输出级；
第二驱动器，被配置为根据预设信号，在早于第一时间的时间处将DBI数据之中的奇数编号字节驱动到第二输入/输出级；以及
预设信号发生电路，被配置为根据DBI重置信号而产生预设信号。
9.根据权利要求8所述的半导体装置，其中，第二驱动器包括：
第一逻辑门，被配置为接收DBI数据之中的对应于第一同步时钟信号的数据；
第二逻辑门，被配置为接收DBI数据之中的对应于第二同步时钟信号的数据；
锁存器，被配置为储存第一逻辑门和第二逻辑门的输出信号；以及
发射器，被配置为在奇数编号输出使能信号的激活时段期间，将储存在锁存器中的信号作为奇数编号字节而驱动到第二输入/输出级。
10.根据权利要求8所述的半导体装置，其中，预设信号发生电路对偶数编号输出使能信号、奇数编号输出使能信号以及DBI重置信号执行逻辑运算，以及输出运算结果作为预设信号。
11.根据权利要求10所述的半导体装置，还包括输出时序控制电路，所述输出时序控制电路被配置为基于时钟信号，使用通过顺序切换源信号而产生的内部切换信号来产生偶数编号输出使能信号和奇数编号输出使能信号。
12.根据权利要求11所述的半导体装置，其中，输出时序控制电路包括：
第一触发器，被配置为根据时钟信号而临时储存内部切换信号中的一个，以及产生第一内部信号；
第二触发器，被配置为根据时钟信号而临时储存第一内部信号，以及输出储存的信号作为偶数编号输出使能信号；以及
逻辑门，被配置为对第一内部信号和偶数编号输出使能信号执行OR运算，以及输出运算结果作为奇数编号输出使能信号。
13.一种半导体装置，包括：
单元阵列，被配置为根据读取命令而输出数据；
数据总线反相DBI电路，被配置为通过对从单元阵列输出的数据执行DBI操作而产生DBI数据和DBI标记，输出DBI数据和DBI标记，以及根据DBI重置信号而被重置；
第一驱动器，被配置为在第一时间处将DBI数据之中的偶数编号字节驱动到第一输入/输出级；
第二驱动器，被配置为根据预设信号，在早于第一时间的时间处将DBI数据之中的奇数编号字节驱动到第二输入/输出级；以及
预设信号发生电路，被配置为根据DBI重置信号而产生预设信号。
14.根据权利要求13所述的半导体装置，其中，第二驱动器包括：
第一逻辑门，被配置为接收DBI数据之中的对应于第一同步时钟信号的数据；
第二逻辑门，被配置为接收DBI数据之中的对应于第二同步时钟信号的数据；
锁存器，被配置为储存第一逻辑门和第二逻辑门的输出信号；以及
发射器，被配置为在奇数编号输出使能信号的激活时段期间，将储存在锁存器中的信号作为奇数编号字节而驱动到第二输入/输出级。
15.根据权利要求13所述的半导体装置，其中，预设信号发生电路对偶数编号输出使能信号、奇数编号输出使能信号以及DBI重置信号执行逻辑运算，以及输出运算结果作为预设信号。
16.根据权利要求13所述的半导体装置，还包括输出时序控制电路，所述输出时序控制电路被配置为基于时钟信号，使用通过顺序切换源信号而产生的内部切换信号来产生偶数编号输出使能信号和奇数编号输出使能信号。
17.根据权利要求16所述的半导体装置，其中，输出时序控制电路包括：
第一触发器，被配置为根据时钟信号而临时储存内部切换信号中的一个，以及产生第一内部信号；
第二触发器，被配置为根据时钟信号而临时储存第一内部信号，以及输出储存的信号作为偶数编号输出使能信号；以及
逻辑门，被配置为对第一内部信号和偶数编号输出使能信号执行OR运算，以及输出运算结果作为奇数编号输出使能信号。
CN201610366077.XA 2015-12-02 2016-05-27 具有多列的半导体装置 Active CN106815177B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150170502A KR102432934B1 (ko) 2015-12-02 2015-12-02 적층형 반도체 장치
KR10-2015-0170502 2015-12-02

Publications (2)

Publication Number Publication Date
CN106815177A CN106815177A (zh) 2017-06-09
CN106815177B true CN106815177B (zh) 2020-08-07

Family

ID=58800444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610366077.XA Active CN106815177B (zh) 2015-12-02 2016-05-27 具有多列的半导体装置

Country Status (3)

Country Link
US (1) US9953943B2 (zh)
KR (1) KR102432934B1 (zh)
CN (1) CN106815177B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10254782B2 (en) * 2016-08-30 2019-04-09 Micron Technology, Inc. Apparatuses for reducing clock path power consumption in low power dynamic random access memory
KR20190061298A (ko) * 2017-11-27 2019-06-05 에스케이하이닉스 주식회사 반도체 장치
KR102433331B1 (ko) * 2017-12-26 2022-08-18 에스케이하이닉스 주식회사 집적회로 칩
KR20190105346A (ko) * 2018-03-05 2019-09-17 삼성전자주식회사 메모리 패키지 및 메모리 장치
KR102532995B1 (ko) * 2018-03-26 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102605145B1 (ko) * 2018-07-13 2023-11-24 에스케이하이닉스 주식회사 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치
US11545189B2 (en) 2020-04-07 2023-01-03 Micron Technology, Inc. Apparatuses and methods for different IO widths for stacked die
US20200251159A1 (en) * 2020-04-21 2020-08-06 Intel Corporation Stacked memory device with end to end data bus inversion
US11769731B2 (en) * 2021-01-14 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd Architecture for computing system package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100042889A1 (en) * 2008-08-15 2010-02-18 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US20130036273A1 (en) * 2011-08-05 2013-02-07 Rambus Inc. Memory Signal Buffers and Modules Supporting Variable Access Granularity
US20130313709A1 (en) * 2011-12-22 2013-11-28 Todd A. Hinck Interconnection of a packaged chip to a die in a package utilizing on-package input/output interfaces
US20140003174A1 (en) * 2012-06-28 2014-01-02 SK Hynix Inc. Integrated circuit chip and memory device having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
KR20110088947A (ko) 2010-01-29 2011-08-04 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력 회로
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
KR20130011138A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 모노 랭크와 멀티 랭크로 호환 가능한 메모리 장치
KR20150051021A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 집적회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100042889A1 (en) * 2008-08-15 2010-02-18 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US20130036273A1 (en) * 2011-08-05 2013-02-07 Rambus Inc. Memory Signal Buffers and Modules Supporting Variable Access Granularity
US20130313709A1 (en) * 2011-12-22 2013-11-28 Todd A. Hinck Interconnection of a packaged chip to a die in a package utilizing on-package input/output interfaces
US20140003174A1 (en) * 2012-06-28 2014-01-02 SK Hynix Inc. Integrated circuit chip and memory device having the same

Also Published As

Publication number Publication date
KR20170064707A (ko) 2017-06-12
US9953943B2 (en) 2018-04-24
CN106815177A (zh) 2017-06-09
KR102432934B1 (ko) 2022-08-17
US20170162237A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
CN106815177B (zh) 具有多列的半导体装置
CN106782665B (zh) 层叠存储器件及包括其的半导体存储系统
US9997229B2 (en) Address decoder and active control circuit and semiconductor memory including the same
US9196351B2 (en) Device including a plurality of memory banks and a pipeline control circuit configured to execute a command on the plurality of memory banks
US10553263B2 (en) Memory device with write data bus control
CN106782641B (zh) 层叠存储器件和半导体存储系统
US8477545B2 (en) Semiconductor apparatus
US10255957B2 (en) Semiconductor integrated circuit
JP2013182635A (ja) 半導体装置及びこれを備える情報処理システム並びに半導体装置の制御方法
CN107767912B (zh) 半导体装置
US20210166743A1 (en) Memory system, contdol method, and non-transitory computer readable medium
KR20220158827A (ko) 적층 다이용 상이한 버스트 길이들을 위한 장치들 및 방법들
US20150067274A1 (en) Memory system
JP6878745B2 (ja) マーチングメモリ及び計算機システム
KR20210081036A (ko) 적층형 반도체 장치 및 반도체 시스템
CN116075895A (zh) 具有存取控制机制的设备及其操作方法
US10607965B2 (en) Stacked semiconductor device, system including the same and method of transferring signals in the same
US9013337B2 (en) Data input/output device and system including the same
US20150380070A1 (en) Latch circuit and input/output device including the same
KR20130097575A (ko) 데이터전송제어회로 및 이를 이용한 반도체메모리장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant