CN106796264A - 片上系统的老化控制 - Google Patents

片上系统的老化控制 Download PDF

Info

Publication number
CN106796264A
CN106796264A CN201580044505.0A CN201580044505A CN106796264A CN 106796264 A CN106796264 A CN 106796264A CN 201580044505 A CN201580044505 A CN 201580044505A CN 106796264 A CN106796264 A CN 106796264A
Authority
CN
China
Prior art keywords
value
soc
chip system
stress
aging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580044505.0A
Other languages
English (en)
Other versions
CN106796264A8 (zh
Inventor
克劳迪奥·法维
马尔科·马凯蒂
卡尔·奥森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagravision SARL
Original Assignee
Nagravision SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagravision SA filed Critical Nagravision SA
Publication of CN106796264A publication Critical patent/CN106796264A/zh
Publication of CN106796264A8 publication Critical patent/CN106796264A8/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/577—Assessing vulnerabilities and evaluating computer system security
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种控制片上系统的老化的方法，片上系统包括一个或多个包含半导体电路部件的器件以及至少一个老化控制器，其监控片上系统内循环的电子信号。该方法包括以下步骤：通过改变与其运行模式相关的硬件参数来对片上系统的至少一个器件施加应力，将与由所述至少一个器件产生的电信号相关联的至少一个参数与参考参数进行比较来确定对应于所述至少一个器件的运行寿命值的差值，如果所述运行寿命值等于或超过阈值寿命值，确定应力状态值，以及根据所述应力状态值修改所述至少一个器件的运行模式。还公开了执行该方法的片上系统。

Description

片上系统的老化控制
技术领域
本发明涉及构建在集成电路上的片上系统的硬件中实现的安全措施，例如用于在条件访问系统中管理用于访问多媒体内容的用户权限。特别地，老化或可靠运行寿命时间由在片上系统中实现的硬件设备来控制。
背景技术
在运行使用期间半导体部件的可靠性降低。事实上，它们受诸如温度和电压的可变运行约束影响。这些约束导致老化效应，其与由于运行期间的温度和电压导致的累积应力成比例，并且根据或多或少涉及片上系统的部分而变化。
一种这样的老化效应是当电荷载流子陷入CMOS(互补金属氧化物半导体)晶体管的栅极氧化物内时产生的热载流子注入(HCI)。捕获的电荷载流子随时间累积，在晶体管的栅极氧化物内产生内建电荷。该捕获的电荷降低通过晶体管通道的载流子迁移率，并改变晶体管阈值电压。热载流子注入通过增加运行温度和电压被加剧，并且具有与寿命成比例的累积效应。
另一老化效应是影响NMOS晶体管的正偏压温度不稳定性(PBTI)或影响PMOS晶体管的负偏压温度不稳定性(NBTI)，其由涉及电场，空穴，硅-氢键和温度的电化学反应引起。在运行期间，DC偏置电压在NMOS或PMOS晶体管的栅极氧化物和硅衬底之间产生界面陷阱。这些界面陷阱随时间累积，并且具有改变阈值电压和减小驱动电流和CMOS晶体管的速度的效果。
HCI和BTI效应可最终结合在一起并在称为与时间相关电介质击穿(TimeDependent Dielectric Breakdown，TDDB)的工艺中形成穿过栅极堆叠的导电路径。例如，2010年4月，明尼苏达大学的John Patrick Keane的标题为“On-Chip Circuits forCharacterizing Transistor Aging Mechanisms in Advanced CMOS Technologies(用于表征高级CMOS技术中的晶体管老化机制的片上电路)”的文献详细描述了不同的CMOS晶体管老化效应。
由于晶体管老化引起的速度退化可以使用片上传感器直接测量，例如用来优化电路时钟速度，如最近的出版物和技术趋势所示，参见文献“Transistor Aging(晶体管老化)”-2013年7月的IEEE Spectrum。可以通过观察片上系统内任何现有电路径上的环形振荡器的速度来实现栅极老化的测量。
因此，集成电路的不同内部组件具有不同的可靠寿命，这取决于经受局部工作电压和温度的局部环境以及电路组件的特定应力历史。存在于高使用、高应力环境中的组件将具有更短的可靠寿命。
在付费电视领域，条件访问系统(CAS)或数字版权管理(DRM)方案主要目标是必须保证只有授权的客户可以访问媒体内容。如果客户端侧的权限管理基于嵌入诸如闪存的私人安全多次可编程存储器的专用硬件安全令牌(诸如智能卡)，则通常获得高级别的安全性。
CAS系统的一个特征是确保用户实际为他们正在观看的内容付费；一种已知的技术是基于购买可能随时间花费的信用或“硬币”。包含硬币的电子“钱包”通常由存储在诸如闪存的永久存储器上的文件组成。电子钱包可以被唯一地绑定到嵌入唯一标识符(UID)的给定芯片上，使得用户不能共享该信用。芯片UID可以被永久的编程在芯片上，并且这通常利用一次性可编程(One-Time Programmable，OTP)存储器或熔丝来完成。
熔丝可能在系统配置和安全性的设计中起核心作用。它们在深亚微米技术中的实现通常是用昂贵的模拟半导体知识产权核(IP核)来完成的。此外，该实现的安全性取决于IP核提供商。
老化监测技术例如由文献US2005/134394A1和US2014/097856A1描述。
文献US2005/134394A1公开了一种监测或表征在半导体器件的寿命期间累积的晶体管退化量的方法和装置。提供具有基本类似的晶体管网络或电路的环形振荡器对。当集成电路通电时，该对环形振荡器中的一个被启用，使得其在集成电路的寿命期间处于应力下。在一个实施例中，集成电路包括执行一个或多个功能的一个或多个功能块和集成的片上表征电路。集成的片上表征电路包括产生参考振荡信号的选择性启用或参考环形振荡器，产生自激振荡信号的自由运行的环或模式驱动“老化”振荡器，以及耦合至选择性启用环形振荡器和老化环形振荡器的比较电路，所述比较电路确定晶体管退化量。
由表征电路提供的退化水平输出可以在集成电路内部或外部使用。另外，数据的收集和其处理可以被自动执行。现场中的用户系统的集成电路可以将晶体管退化信息传递到中央数据库中，使得它可以被聚集在一起并且评估现场中的所有集成电路。该信息可用于评估对特定电路的晶体管老化影响，临界速度路径和最大退化，以及确定与使用可靠性保护带用于集成电路产品相关联的风险和回报。
由表征电路测量的退化水平用于统计目的和可靠性评估，而不影响集成电路中器件的功能或其全局行为。
文献US2014/097856A1公开了一种用于监测老化的传感器，其改变集成电路中的功能器件的性能。传感器可以创建和表征动态老化应力和/或在动态电压缩放和/或动态频率缩放下提供对电路的老化退化的监测。包括环形振荡器的老化传感器提供指示由于老化而导致的集成电路的运行退化的信息。功能装置的参数可以由老化补偿逻辑控制，老化补偿逻辑监测由老化传感器提供的老化信息，并且基于老化信息确定功能装置的参数是否应该被调整以补偿老化引起的功能装置的性能下降。例如，如果老化补偿逻辑基于由老化传感器提供的老化信息，确定功能装置或其一部分的计时性能在当前电压和/或频率下变得不可靠，则老化补偿逻辑可以改变功能设备的参数，例如增加对功能电路供电的电压和/或调整信号频率或计时以改善计时性能。
老化传感器的作用是依次测量集成电路中的功能器件的退化水平。诸如频率和/或电压变化值由老化补偿逻辑收集，老化补偿逻辑还被用于通过作用于功能参数来补偿由于老化引起的退化，以便维持与在一个或多个器件退化之前的集成电路相同的性能。
发明内容
根据本发明的实施例的老化控制的目的是克服在需要高安全性硬件和软件功能的片上系统中应用的已知概念的熔丝的上述缺点。
根据实施例，公开了一种如权利要求1所述的控制片上系统老化的方法。
还公开了如权利要求8所述的一种配置成控制一个或多个设备的老化的片上系统。
通过监控由用于改变振荡器的硬件参数(例如增加DC供应电压，设置AC偏置电压或电阻器电流来增加振荡器电路温度或其组合)的命令所施加应力的振荡器电路，可以控制诸如密码处理器、存储器管理单元、存储器、通信接口等的设备上的老化。与振荡器的运行条件相关的这些硬件参数影响信号频率，该信号频率与运行时间和在给定时间期间或周期性地施加的应力成比例地减小。
将振荡器信号频率与例如由无应力振荡器产生的参考频率进行比较，以便确定表示振荡器信号频率减小的差值。频率差表示与振荡器相关联的至少一个设备的运行寿命值。如果运行寿命值等于或超过预定阈值寿命值，则例如以位从值0到值1或者相反地变化的形式确定应力状态值。
监测应力状态值以便确定一个或多个设备的寿命，并且例如通过禁用功能来修改设备的运行模式。通常，每个与一个或多个设备相关联的几个振荡器以不同的方式被施加应力，并且它们各自的应力状态值可以以指示片上系统的全局老化状态的值的阵列的形式存储在存储器中。
值的阵列可以是位串、表或阵列的形式，其中表示应力状态值的每个元素与片上系统的设备相关联。根据实施例，可以将应力状态值和与允许确定器件是否相对于其它器件更密集地被施加应力的器件相关联的阈值进行比较。在一个或多个设备显示超过阈值的情况下，例如通过限制或禁用其一个或多个功能，可以修改片上系统的全局行为。
限制片上系统的至少一个运行模式下的一个或多个功能可能导致引起性能损失的至少一个效果或效果的组合，诸如处理速度降低、相对于其标称容量的较低运行存储器容量、加密/解密能力的降低、所记录的用户权限的更早的到期日等等。所述限制还可以将片上系统功能限制到不再需要高安全级别的基本运行模式。
禁用片上系统的至少一个运行模式下的一个或多个功能可以通过停止组成片上系统的一个或多个器件的运行来引发。例如，可以停止解密装置的处理器，或者可以阻止对存储在存储器中的与安全相关的解密密钥或其它数据的访问。
老化还取决于其器件执行许多功能的片上系统的运行模式，从半导体部件上的可忽略或低限制的待机状态直到导致对振荡器密集地施加应力的高活动率。
根据实施例，老化控制器可以对除了环形振荡器的频率即计时参数，之外的电信号的其它参数起作用，例如由片上系统的装置产生的信号的跃迁时间或传播时间。实际上，减小振荡器频率的老化，增加了与相应参考信号相关的信号传播时间或跃迁时间。
附图说明
以下详细描述参考附图，其中：
图1示出了根据本发明的一个实施例的用于通过对与其相关联的环形振荡器施加应力来控制各种器件的老化的片上系统的图。
图2示出了取决于由加速老化的过电压引起的时间和应力的环形振荡器频率的测量变化的示例。
图3示出了受应力和无应力环形振荡器的时间函数的频率变化的折线图。
具体实施方式
根据优选配置，老化控制器是基于在片上系统SOC中实现的用于测量器件老化的环形振荡器RO电路。环形振荡器RO电路包括至少一个反相元件或反相器以及由缓冲器、电容或偶数个反相器组成的延迟元件。众所周知的配置包括串联连接的偶数个CMOS反相器的链，其中最后一个反相器的输出被反馈为第一反相器的输入，从而形成环。
真正的环形振荡器RO仅需要电力来运行；高于某一阈值电压，振荡自发地开始。为了提高振荡的频率，通常使用两种方法。首先，可以增加施加的电压；这增加了振荡的频率和消耗的电流二者。施加到电路的最大允许电压限制了给定振荡器的速度。其次，对于给定电力消耗，环中的较少数量的反相器导致较高的振荡频率。给定电源电压下的基频Fosc由Fosc＝1/(N*T)计算，其中N表示环中的反相器的数量，以及T表示单个反相器的时间延迟。
由于老化效应通过使晶体管的开关速度变慢而影响晶体管的开关速度，具有10至100个MOSFET晶体管的环形振荡器RO将看到其基本频率随时间减慢。因此，随时间的变化与包含在环形振荡器中的反相器的各自晶体管的数量直接成正比。可以通过以不同的方式(例如施加DC过电压、AC电压偏置、，引起比正常运行温度更高的温度的电阻器中的电流增加及其组合)对环形振荡器RO电路施加应力来增加变化。有趣的部分是晶体管的老化不能逆转。
下面的文档描述了CMOS工艺技术中观察到的老化原因和影响：
[1]″Transistor Aging(晶体管老化)″-IEEE Spectrum of July 2013
(http：//spectrum.ieee.Org/semiconductors/processors/transistor-aging/0)
[2]Radio：A Standard-Cell-Based Sensor for On-Chip Aging and Flip-FlopMetastability Measurements(用于片上老化和触发器亚稳度测量的基于标准电池的传感器)，Xiaoxiao Wang et al.，University of Connecticut
(www.engr.uconn.edu/～tehrani/publications/itc-2012-1.pdf)
[3]“On-Chip Circuits for Characterizing Transistor Aging Mechanismsin Advanced CMOS Technologies(高级CMOS技术中的表征晶体管老化机制的片上电路)”by John Patrick Keane，University of Minnesota，April 2010
(conservancy.umn.edu/bitstream/123382/1/Keane_umn_0130E_10992.pdf)
[4]ANALYSIS OF IMPACT OF TRANSISTOR AGING EFFECTS ON CLOCK SKEW INNANO-SCALE CMOS(纳米级CMOS中的时钟脉冲相位差的晶体管老化效应的影响分析)byMandeep Singh Randhawa，San Francisco State University，California，May 2011
(userwww.sfsu.edu/necrc/files/thesis/thesis_report_Mandeep.pdf)
[5]An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring(用于电路老化检测的片上测试时钟控制方案)by Hyunbean Yi，JOURNAL OFSEMICONDUCTOR TECHNOLOGY AND SCIENCE，VOL.13，N0.1，FEBRUARY，2013
((www.jsts.org/html/journal/journal_files/2013/02/Year2013Volume13_01_11.pdf)
对于栅极老化的几个原因包括热载流子注入(HCI)、偏置温度不稳定性(BTI)和时间相关电介质击穿(TDDB)或氧化物击穿。所有这些现象促使在集成电路中大规模使用的MOS晶体管的阈值电压的变化，并且具有在其寿命期间逐渐减慢栅极速度的全局效应。这种减速可以用片上传感器直接测量，例如如文献[1]所示用来优化电路时钟速度。可以通过观察环形振荡器的速度来实现栅极老化的测量。从文献[3]中获得的图2示出了当振荡器被施加过压时，环形振荡器频率的百分比(％)对以秒(s)为单位的应力时间的变化。这些结果证实BTI对频率最弱地依赖，而HCI随着开关活动性增加而退化。更多的开关动作导致被驱动穿过被测器件的通道的电流增加，意味着存在更多的热载流子。在较高频率处可以观察到HCI的指数幂指数(n)的减小，这显然是由于在这种情况下的退化的快速饱和。老化机理BTI和HCI二者随电压而退化，并且可以观察到在较低电压下的HCI指数幂指数(n)的减小。这已经通过在更接近实际运行条件的较低电压下破坏的Si-O(硅-氧化物)键的可能减少的贡献来解释。因此，电路或栅极老化测量可以基于复杂片上系统中的任何现有电路径。
根据本发明一个实施例的由图1的图表示的器件D1、D2、D3的老化由老化控制器AGC控制，每个器件包括半导体电路组件。通常以利用专用软件程序来运行的硬件器件形式的老化控制器AGC将命令SI1、SI2、SI3发送到相关联的环形振荡器RO，即本地连接到每个器件D1、D2、D3，以便向它们施加应力。这些命令在预定时间或在时间段内对上述硬件参数作用，以便加速对应于相关联的器件D1、D2、D3的老化的环形振荡器的老化。
片上系统SOC根据所需的功能在运行模式下运行。最优选地，在付费电视机顶盒的示例中，片上系统可以包含在涉及数据加密/解密操作，用户权利有效性时间检查，用于内容查看的信用和借记管理等中所涉及的安全模块中。
所选择器件的老化根据它们的功能通过相对于其它器件的更高电源电压增加的应力施加而被加速。因此，特定命令可以通过增加它们的活动率，电源电压或有助于增加运行温度的电流值来管理与所选择的器件相关联的环形振荡器的应力。在片上系统的待机模式中，当其它器件被关闭时，一些器件可能仍然完全运行，使得具有例如复杂安全功能的器件将比仅具有基本功能的器件更快地过期。
根据优选实施例，每个器件D1、D2、D3可以与被称为环形振荡器熔丝ROF的特定振荡器电路相关联。术语“熔丝”表示着当达到给定的运行寿命值时，环形振荡器能够修改或禁用器件的某些特征。
振荡器电路，优选地是奇数N个反相器IN1...INn组成的环形振荡器的形式，在片上系统SOC运行期间产生具有频率Fosc的信号。环形振荡器在正常或无应力施加运行条件下以及在根据从老化控制器AGC接收的命令SI1，SI2，SI3的应力条件下运行。
第一比较器CP1比较Fosc的值和参考频率值Fref，所述参考频率值Fref例如在初始化或个性化阶段期间被存储在片上系统SOC的非易失性设置存储器中。
参考频率Fref可以对于所有器件D1、D2、D3是相同的，或者对于每个器件或者根据其活动率的预定义的器件组而言是特定的。
根据实施例，参考频率值Fref可以对应于由放置在片上系统SOC内部或外部的参考生成器生成的时钟信号的频率。
当振荡器信号频率Fosc值与参考频率值Fref不同时，第一比较器CP1确定与相关器件D1的运行寿命对应的差值ΔF。片上系统SOC的每个器件D1、D2、D3可以优选地与其自己的环形振荡器熔丝器件ROF相关联，以选择性地启用老化器件。由于每个器件D1、D2、D3具有其特定活动率，通过振荡器信号频率Fosc的减小来测量的老化效应相对于参考频率Fref也是器件特定的。
在第一比较器CP1的输出处的运行寿命值通过第二比较器CP2与环形振荡器相关联的器件特定的阈值运行寿命值TA进行比较。该阈值运行寿命值TA最初以与根据相关实施例的参考频率值Fref类似的方式存储在片上系统SOC的设置存储器中。
使用两个比较器具有允许根据构成片上系统SOC的不同器件的功能在参考频率的不同值之间以及阈值寿命的不同值之间进行特定比较的优点。
如果运行寿命值等于或大于阈值运行寿命值TA，则第二比较器CP2输出例如与应力状态值ST相对应的二进制值0或1。在优选实施例中，设置为1的应力状态值位对应于达到的运行寿命值，即由ΔF表示的运行寿命值等于或高于阈值寿命值TA。
根据实施例，可以将对应于运行寿命值的频率差值ΔF与多于一个阈值运行寿命值进行比较，以提供不同的应力状态值。例如，根据施加的应力，运行寿命值达到由第一状态ST1指示的第一阈值TA1，然后在一定时间和施加应力之后，运行寿命值达到由第二状态ST2指示的第二阈值TA2，以此类推直到达到最终阈值运行寿命值TAn。粒度，即阈值的数量与阈值运行寿命值之间的间隔取决于关于器件活动率和施加应力作用下的老化进展所需的信息。相关器件的运行模式因此还可以取决于不同的所达到的阈值寿命值。在这种情况下，可以建立应力状态值表，其示出在预定应力条件和器件运行模式下达到其应力所需的不同阈值寿命值和时间段。
位串
根据实施例，与每个器件相关联的应力状态值可以形成位串中的位，其中例如设置为1的每个位对应于所述器件达到或超过的运行寿命值。在另一个实施例中，应力状态值可以由一个位组0和1编码，并且该位串由表示每个器件应力状态值的组的级联产生。
全局计数器
计数器可以用于确定芯片的一般状态。在验证过程之前，计数器被初始化。在每次器件验证时，如果寿命值等于或超过预定阈值寿命值，则更新计数器。在过程结束时，计数器的值表示超过阈值的器件数量，其显示了片上系统的全局状态。如果计数器达到预定阈值，则可以采取适当的动作。
器件计数器
根据另一实施例，当达到或超过运行寿命值时，可以更新与每个器件相关联的计数器。计数器的更新表示计数器从起始值开始递增(通常设置为零)或从片上系统的初始化或个性化阶段期间设置的预定值递减。在这种情况下，每个应力状态值对应于计数器的值，其可以用于通过例如位串实施例中的串联形成一串值。
双阈值
根据另一实施例，阈值应力状态值可以归因为每个器件。在与预定阈值寿命值比较期间，运行寿命值和预定阈值之间的差值被存储为器件状态应力值。一旦所有器件被施加压力，值的阵列表示芯片的行为。可以例如通过对所有应力状态值求和以获得全局应力状态值来确定另一全局寿命值。这种方法的区别是给予每个器件不同的权重。在比特位方法(见上文)中，每个器件具有相同的权重，并且根据超过阈值的位(即，器件)数确定全局状态值。在双阈值方法中，在应力状态值以高的差值超过阈值的情况下，该差值仅可以触发运行模式的修改。
示例
下表示出了具有3个器件D1、D2、D3的示例，每个器件具有单独的阈值寿命值DTA。将当前器件的当前应力状态值ST与该阈值DTA进行比较，以确定阈值超过值TE。假使当前应力状态值ST低于阈值DTA，结果TE被设置为零。在其它情况下，结果值TE可以根据器件阈值寿命值DTA被进一步归一化，以考虑每个阈值DTA的绝对变化。在该示例中，计算相对于器件阈值寿命值DTA的阈值超过率TER百分比，以允许每个器件的应力强度评估。因此，归一化的阈值超过值TE产生对于每个器件具有相同尺度的值(阈值超过率TER)，并且然后可以彼此进行比较。
下一步骤是通过对所有阈值超过率TER求和(或计算超过率TER的阈值的平均值)来确定全局应力状态值。然后可以将该全局应力状态值与全局阈值进行比较，以确定片上系统的总体应力状态。
表示几个器件的应力状态值或全局片上系统应力状态值的二进制值或二进制值串可以存储在由老化控制器AGC监控的安全存储器M中，诸如非易失性存储器，随机存取存储器或寄存器。这些值可被用于加密目的以形成用于执行密码计算的唯一密钥，其允许例如芯片在条件访问系统中获得权限。
本发明的一个实施例的环形振荡器熔丝ROF根据如图3所示的三种运行模式运行：
-关闭模式：环形振荡器熔丝ROF不活动，例如当电源关闭时。
-读模式：环形振荡器熔丝ROF在正常条件下工作。
-应力模式：环形振荡器熔丝ROF例如在高温或过电压的应力条件下工作。
根据图3，在制造芯片时测量和存储振荡器的标称初始频率finit。频率根据取决于施加在环形振荡器熔丝ROF上的应力强度与时间的斜率，随时间从其初始值finit减小。因此，应力加速老化，如图3中的虚线段所示。在给定时间之后，通过显示差值ΔF，施加应力的环形振荡器熔丝ROF的频率变得明显低于由连续线段表示的无应力环形振荡器熔丝ROF的频率。
片上系统可以具有数千个环形振荡器熔丝ROF，其可以用于确定指示与环形振荡器熔丝ROF相关联的每个器件的应力状态的大量数据位。由于环形振荡器可以使用标准库单元(基本CMOS反相器)来实现，所以它们的集成是无缝的，并且可以与其它可用的核自由组合。
根据图1的图表，片上系统SOC的每个器件D1、D2、D3分别由环形振荡器熔丝ROF1、ROF2、ROF3提供，其可以根据每个器件D1、D2、D3的特性单独地施加应力。因此，全局应力状态值可以由三位的二进制串表示，每个器件一位。在示例中，二进制串[100]表示第一器件D1已经达到由第二比较器CP2上的阈值TA设置的寿命，而其它器件D2、D3的环形振荡器熔丝ROF没有被充分地施加应力来达到阈值寿命值。第一器件D1可以由老化控制器AGC禁用，使得片上系统的一些功能可以被视为已过期。
在某一运行时间和应力之后获得的对应于片上系统的全局应力状态值的串的二进制值可以由管理中心或客户端支持服务利用，管理中心或客户端支持服务可以使用片上系统对器件行为进行作用。全局应力状态还可以用于确定例如允许定义硬件和/或软件更新的必要性的系统的应力水平或装置的使用历史。
根据实施例，老化控制器AGC可以控制信号计时参数，如由片上系统的器件产生的信号的跃迁时间或传播时间，而不是由与器件相关联的振荡器生成的信号的频率。数字信号的跃迁时间对应于信号从低状态转变到高状态所花费的时间，反之亦然。传播时间对应于数字信号从电路中的第一位置流动到第二位置所花费的时间，测量该时间作为两个位置之间的时移。除了振荡器频率的减小之外，包含半导体的电路的老化的结果是与相应参考信号相关的信号跃迁时间或信号传播时间的增加。
在这种情况下，老化控制器在预定时间期间或周期性地通过例如使用更高的电源电压或电流增加其活动率来对器件施加应力。除了频率值，老化控制器将在被施加应力的器件中测量的信号定时与由未受到应力的器件产生的参考信号的相应定时进行比较。
如上所述的方法和老化控制器可以以有效的方式应用于许多种装置中，其中为了安全目的，必须选择性地管理器件或功能的到期。
根据本发明的方法的实施例，每个器件包括单独的阈值寿命值DTA，对每个器件应力状态值的编码包括以下步骤：
将每个器件的当前应力状态值ST与所述器件的阈值寿命值DTA进行比较，
如果当前应力状态值ST低于阈值寿命值DTA，将阈值超过值TE设置为零，
如果当前应力状态值ST等于或高于阈值寿命值DTA，生成阈值超过值TE，
将阈值超过值TE相对于阈值寿命值DTA归一化以获得每个器件的阈值超过率TER，
通过计算每个器件的阈值超过率TER的和或平均值来确定全局应力状态，
将全局应力状态值与全局阈值进行比较以确定片上系统的全局应力状态，以及如果全局应力状态值等于或高于所述全局阈值，则修改所述片上系统的全局行为。
虽然已经参照具体示例性实施例描述了本公开的实施例，但是显而易见的是，在不脱离这些实施例的更宽范围的情况下，可以对这些实施例进行各种修改和改变。因此，说明书和附图被认为是说明性的而不是限制性的。形成其一部分的附图通过说明而非限制的方式示出了可以实现主题的具体实施例。足够详细地描述所示的实施例，以使本领域技术人员能够实现本文公开的教导。可以利用并推导出其他实施例，使得可以进行结构和逻辑替换和改变而不脱离本公开的范围。因此，该具体实施方式不应被理解为限制性的，并且各种实施例的范围仅由所附权利要求以及所附等同物的全部范围来限定。
本发明主题的这种实施例在本文中可以单独地和/或共同地由术语“发明”来表示，仅仅是为了方便，并且如果事实上公开了一个以上，不旨在自愿地将本申请的范围限于任何单个发明概念。因此，虽然本文已经示出和描述了具体实施例，但是应当理解，计划实现相同目的的任何布置可以替代所示的具体实施例。本公开旨在覆盖各种实施例的任何和所有修改或变化。上述实施例的组合以及本文中未具体描述的其它实施例对于本领域技术人员在阅读上述描述后将是显而易见的。

Claims (15)

1.一种控制片上系统(SOC)的老化的方法，片上系统其包括一个或多个包含半导体电路部件的器件(D1，D2，D3，...)和监控在所述片上系统(SOC)的内部循环的电信号的至少一个老化控制器(AGC)，每个器件具有至少一个运行模式，所述方法包括：
-由所述老化控制器(AGC)，通过改变与所述至少一个器件(D1，D1，D3，...)的所述至少一个运行模式相关联的硬件参数，对所述片上系统(SOC)的至少一个器件(D1，D1，D3，...)施加应力，
-由所述老化控制器(AGC)将与由所述至少一个器件(D1，D2，D3，...)产生的电信号相关联的至少一个参数和参考参数进行比较，以确定与所述至少一个器件(D1，D2，D3，...)的运行寿命值相对应的差值，
-如果所述运行寿命值等于或超过预定阈值寿命值(TA)，则确定应力状态值(ST)，
所述方法的特征在于，所述方法包括以下步骤：
-将应力状态值(ST)编码为与每个器件(D1，D2，D3，...)相关联的二进制值，以及根据由一个或多个二进制值形成的值的阵列来限制或禁用所述片上系统(SOC)的所述至少一个运行模式下的一个或多个功能。
2.根据权利要求1所述的方法，其特征在于，所述老化控制器(AGC)包括与至少一个器件(D1，D2，D3，...)相关联的振荡器电路(ROF1，ROF2，ROF3，...)，所述振荡器电路(ROF1，ROF2，ROF3，...)生成具有随着器件运行时间和施加的应力而减小的频率(Fosc)的信号，所述频率(Fosc)和参考频率(Fref)进行比较用于确定与所述至少一个器件的运行寿命值相对应的差值(ΔF)。
3.根据权利要求2所述的方法，其特征在于，所述振荡器电路(ROF1，ROF2，ROF3，...)包括由包含奇数个CMOS反相器(IN1，...，INN)的链串联组成的环形振荡器，其中所述最后一个反相器(INN)的输出被反馈为所述第一反相器(IN1)的输入。
4.根据权利要求2或3所述的方法，其特征在于在预定时间期间或者在时间段内利用管理硬件参数变化的命令(SI1，SI2，SI3，...)对所述振荡器电路(ROF1，ROF2，ROF3，...)施加应力，硬件参数变化包括DC过电压、AC电压偏置、引起比正常运行温度更高的温度的电阻器中的电流增加及其组合。
5.根据权利要求2至4中的任一项所述的方法，其特征在于，所述参考频率(Fref)的值要么最初存储在片上系统(SOC)的非易失性设置存储器中，要么由参考发生器所生成的时钟信号提供，所述发生器被放置在所述片上系统(SOC)的内部或外部。
6.根据权利要求1至5中的任一项所述的方法，其特征在于，所述值的阵列形成表示与一组器件(D1，D2，D3，...)相关联的应力状态值(ST)的二进制串，所述二进制串存储在由所述老化控制器(AGC)监视的安全存储器(M)中，并用于形成唯一密钥以执行密码计算。
7.根据权利要求1所述的方法，其特征在于，所述老化控制器(AGC)控制信号定时参数，所述信号定时参数包括由所述片上系统(SOC)的至少一个器件(D1，D2，D3，...)产生的信号的跃迁时间或传播时间(SOC)，所述信号定时参数随着器件运行时间和施加的应力而增加，将受应力的器件(D1，D2，D3，...)的所述信号定时参数与参考信号比较，用于确定与所述至少一个器件(D1、D2、D3、...)的运行寿命值相对应的差值。
8.一种用于控制包含半导体电路部件和至少一个老化控制器(AGC)的一个或多个器件(D1，D2，D3，...)的老化的片上系统(SOC)，所述至少一个老化控制器(AGC)用于监控在片上系统(SOC)的内部循环的电信号，每个器件(D1，D2，D3，...)具有至少一个运行模式，所述老化控制器(SOC)还用于：
通过改变与所述至少一个器件(D1，D1，D3，...)的所述至少一个运行模式相关联的硬件参数，对片上系统(SOC)的至少一个器件(D1，D1，D3，...)施加应力，
将与由所述至少一个器件(D1，D2，D3，...)产生的电信号相关联的至少一个参数和参考参数进行比较，以确定与所述至少一个器件(D1，D2，D3，...)的运行寿命值相对应的差值，
如果所述运行寿命值(ST)等于或超过预定阈值寿命值(TA)，则确定压力状态值(ST)，
所述片上系统(SOC)的特征在于，所述老化控制器(AGC)还用于：
将应力状态值(ST)编码为与每个器件(D1、D2、D3、...)相关联的二进制值，以及根据由一个或多个二进制值形成的值的阵列来限制或禁用所述片上系统(SOC)的所述至少一个运行模式下的一个或多个功能。
9.根据权利要求8所述的片上系统(SOC)，其特征在于，所述老化控制器(AGC)包括与至少一个器件(D1，D2，D3，...)相关联的振荡器电路(ROF1，ROF2，ROF3，...)，所述振荡器电路(ROF1，ROF2，ROF3，...)被配置成生成具有随着器件运行时间和施加的应力而减小的频率(Fosc)的信号，所述老化控制器(AGC)进一步被用于比较所述频率(Fosc)和参考频率(Fref)并用于确定与所述至少一个器件(D1，D2，D3，...)相关联的至少一个器件的运行寿命值相对应的差值(ΔF)。
10.根据权利要求9所述的片上系统(SOC)，其特征在于，所述振荡器电路(ROF1、ROF2、ROF3、...)包括由包含奇数个CMOS反相器(IN1，...，INN)的链串联组成的环形振荡器，其中最后一个反相器(INN)的输出被反馈为第一反相器(IN1)的输入。
11.根据权利要求9或10所述的片上系统(SOC)，其特征在于，所述振荡器电路(ROF1，ROF2，ROF3，...)的应力包括在预定时间期间或者在时间段内对硬件参数变化起作用的命令(SI1，SI2，SI3，...)，所述硬件参数变化包括DC过电压、AC电压偏置、引起比正常运行温度更高的温度的电阻器中的电流增加及其组合。
12.根据权利要求9至11中的任一项所述的片上系统(SOC)，其特征在于，所述参考频率(Fref)的值最初存储在所述片上系统(SOC)的非易失性设置存储器中，或者由放置在所述片上系统(SOC)的内部或外部的参考发生器所生成的时钟信号提供。
13.根据权利要求9至12中的任一项所述的片上系统(SOC)，其特征在于，所述值的阵列形成表示与一组器件(D1，D2，D3，...)相关联的应力状态值(ST)的二进制串，所述二进制串存储在由所述老化控制器(AGC)监视的安全存储器(M)中，并配置为用作唯一密钥以执行密码计算。
14.根据权利要求8所述的片上系统，其特征在于，所述老化控制器(AGC)用于控制信号定时参数，所述信号定时参数包括由片上系统(SOC)的至少一个器件(D1，D2，D3，...)产生的信号的跃迁时间或传播时间，所述信号定时参数随着器件运行时间和在预定时间期间或时间段中施加的应力而增加，所述老化控制器(AGC)进一步用于将受应力的器件(D1，D2，D3，...)的信号定时参数与参考信号的信号定时参数比较，并且确定与所述至少一个器件(D1，D2，D3，...)的运行寿命值相对应的差值。
15.根据权利要求10所述的片上系统，其特征在于，所述老化控制器(AGC)还包括：
-输入接口，用于接收对与所述环形振荡器电路(ROF1，ROF2，ROF3，...)至少一个运行模式相关的硬件参数起作用的应力施加命令(SI1，SI2，SI3，...)，
-第一比较器(CP1)，用于将所述信号频率(Fosc)与参考频率(Fref)进行比较，并且确定示出与所述环形振荡器(ROF1，ROF2，ROF3，...)的运行寿命值对应的所述信号频率(Fosc)的减少量的差值(ΔF)。
-第二比较器(CP2)，用于将所述运行寿命值与阈值寿命值(TA)进行比较并输出应力状态值(ST)。
CN201580044505.0A 2014-08-19 2015-08-18 片上系统的老化控制 Pending CN106796264A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14181467.3 2014-08-19
EP14181467.3A EP2988141A1 (en) 2014-08-19 2014-08-19 Aging control of a system on chip
PCT/EP2015/068923 WO2016026846A1 (en) 2014-08-19 2015-08-18 Aging control of a system on chip

Publications (2)

Publication Number Publication Date
CN106796264A true CN106796264A (zh) 2017-05-31
CN106796264A8 CN106796264A8 (zh) 2017-07-11

Family

ID=51429028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044505.0A Pending CN106796264A (zh) 2014-08-19 2015-08-18 片上系统的老化控制

Country Status (11)

Country Link
US (1) US20170269151A1 (zh)
EP (2) EP2988141A1 (zh)
JP (1) JP2017527798A (zh)
KR (1) KR20170041748A (zh)
CN (1) CN106796264A (zh)
AU (1) AU2015306222B2 (zh)
BR (1) BR112017003350A2 (zh)
CA (1) CA2956579A1 (zh)
MX (1) MX2017002232A (zh)
SG (1) SG11201700923RA (zh)
WO (1) WO2016026846A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108254670A (zh) * 2017-12-06 2018-07-06 中国航空工业集团公司西安航空计算技术研究所 用于高速交换SoC的健康监控电路结构
CN110061656A (zh) * 2018-01-19 2019-07-26 金鸡滑雪具公司 分析系统和相关的滑动板
CN110672943A (zh) * 2019-09-26 2020-01-10 宁波大学 基于电压比较的老化检测传感器
CN110888412A (zh) * 2018-09-07 2020-03-17 瑞萨电子株式会社 半导体器件和分析系统

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10102090B2 (en) * 2016-05-16 2018-10-16 International Business Machines Corporation Non-destructive analysis to determine use history of processor
CN106020170B (zh) * 2016-07-07 2019-03-15 工业和信息化部电子第五研究所 SoC健康监测的方法、装置及系统
FR3054949A1 (fr) 2016-08-03 2018-02-09 Stmicroelectronics (Crolles 2) Sas Procede de reglage d'au moins un point de fonctionnement d'au moins un circuit integre d'un systeme sur puce, et systeme sur puce correspondant
FR3054885B1 (fr) * 2016-08-03 2018-09-07 Stmicroelectronics (Crolles 2) Sas Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant
US11018693B2 (en) * 2018-07-12 2021-05-25 Maxim Integrated Products, Inc. System and method for continuously verifying device state integrity
CN111030195B (zh) * 2019-12-31 2023-02-07 深圳市科陆电子科技股份有限公司 储能系统参与电网电力调频的控制方法、装置及存储装置
US11528017B1 (en) * 2020-08-27 2022-12-13 Amazon Technologies, Inc. Digital ring oscillator for monitoring aging of silicon devices
US11829222B2 (en) * 2020-09-25 2023-11-28 Advanced Micro Devices, Inc. Operating voltage adjustment for aging circuits
CN113238111A (zh) * 2021-05-11 2021-08-10 杭州高裕电子科技有限公司 高低温反偏老化测试系统及其控制方法
US11789064B1 (en) * 2022-06-28 2023-10-17 International Business Machines Corporation Decoupling BTI and HCI mechanism in ring oscillator
CN115166462B (zh) * 2022-07-04 2023-08-22 赖俊生 一种半导体芯片全生命周期持续检测方法、装置和设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134394A1 (en) * 2003-12-23 2005-06-23 Liu Jonathan H. On-chip transistor degradation monitoring
CN101669037A (zh) * 2007-04-30 2010-03-10 国际商业机器公司 监视数字系统的可靠性
US20110181315A1 (en) * 2010-01-25 2011-07-28 Broadcom Corporation Adaptive Device Aging Monitoring and Compensation
US20120161885A1 (en) * 2009-09-07 2012-06-28 Nec Corporation Aging diagnostic device, aging diagnostic method
US20140022008A1 (en) * 2009-10-30 2014-01-23 Date Jan Willem Noorlag Compensating for Aging in Integrated Circuits
US20140097856A1 (en) * 2012-10-05 2014-04-10 Texas Instruments Incorporated Circuit aging sensor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903564B1 (en) * 2003-11-12 2005-06-07 Transmeta Corporation Device aging determination circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134394A1 (en) * 2003-12-23 2005-06-23 Liu Jonathan H. On-chip transistor degradation monitoring
CN101669037A (zh) * 2007-04-30 2010-03-10 国际商业机器公司 监视数字系统的可靠性
US20120161885A1 (en) * 2009-09-07 2012-06-28 Nec Corporation Aging diagnostic device, aging diagnostic method
US20140022008A1 (en) * 2009-10-30 2014-01-23 Date Jan Willem Noorlag Compensating for Aging in Integrated Circuits
US20110181315A1 (en) * 2010-01-25 2011-07-28 Broadcom Corporation Adaptive Device Aging Monitoring and Compensation
US20140097856A1 (en) * 2012-10-05 2014-04-10 Texas Instruments Incorporated Circuit aging sensor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108254670A (zh) * 2017-12-06 2018-07-06 中国航空工业集团公司西安航空计算技术研究所 用于高速交换SoC的健康监控电路结构
CN110061656A (zh) * 2018-01-19 2019-07-26 金鸡滑雪具公司 分析系统和相关的滑动板
CN110061656B (zh) * 2018-01-19 2024-04-26 金鸡滑雪具公司 分析系统和相关的滑动板
CN110888412A (zh) * 2018-09-07 2020-03-17 瑞萨电子株式会社 半导体器件和分析系统
CN110888412B (zh) * 2018-09-07 2023-12-26 瑞萨电子株式会社 半导体器件和分析系统
CN110672943A (zh) * 2019-09-26 2020-01-10 宁波大学 基于电压比较的老化检测传感器

Also Published As

Publication number Publication date
JP2017527798A (ja) 2017-09-21
CA2956579A1 (en) 2016-02-25
MX2017002232A (es) 2017-05-12
BR112017003350A2 (pt) 2017-11-28
CN106796264A8 (zh) 2017-07-11
AU2015306222B2 (en) 2018-06-14
KR20170041748A (ko) 2017-04-17
EP2988141A1 (en) 2016-02-24
EP3183588A1 (en) 2017-06-28
US20170269151A1 (en) 2017-09-21
AU2015306222A1 (en) 2017-04-06
SG11201700923RA (en) 2017-03-30
WO2016026846A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
CN106796264A (zh) 片上系统的老化控制
JP6377865B2 (ja) リング発振器ベースの物理的複製不可関数および年齢検知回路を使用した集積回路識別およびディペンダビリティ検証
US9342710B2 (en) Electronic tamper detection
Rahman et al. ARO-PUF: An aging-resistant ring oscillator PUF design
US9548113B2 (en) Tamper-resistant non-volatile memory device
US8981810B1 (en) Method and apparatus for preventing accelerated aging of a physically unclonable function
Simons et al. Buskeeper PUFs, a promising alternative to D flip-flop PUFs
Rahman et al. TI-TRNG: Technology independent true random number generator
EP2241995A1 (en) Usage metering based upon hardware aging
Sutaria et al. BTI-induced aging under random stress waveforms: Modeling, simulation and silicon validation
Khan et al. An ultra-low power, reconfigurable, aging resilient RO PUF for IoT applications
Rahman et al. Reliability vs. security: Challenges and opportunities for developing reliable and secure integrated circuits
Anandakumar et al. Design and analysis of FPGA-based PUFs with enhanced performance for hardware-oriented security
Takeuchi et al. Wear‐out stress monitor utilising temperature and voltage sensitive ring oscillators
Vivekraja et al. Feedback based supply voltage control for temperature variation tolerant PUFs
US20240095407A1 (en) Detecting Possible Security Violations In An Integrated Circuit
Chen et al. Asymmetric aging and workload sensitive bias temperature instability sensors
US20170161472A1 (en) Method to detect cloned software
Yamashita et al. Redshift: Manipulating signal propagation delay via continuous-wave lasers
TW202401027A (zh) 感知竄改的老化感測器
Sahoo et al. On-chip ro-sensor for recycled ic detection
Bryant et al. A Brief Tutorial on Mixed Signal Approaches to Combat Electronic Counterfeiting
Zavareh Sensors for Data Bus Protection
Giaffreda Modelling and Design of Advanced Reliable Circuits and Devices for Energy Efficiency
Ho Circuit Design of SRAM Physically Unclonable Functions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Priority

Correct: 14181467.3 2014.08.19 EP

Number: 22

Volume: 33

CI01 Publication of corrected invention patent application
CI02 Correction of invention patent application

Correction item: Priority

Correct: 14181467.3 2014.08.19 EP

Number: 22

Page: The title page

Volume: 33

CI02 Correction of invention patent application
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531

WD01 Invention patent application deemed withdrawn after publication