CN106783674A - 超薄晶圆翘曲的控制方法 - Google Patents
超薄晶圆翘曲的控制方法 Download PDFInfo
- Publication number
- CN106783674A CN106783674A CN201611103498.XA CN201611103498A CN106783674A CN 106783674 A CN106783674 A CN 106783674A CN 201611103498 A CN201611103498 A CN 201611103498A CN 106783674 A CN106783674 A CN 106783674A
- Authority
- CN
- China
- Prior art keywords
- cellular
- unit
- ultra
- single chip
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 235000012431 wafers Nutrition 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000013461 design Methods 0.000 claims abstract description 23
- 230000001413 cellular effect Effects 0.000 claims description 159
- 238000009826 distribution Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 3
- 238000005452 bending Methods 0.000 abstract description 2
- 239000002699 waste material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种超薄晶圆翘曲的控制方法，在版图设计时，根据单个芯片的版图设计的几何形状判断其表面张力的方向，然后排列单个芯片，使任意相邻芯片的表面张力指向相反方向。本发明在超薄晶圆版图初始设计阶段就达到晶圆各处表面张力的一致，减少弯曲，提高芯片性能的一致性。本发明不会造成边缘材料的浪费，也不需要增加额外工艺处理程序。本发明适用于超薄晶圆制作中翘曲的控制。
Description
技术领域
本发明涉及超薄芯片制作工艺技术领域,用于在超薄晶圆制作过程中控制其翘曲程度，具体地说是一种超薄晶圆翘曲的控制方法。
背景技术
为提高产品性能，超薄芯片设计正得到越来越广泛的应用。通常集成电路晶圆厚度约1毫米，如果减薄成100微米以下，晶圆会弯曲变形，在大直径晶圆上（8英寸、12英寸…）尤其明显。
为了减小超薄晶圆翘曲程度，人们进行了很多研究。公开号为US 2013/0001766的美国专利介绍了一种工艺处理方法，Taiko工艺，通过在边缘留下一圈正常厚度的晶圆材料，实现控制中间晶圆材料弯曲程度的目的，缺点是：
（1）边缘材料浪费了，增加成本；
（2）在晶圆中心和边缘，表面应力不同，造成芯片性能差异；
（3）翘曲的晶圆和随后工艺处理不匹配，后面工艺无法或者要特殊对待这种晶圆。
专利号为US 8536709的美国专利介绍了一种方法控制晶圆的翘曲，在晶圆磨薄后，用透明衬底托住超薄晶圆，缺点是需增加一道处理工序，制作托住晶圆的孔径。
参考图1，单个芯片2通常是完全一致的单元，均匀分布在晶圆1上，在后端封装测试中，单个芯片2被切割下来，封装成产品。单个芯片2的表面张力是相同的，如果按照每个单个芯片2表面张力都朝向一样的方式排列单个芯片2，会造成累加效果，导致超薄晶圆向某一方向弯曲。
发明内容
为解决现有技术中存在的问题，本发明旨在提供一种超薄晶圆翘曲的控制方法，在超薄晶圆版图初始设计阶段就达到晶圆各处表面张力的一致，减少弯曲，提高芯片性能的一致性，并且不需要增加额外工艺处理程序。
本发明为实现上述目的，通过以下技术方案实现：
一种超薄晶圆翘曲的控制方法，所述超薄晶圆包括若干单个芯片，每一单个芯片包括若干元胞，其特征在于：在版图设计时，根据单个芯片的版图设计的几何形状确定其表面张力的方向，然后排列单个芯片，使任意相邻单个芯片的表面张力指向相反方向。
作为单个芯片版图设计的限定：
所述单个芯片在设计时，将单个芯片所含的每个元胞的长度设计为宽度的2倍；
每个元胞组由第一元胞、第二元胞、第三元胞组成，将第一元胞竖置，第二元胞和第三元胞上下水平叠置于第一元胞的同一侧，且第二元胞和第三元胞的表面张力指向远离第一元胞的方向；
每一单个芯片包括至少一个元胞组；
当每一单个芯片所包括的元胞组数量为至少两个时，任一元胞组中三个元胞的分布状态（包括元胞间的相对位置、元胞的方向），与该元胞组的周围的任一元胞组的三个元胞的分布状态于超薄晶圆所在平面内旋转180°后所呈的状态相同；
至此，完成单个芯片中元胞的排列。
作为第二种限定：
每一元胞包括若干元胞单元，（元胞单元间以总体占用面积最小化的原则排列），在设计单个元胞时，将其所含的每个元胞单元的长度设计为宽度的2倍；
三个元胞单元第一元胞单元、第二元胞单元、第三元胞单元组成一个元胞单元组，将第一元胞单元竖置，第二元胞单元和第三元胞单元水平叠置于第一元胞单元的同一侧，且第二元胞单元和第三元胞单元的表面张力指向远离第一元胞单元的方向；
每一元胞包括至少一个元胞单元组；
当每一元胞所包括的元胞单元组数量为至少两个时，任一元胞单元组中三个元胞单元的分布状态（包括元胞单元间的相对位置、元胞单元的方向），与该元胞单元组的周围的任一元胞组的三个元胞的分布状态于超薄晶圆所在平面内旋转180°后所呈的状态相同；
至此，完成单个元胞中元胞单元的排列。
本发明由于采用了上述的方法，其与现有技术相比，所取得的技术进步在于：
（1）本发明的在超薄晶圆版图初始设计阶段就达到晶圆各处表面张力的一致，减少弯曲，提高芯片性能的一致性；
（2）本发明不会造成边缘材料的浪费，节约成本；
（3）本发明不需要增加额外工艺处理程序。
（4）本发明中每个芯片中单个元胞的设计和排列方式有助于进一步减小单个芯片表面张力，从而减小晶圆的翘曲程度；
（5）本发明中每个元胞中单个单元的设计和排列方式有助于更进一步减小单个芯片表面张力，从而进一步减小了晶圆的翘曲程度。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1是现有技术中芯片在晶圆上排列示意图；
图2为本发明实施例的超薄晶圆上芯片排列示意图；
图3为本发明实施例的单个元胞组排列示意图；
图4为本发明实施例的单个芯片中元胞排列示意图；
图中：1、晶圆，2、单个芯片，2-1、第一元胞，2-2、第二元胞，2-3、第三元胞，4、元胞组。
具体实施方式
以下结合附图对本发明的优选实施例进行说明。应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
一种超薄晶圆翘曲的控制方法，所述超薄晶圆包括若干单个芯片，每一单个芯片包括若干元胞。
如图2-2所示，在版图设计时，根据单个芯片的版图设计的几何形状确定其表面张力的方向，然后排列单个芯片，使任意相邻单个芯片的表面张力指向相反方向。
如图3所示，所述单个芯片在设计时，将单个芯片所含的每个元胞的长度设计为宽度的2倍；
每个元胞组4由第一元胞2-1、第二元胞2-2、第三元胞2-3组成，将第一元胞2-1竖置，第二元胞2-2和第三元胞2-3上下水平叠置于第一元胞2-1的同一侧，且第二元胞2-2和第三元胞2-3的表面张力指向远离第一元胞2-1的方向；
每一单个芯片包括至少一个元胞组4；
如图4所示，当每一单个芯片所包括的元胞组4数量为至少两个时，任一元胞组4中三个元胞的分布状态（包括元胞间的相对位置、元胞的方向），与该元胞组4的周围的任一元胞组4的三个元胞的分布状态于超薄晶圆所在平面内旋转180°后所呈的状态相同；
至此，完成单个芯片中元胞的排列。
每一元胞包括若干元胞单元，（元胞单元间以总体占用面积最小化的原则排列），在设计单个元胞时，将其所含的每个元胞单元的长度设计为宽度的2倍；
三个元胞单元第一元胞单元、第二元胞单元、第三元胞单元组成一个元胞单元组，将第一元胞单元竖置，第二元胞单元和第三元胞单元水平叠置于第一元胞单元的同一侧，且第二元胞单元和第三元胞单元的表面张力指向远离第一元胞单元的方向；
每一元胞包括至少一个元胞单元组；
当每一元胞所包括的元胞单元组数量为至少两个时，任一元胞单元组中三个元胞单元的分布状态（包括元胞单元间的相对位置、元胞单元的方向），与该元胞单元组的周围的任一元胞组的三个元胞的分布状态于超薄晶圆所在平面内旋转2-180°后所呈的状态相同；
至此，完成单个元胞中元胞单元的排列。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种超薄晶圆翘曲的控制方法，所述超薄晶圆包括若干单个芯片，每一单个芯片包括若干元胞，其特征在于：在版图设计时，根据单个芯片的版图设计的几何形状确定其表面张力的方向，然后排列单个芯片，使任意相邻单个芯片的表面张力指向相反方向。
2.根据权利要求1所述的超薄晶圆翘曲的控制方法，其特征在于：
所述单个芯片在设计时，将单个芯片所含的每个元胞的长度设计为宽度的2倍；
每个元胞组由第一元胞、第二元胞、第三元胞组成，将第一元胞竖置，第二元胞和第三元胞上下水平叠置于第一元胞的同一侧，且第二元胞和第三元胞的表面张力指向远离第一元胞的方向；
每一单个芯片包括至少一个元胞组；
当每一单个芯片所包括的元胞组数量为至少两个时，任一元胞组中三个元胞的分布状态，与该元胞组的周围的任一元胞组的三个元胞的分布状态于超薄晶圆所在平面内旋转180°后所呈的状态相同；
至此，完成单个芯片中元胞的排列。
3.根据权利要求1或2所述的超薄晶圆翘曲的控制方法，其特征在于：
每一元胞包括若干元胞单元，在设计单个元胞时，将其所含的每个元胞单元的长度设计为宽度的2倍；
三个元胞单元第一元胞单元、第二元胞单元、第三元胞单元组成一个元胞单元组，将第一元胞单元竖置，第二元胞单元和第三元胞单元水平叠置于第一元胞单元的同一侧，且第二元胞单元和第三元胞单元的表面张力指向远离第一元胞单元的方向；
每一元胞包括至少一个元胞单元组；
当每一元胞所包括的元胞单元组数量为至少两个时，任一元胞单元组中三个元胞单元的分布状态，与该元胞单元组的周围的任一元胞组的三个元胞的分布状态于超薄晶圆所在平面内旋转180°后所呈的状态相同；
至此，完成单个元胞中元胞单元的排列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611103498.XA CN106783674B (zh) | 2016-12-05 | 2016-12-05 | 超薄晶圆翘曲的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611103498.XA CN106783674B (zh) | 2016-12-05 | 2016-12-05 | 超薄晶圆翘曲的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783674A true CN106783674A (zh) | 2017-05-31 |
| CN106783674B CN106783674B (zh) | 2019-12-06 |
Family
ID=58883283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611103498.XA Active CN106783674B (zh) | 2016-12-05 | 2016-12-05 | 超薄晶圆翘曲的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783674B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752171A (zh) * | 2019-11-01 | 2020-02-04 | 长江存储科技有限责任公司 | 晶圆弯曲度调整装置及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007023963A1 (ja) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | 半導体装置 |
| CN202948932U (zh) * | 2012-12-07 | 2013-05-22 | 中国科学院微电子研究所 | 一种沟槽型igbt版图结构 |
| CN104465406A (zh) * | 2014-12-29 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件阵列版图中超深沟槽的排列方法 |
-
2016
- 2016-12-05 CN CN201611103498.XA patent/CN106783674B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007023963A1 (ja) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | 半導体装置 |
| CN202948932U (zh) * | 2012-12-07 | 2013-05-22 | 中国科学院微电子研究所 | 一种沟槽型igbt版图结构 |
| CN104465406A (zh) * | 2014-12-29 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件阵列版图中超深沟槽的排列方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752171A (zh) * | 2019-11-01 | 2020-02-04 | 长江存储科技有限责任公司 | 晶圆弯曲度调整装置及方法 |
| CN110752171B (zh) * | 2019-11-01 | 2022-07-29 | 长江存储科技有限责任公司 | 晶圆弯曲度调整装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783674B (zh) | 2019-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10242148B2 (en) | Integrated circuit and routing design of the same | |
| US8198175B2 (en) | Processing method for package substrate | |
| US9105535B2 (en) | Copper feature design for warpage control of substrates | |
| US7164176B2 (en) | Efficient transistor structure | |
| WO2005050711A3 (en) | A method for fabricating semiconductor devices using strained silicon bearing material | |
| US8829653B2 (en) | Exclusion zone for stress-sensitive circuit design | |
| TW200847258A (en) | Scribe based bond pads for integrated circuits | |
| US8258631B2 (en) | Pad layout structure of semiconductor chip | |
| CN106158580B (zh) | 晶圆减薄方法 | |
| CN106783674A (zh) | 超薄晶圆翘曲的控制方法 | |
| JPH02177457A (ja) | 半導体装置 | |
| KR101735767B1 (ko) | 전자 패키지 및 전자 패키지의 형성을 위한 제 1 다이와 제 2 다이의 접속 방법 | |
| TW519727B (en) | Semiconductor wafer, semiconductor device and manufacturing method therefor | |
| CN106206557A (zh) | 硅中介层 | |
| CN104752189A (zh) | 一种wlcsp晶圆背面减薄工艺 | |
| US7002242B2 (en) | Ball grid array package semiconductor device having improved power line routing | |
| CN110034074A (zh) | 半导体装置、半导体装置组合件及其制作方法 | |
| US20140332930A1 (en) | Integrated circuit device and configuration method thereof | |
| Keser et al. | Embedded Multi‐die Interconnect Bridge (EMIB) | |
| KR20220110052A (ko) | 3차원(3d) 스택의 교차 결합 게이트 회로를 포함하는 반도체 장치 및 이의 제조 방법 | |
| Guccione | Reconfigurable computing at Xilinx | |
| US20200185344A1 (en) | Chip package structure | |
| CN103972215B (zh) | 半导体装置 | |
| US8080870B2 (en) | Die-warpage compensation structures for thinned-die devices, and methods of assembling same | |
| CN203895446U (zh) | 晶圆的切割道结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191230 Address after: 050000 Room 401, unit 4, building 2, No. 287, Zhaiying street, Yuhua District, Shijiazhuang City, Hebei Province Patentee after: Ren Caili Address before: 050030 Hebei Province, Shijiazhuang city Yuhua District Di Yingnan Street No. 41 room 2501 Treasury International Business in Hong Kong Patentee before: HEBEI ANGYANG MICRO-ELECTRONICS TECHNOLOGY CO.,LTD. |