CN106774174A - 提高了伺服控制性能的数值控制装置 - Google Patents

提高了伺服控制性能的数值控制装置 Download PDF

Info

Publication number
CN106774174A
CN106774174A CN201611020321.3A CN201611020321A CN106774174A CN 106774174 A CN106774174 A CN 106774174A CN 201611020321 A CN201611020321 A CN 201611020321A CN 106774174 A CN106774174 A CN 106774174A
Authority
CN
China
Prior art keywords
cpu
data
control device
servo
numerical control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611020321.3A
Other languages
English (en)
Other versions
CN106774174B (zh
Inventor
羽田浩二
宫崎义人
小松孝彰
小泉彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of CN106774174A publication Critical patent/CN106774174A/zh
Application granted granted Critical
Publication of CN106774174B publication Critical patent/CN106774174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4142—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by the use of a microprocessor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4148—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using several processors for different functions, distributed (real-time) systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34008—Asic application specific integrated circuit, single chip microcontroller
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34013—Servocontroller
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34019—Array of processors, parallel computing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34047—Dsp digital signal processor

Abstract

本发明提供一种提高了伺服控制性能的数值控制装置，其具有：输出伺服电动机的位置指令值的多核CPU；具备对驱动伺服电动机的放大器输出电流指令值的伺服控制部以及其他的处理部的ASIC；以及读取位置指令值并进行用于使伺服电动机移动到位置指令值的位置的控制的DSP，其中，CPU与ASIC通过多个串行接口相连接。

Description

提高了伺服控制性能的数值控制装置
技术领域
本发明涉及使用在电动机控制以及机器人控制等中的数值控制装置，特别是涉及提高了伺服控制性能的数值控制装置。
背景技术
数值控制装置被使于控制机床的CNC控制中。机器人控制器控制机器人内的电动机，具有与CNC控制用数值控制装置相似的结构。本发明所涉及的数值控制装置不限于CNC控制用数值控制装置，也包含机器人控制器。
在制作数值控制装置时，把进行整体控制的主(main)控制部、执行对机械的信号的输入输出进行控制的顺序功能的PLC(Programmable Logic Control:可编程逻辑控制)部、经由伺服接口(以下有时简称为I/F)与伺服电动机之间进行信号的输入输出的伺服控制部、执行伺服控制信号的运算处理的运算部(DSP)、与装置内的其他部分进行数据输入输出(I/O)用的I/F、用户I/F以及周边设备I/F等通过并行数据总线(以下有时简称为总线)连接，并执行各部之间的通信。总线不止布线尺寸大，在各部与总线之间进行信号的输入输出的总线I/F(总线桥接器)的尺寸也大，因此迄今为止的数值控制装置的并行总线是单一系统。
数值控制装置要求在考虑成本的同时，实现充分满足所需规格的结构。优选还要考虑提高此时所使用的部件的性能以及考虑供应体制的变化等。在制作数值控制装置时，用于形成主控制部和PLC部的处理器(CPU)以及DSP一般使用通用的处理器以及DSP。另一方面，减少部件数量对于降低成本是有效的。因此，把CPU、DSP以外的部分、即伺服控制部和其他电路整合为一个集成电路(IC)。这样的IC称为面向特定用途的IC(ASIC)。在上述通过总线连接的结构中，对CPU、DSP以外的部分进行ASIC化时，在CPU以及DSP与ASIC之间通过总线进行连接，ASIC内也设置总线。
而且，正在进行CPU的多核化和串行I/F化。通过对CPU进行多核化，能够通过一个CPU容易地实现主控制部以及PLC部。在由CPU和ASIC组成的结构中，对总线进行PCIExpress(注册商标)等高速串行I/F化时，虽然对CPU与ASIC之间的通信进行串行I/F化，但是ASIC内的通信是通过总线来进行的。
在数值控制装置中的通信中，重要的是确保在主控制部(CPU内)与伺服控制部(ASIC内)之间的通信性能，该通信性能会影响作为控制对象的机械和机器人的性能。
因此，作为与数值控制装置的高速化、高性能化有关的技术，已报告有如下方案(例如日本特开2003-316408号公报(以下称为“专利文献1”)、以及日本特开2013-054730号公报(以下称为“专利文献2”))。专利文献1公开了通过由数据处理容量小但是处理时间短的运行体制所驱动的一个CPU来处理数据用量小且直接给加工速度带来影响的数据、以及机床的各个部分之间的I/O等的示例。还公开了通过由数据处理用量大但是处理时间长的运行体制所驱动的另一个CPU来分别分散处理数据用量大且不会直接对加工速度带来影响的数据的示例。通过这样的结构，能够高速、高性能地控制机床(例如参照段落[0017]以及图3)。另外，示出了与处理数据的内容对应的数据处理用量与处理时间的关系(例如参照段落[0016]以及图2)。
另外，在专利文献1中公开了第二CPU读取在信息共享部中储存的数据并高速地进行处理，另外，根据这样处理后的数据来产生用于控制伺服电动机的控制信号(参照段落[0026])。
专利文献2示出了在电动机控制部中的电动机控制用的处理器由多核DSP构成、并经由高速串行通信I/F连接到电动机控制用放大器的结构例(参照段落[0016]～[0018]以及图1)。还示出了给多核CPU分配数值控制、电动机控制、PLC部的各个功能，并通过高速串行接口连接到通信控制兼总线桥接器的示例。
然而，在上述现有技术中，存在无法避免由于总线的通信原因所导致的性能降低的问题。例如，数值控制装置中，伺服控制部和CPU以及DSP之间的与伺服控制相关联的数据转发、以及进行输入输出的I/O数据转发，要求分别以恒定周期发生，并从发生开始在预定时间内进行处理。另外，连接到进行外部信号的输入输出的外围设备的设备，需要以恒定周期来读取、监视与其状态相关的数据。进一步，从存储设备读取的程序数据的转发或是从连接到外围设备的设备到CPU的中断信号的转发，尽管不是以恒定周期，也需要在预定时间内进行处理。
对数值控制装置进行设计时，预测伺服控制数据以及I/O数据的转发以外的通信(转发)以怎样的程度发生，并确保一定余量地决定伺服控制数据以及I/O数据的通信量。由于像这样预估一定的余量，因此很难把伺服控制数据以及I/O数据的通信增加到极限。对于提高数值控制装置所控制的对象物的性能来说，需要增加伺服控制数据以及I/O数据的通信量，但是由于上述理由很难做到。另外，设计也变难，采取了接受一部分的性能降低来降低通信量的对策。
发明内容
本发明的目的是提供一种在具有CPU和集成电路(ASIC)的结构中，能够消除由于总线原因而发生的通信性能降低，提高伺服控制性能的数值控制装置。
本发明的数值控制装置，具有：输出伺服电动机的位置指令值的CPU；具备对驱动伺服电动机的放大器输出电流指令值的伺服控制部以及其他的处理部的集成电路；读取位置指令值并进行用于使伺服电动机移动到位置指令值的位置的控制DSP，CPU与集成电路通过多个串行接口进行连接，其中，集成电路具有：第一内部总线，其连接到多个串行接口中的一个；第二内部总线，其连接到多个串行接口中的另一个，伺服控制部连接到第一内部总线，其他的处理部连接到第二内部总线。
附图说明
根据与附图有关的以下实施方式的说明，本发明的目的、特征以及优点会变得更清楚。在这些图中：
图1是本发明的实施例1所涉及的数值控制装置的结构图。
图2A～2E是在本发明的实施例1所涉及的数值控制装置中数据转发的时序图。
图3是本发明的实施例2所涉及的数值控制装置的结构图。
图4A～4E是本发明的实施例2所涉及的数值控制装置的伺服控制数据以及I/O控制数据的转发的时序图。
图5是本发明的实施例3所涉及的数值控制装置的结构图。
图6是本发明的实施例4所涉及的数值控制装置的结构图。
具体实施方式
以下，参照附图对本发明所涉及的数值控制装置进行说明。
[实施例1]
首先，对本发明的实施例1所涉及的数值控制装置进行说明。图1是本发明的实施例1所涉及的数值控制装置的结构图。本发明的实施例1所涉及的数值控制装置101具有安装了多核CPU1、ASIC2以及多核DSP3的控制基板80。多核CPU1和ASIC2通过两条高速串行接口(I/F)线10、20相连接。ASIC2和多核DSP3通过高速串行I/F30相连接。作为高速串行I/F线10、20、30，例如能够使用PCI Express(登记商标)，但是不限于此例。控制基板80上还设置有卡槽44、显示器端子45、存储器安装部46、与网络通信用的物理层(PHY)13、14，对存储器安装部44能够设置DRAM47。存储器安装部46例如是安装DRAM模块的插口，或为了直接安装在控制基板80上而设置的部件图案等。虽然在图1中还表示了通过两条高速串行I/F线10、20连接多核CPU1与ASIC2的示例，也可以通过3条以上的高速串行I/F线相连接。
多核CPU1具有MAC(Media Access Control：介质访问控制)控制器11以及外围设备12。MAC控制器11经由物理层(PHY)13、14与网络进行通信。网络例如是多功能(Multi-function)以太网(注册商标)。“多功能”是指能够作为各种工业用以太网(注册商标)来使用。但是，网络并不限于此。在本实施例中，虽然如图所示对多核CPU1外部连接了CPU用的主存储器DRAM31，但是有时也外部连接到ASIC2。
ASIC2具有伺服控制部21、I/O通信主控制器22、外围设备23、LCDC(LiquidCrystal Display Controller：液晶显示器控制器)24、CPU核心25、I/O用RAM28、串行通信开关29、图形I/F41、显示器I/F42、存储器I/F43、串行I/F271-273、接口(I/F)291、第一ASIC内部总线251以及第二ASIC内部总线252。伺服控制部21与串行I/F271通过第一ASIC内部总线251相连接。
伺服控制部21经由串行I/F273以及高速串行I/F线30连接到多核DSP3。串行I/F271经由高速串行I/F线10连接到多核CPU1。
I/O通信主控制器22、外围设备23、LCDC24、CPU核心25、I/O用RAM28、串行I/F272以及I/F291连接到第二ASIC内部总线252。串行通信开关29经由高速串行I/F线20连接到多核CPU1。而且，串行通信开关29连接到串行I/F272的同时，还经由图形I/F41与卡槽44相连接，该卡槽44安装了搭载有高性能的图形单元的图形卡50。
图形卡50具有GUI(Graphical User Interface：图形用户界面)CPU51以及DRAM53。DRAM53连接到GUI CPU51。GUI CPU51根据来自多核CPU1的指令，通过软件实现提供先进的图形用户界面的图形引擎52。而且，GUI CPU51还执行用户开发出的应用程序等。DRAM53是GUI CPU51的工作存储器。图形引擎52经由VGA/SVGA/XGA/SXGA等LCD接口连接到LCD显示装置等显示器。
连接了图形卡50时，对多核CPU1登记其地址。串行通信开关29进行高速串行I/F线的分支动作，在多核CPU1的输出表示连接到第二ASIC内部总线252的元件的地址时，串行通信开关29与串行I/F272相连接，在多核CPU1的输出表示在图形卡50上搭载的元件的地址时，串行通信开关29设为连接到图形I/F41的状态。
I/O通信主控制器22是用于控制I/O通信的电路，经由I/O通信用的外部I/F端子221与进行DI/DO的输入输出的从属单元(未图示)相连接。I/O通信主控制器22把存储在I/O用RAM28中的DO输出到所连接的从属单元。另一方面，从从属单元输入的DI通过I/O通信主控制器22作为DI被存储在I/O用RAM28中。I/O用RAM28上的DI/DO通过在多核CPU1上执行的顺序程序，经由高速串行I/F线20、串行通信开关29、串行I/F272以及第二ASIC内部总线252被读/写。此外，也能够不设有I/O用RAM28，使用DRAM31来作为存储I/O通信主控制器22输入输出的I/O数据的存储器。另外，也可以在ASIC2上连接RAM，将其作为I/O用RAM28以及ASIC2内的处理的工作存储器来使用。
外围设备23与存储了CNC的软件的存储设备60以及通过电池后备供电的SRAM70相连接。SRAM70存储运行中的数据，以便在电源被切断等情况下也能够恢复到原来的状态。外围设备23还具有用于键盘、用于模拟输入输出、以及用于时钟的外部I/F端子。使用这些端子来进行用户输入、用于跳过执行中的加工程序的信号输入、触摸传感器的信号输入、时钟输入、模拟主轴输出(模拟输出)等。
LCDC24由用于存储画面的图像数据的VRAM以及把写入VRAM的数据输出到LCD面板等显示器的控制器(LCDC)构成。LCDC24经由显示器I/F42连接到显示器端子45。在实施例1的某个方式中，CPU核心32使用DRAM47实现图形功能，并把画面的图像数据写入VRAM，其中DRAM47设置于安装在控制基板80上的存储器安装部46中。
连接到外部的启动ROM15经由I/F291连接到第二ASIC内部总线252。启动ROM15是存储启动加载软件的ROM，多核CPU1启动时读取启动ROM15，并进行多核CPU1自身的初始设置等。进一步，在初始化动作中，载入被存储在连接到外围设备23的存储设备60中的软件，并展开到DRAM31中。
如上所述，多核CPU1与ASIC2通过多条高速串行I/F线10、20相连接，多条高速串行I/F线中的一条高速串行I/F线10被连接到与伺服控制部21所连接的第一ASIC内部总线251。
其次，对于伺服控制进行说明。多核CPU1把伺服电动机(未图示)的位置指令值输出到ASIC2内的伺服控制部21。伺服控制部21对于驱动伺服电动机的放大器(未图示)输出电流指令值。多核DSP3读取位置指令值，并进行用于把伺服电动机移动到指令值的位置的控制。
在伺服控制部21中设有伺服I/F26。伺服I/F26是用于把伺服放大器或主轴放大器连接到伺服控制部21的接口。在伺服放大器或主轴放大器上连接向使机床的各轴进行动作的伺服电动机或主轴电动机的动力线、以及检测各个电动机的位置/速度的反馈输入信号。
在伺服控制部21中，把来自多核CPU1的位置指令值写入内置的RAM区域中。多核DSP3读取位置指令值，进行用于把伺服电动机移动到指令值的位置的控制。伺服电动机的控制通过与伺服控制部21相连接的伺服I/F26来进行。
通过伺服I/F26从伺服控制部21向放大器发送电流的指令值。放大器根据接收的电流指令值进行基于PWM信号的电流控制，并经由伺服I/F26把内置于放大器中的电流传感器的值发送给伺服控制部21。另外，来自伺服电动机的反馈信号也经由伺服I/F26发送给伺服控制部21。多核DSP3根据取得的电流传感器的值或反馈信号的值，把下一个电流控制指令值通过伺服I/F26发送给放大器。多核DSP3通过反复进行该电流控制来控制伺服电动机，并使各个轴到达从多核CPU1指示的位置。多核DSP3把反馈信号的值写入伺服控制部21中，多核CPU1读取该值，确认轴已经到达了位置指令值。
在图1所示的实施例1的数值控制装置101的方式中，在存储器安装部46没有安装DRAM47，也没有安装图形卡50的状态下，实现面向低端的简单的显示功能。多核CPU1生成绘图数据，并把所生成的绘图数据发送到LCDC24中，LCDC24根据绘图数据把图像展开到VRAM中。在VRAM中展开的图像数据变换为适合所连接的液晶显示器的I/F(例如SVGA或XGA等)的形式的信号，经由显示器I/F42以及显示器端子45进行输出，并在液晶显示器上进行显示。
在上述方式中，多核CPU1生成绘图数据，但是由于该生成是穿插在多核CPU1进行主控制部或PLC部的处理之间进行的，因此大规模的绘图数据或3D绘图等需要强大的运算能力的绘图数据的生成会较难，能够生成的绘图数据受到限制，但是另一方面能够以低成本实现。在实施例1的数值控制装置101的方式中，通过两条内部总线和两个高速串行I/F，把伺服控制部21与多核CPU1之间的通信和LCDC24与多核CPU1之间的通信进行分离，因此不会由于总线的原因发生伺服的通信性能降低。
进一步，通过把DRAM47作为CPU核心25的工作存储器连接到控制基板80上的存储器安装部46，由CPU核心32生成绘图数据，并且生成的绘图数据被发送到LCDC24，LCDC24根据绘图数据把图像展开到VRAM中。由于专用的CPU核心25代替多核CPU1生成绘图数据，因此能够提高所生成的绘图数据的等级。另外，由于多核CPU1不再需要生成绘图数据，因此多核CPU1能够确保分配更多的时间用来进行主控制部以及PLC部的处理。像这样，使用同样的安装有伺服控制部21的ASIC2，能够生成等级不同的(中端的)绘图数据。
特别是，能够消除由于总线的原因而发生的通信性能降低，因此不再需要预测伺服控制数据以及I/O数据的转发以外的通信(转发)以怎样的程度发生，确保一定的空余来决定伺服控制数据以及I/O数据的通信量。换言之，能够与伺服控制数据以及I/O数据的通信量无关地决定其以外的通信量。由于能够无关地决定这两个通信量，因此伺服控制数据以及I/O数据的处理与图形处理不需要使用同一个多核CPU1来进行处理，能够使用其他的CPU核心25来进行图形处理。
进一步，通过不安装DRAM47而在控制基板80上的卡槽44中安装图形卡50，能够如上所述那样实现高功能(高端)的绘图功能。
图2是在本发明的实施例1所涉及的数值控制装置101的伺服控制部21以及I/O通信主控制器22中的数据转发的时序图。图2A是伺服电动机的每个轴的位置指令值以及每个轴的位置反馈值的时序图。位置指令值以及每个轴的位置反馈值的伺服控制数据的转发，经由高速串行I/F线10、串行I/F271以及第一ASIC内部总线251来进行。伺服控制部21在与多核CPU1之间，在恒定周期内进行各个轴的位置指令值和位置反馈值的转发。位置指令值和位置反馈值的转发大约错开半个周期来进行。
I/O数据转发对于伺服控制数据的转发周期以1比n的比例来进行周期转发。转发周期n能够进行设定，根据转发周期n，各个周期中的转发时间会变化。图2B～图2D分别是周期1:1、1:2、1:4的I/O(DI/DO)数据的时序图。图2E是其他的数据转发的时序图。其他的数据转发在与伺服控制数据的转发周期无关的定时随机进行。I/O数据转发以及其他的数据转发经由高速串行I/F线20、串行通信开关29、串行I/F272以及第二ASIC内部总线252来进行。
伺服控制数据的转发以及I/O数据的转发分别以恒定周期发生，从发生开始要求在预定时间内进行处理。除此之外，连接到进行外部信号的输入输出的外围设备的设备，需要以恒定周期来读取、监视与其状态相关的数据。进一步，从存储装置读取的程序数据的转发或是从连接到外围设备的设备到CPU的中断信号的转发，尽管不是以恒定周期，也需要在预定时间内进行处理。在实施例1的数值控制装置101中，由于伺服控制数据的转发是经由高速串行I/F线10来进行的，因此不受其他数据转发的影响。I/O数据以及其他的数据是经由高速串行I/F线20进行的，但是I/O数据的转发时间受限，其他的数据在不进行I/O数据转发的期间进行即可，能够容易地控制转发定时以便在上述的预定时间内进行转发处理。在经由高速串行I/F线20的数据转发有余量时，例如使用LCDC24以及CPU核心25能够实现更加先进的图形功能。
例如，如现有技术的数值控制装置那样，多核CPU1与ASIC2之间用一条高速串行线相连接，进一步假设在ASIC2中设置了一条ASIC内部总线时，伺服控制数据的通信进行周期性转发，如果与其他的数据转发混合的话，其他的通信需要观察插入余量来决定多核CPU1与伺服控制部21之间的通信量，控制会复杂并且性能受到限制。相反的，根据本发明的实施例1所涉及的数值控制装置，能够提高多核CPU1与伺服控制部21之间的通信性能，能够把多核CPU1与伺服控制部21之间的通信带宽发挥至极限。还能够提高多核CPU1与其他的处理部之间的通信性能。这是由于多核CPU1与ASIC2之间通过两条高速串行I/F线10、20相连接，进一步在ASIC2中分离设置第一以及第二ASIC内部总线251、252二者，才能够初次实现的。
进一步，如上所述通过使多核CPU1与伺服控制部21之间的通信独立，能够解决通信带宽的问题，另一方面由于主控制部侧必须处理两方的通信，所以使用单核CPU不能够充分发挥使通信独立的效果。在实施例1中，主控制部由多核CPU1形成，对于独立的两个通信能够分配独立的CPU核心。例如，使用拥有四个核心的多核CPU1时，其中两个核心分配给伺服控制用，其余两个核心分配给其他的控制。如此，通过对独立的通信分别分配专用的核心，能够把独立的通信的通信带宽发挥至极限。此外，也能够使用多核线程CPU。在这种情况下也可以分配一部分线程给伺服控制用，其余的线程分配给其他的控制。
如上述说明所述，在实施例1的数值控制装置中，能够不影响伺服控制，使用通用架构实现对应不同品质等级的图形扩展性。低端的结构中DRAM47不连接到CPU核心25，所以成本最低。中端的结构中虽然DRAM47连接到CPU核心25，但是由于不需要安装在图形卡50中的GUI CPU51，所以成本中等。另外，由于多核CPU1被从绘图处理中释放出来，因此提高CNC的性能。高端的结构中，由于使用安装GUI CPU51的图形卡50，所以成本高，但是绘图性能更高，多核CPU1以及ASIC2内的CPU核心32从绘图处理中释放出来，因此提高CNC的性能。
[实施例2]
其次，对于本发明的实施例2所涉及的数值控制装置进行说明。图3是本发明的实施例2所涉及的数值控制装置的结构图。本发明的实施例2所涉及的数值控制装置102与实施例1所涉及的数值控制装置101的不同点是，在ASIC2中，I/O通信主控制器22以及I/O用RAM28连接到伺服控制部21侧的第一ASIC总线251。实施例2所涉及的数值控制装置102的其他结构与实施例1所涉及的数值控制装置101中的结构相同，因此省略详细的说明。与实施例1相同，不设置I/O用RAM28也能够利用DRAM31，以及使用与ASIC2进行外部连接的RAM。
如上所述，多核CPU1与I/O通信主控制器22之间的I/O数据通信是对于多核CPU1与伺服控制部21之间的伺服控制数据的通信进行周期性转发。因此，如果这两方的通信是经由一条高速串行I/F线10以及第一ASCI内部总线251来进行的，就能够同步进行这两方。在实施例2中，伺服控制数据通信以及I/O数据通信以外的其他的处理部相关的通信是经由高速串行I/F线20以及第二ASIC内部总线252分离进行的。因此，伺服控制数据通信以及I/O数据通信不需要观察其他的通信的插入余量，能够同步进行。由此，在实施例2中，与实施例1相比，能够减轻多核CPU1与伺服控制部21以外的LCDC24以及CPU核心25等其他的处理部之间的通信负荷。
接着，对于本发明的实施例2所涉及的数值控制装置102中的数据转发进行说明。
图4是本发明的实施例2所涉及的数值控制装置102中的伺服控制数据转发以及I/O数据转发的时序图。图4A是伺服电动机的每个轴的位置指令值dPC以及每个轴的位置反馈值dPF的时序图。图4B～图4D分别是周期1:1、1:2、1:4的伺服电动机的每个轴的位置指令值dPC以及每个轴的位置反馈值dPF，和I/O(DI/DO)数据的时序图。图4E是4D的时序图的变形例。
如图4B所示，伺服控制部21的数据转发dPC以及dPF与I/O数据转发dIO是一对一时，例如，两者能够不冲突地进行通信。如果冲突时，针对一方来移动另一方或两方的定时，以使任何一方数据转发都在被要求的预定时间内完成转发。
如图4C～图4E所示，在转发周期为1:2以上时，伺服控制部21的数据转发dPC以及dPF与I/O数据转发dIO1以及dIO2冲突的可能性会变大。在这样的情况下，如图4D的转发周期1:4的例子那样，以在伺服控制部的数据转发dPC以及dPF之间插入I/O数据转发dIO1以及dIO2的形式来进行。I/O数据转发dIO1a、dIO1b以及dIO2a、dIO2b被优先进行，伺服的数据转发dPC以及dPF在I/O数据转发dIO1b以及dIO2b完成后进行。另外，伺服控制部的数据转发也能够设定为比I/O的数据转发优先。如图4E所示，图4D中的I/O数据dIO1b以及dIO2b能够分别分割为dIO1c以及dIO1d、以及dIO2c以及dIO2d并进行转发。这种情况下，可以通过设定来变更使I/O数据转发和伺服控制部的数据转发中的哪一个优先，或是交替地调整。
像这样，在本发明的实施例2所涉及的数值控制装置102中，即使I/O通信主控制器22连接到伺服控制部21侧的第一ASIC内部总线251，也能够使数据转发的延迟等不发生。因此，根据本发明的实施例2所涉及的数值控制装置102，能够一边高速执行多核CPU1与伺服控制部21之间的数据转发，一边对多核CPU1与伺服控制部21以外的其他的处理部之间的数据转发进行高速化。
[实施例3]
接着，对于本发明的实施例3所涉及的数值控制装置进行说明。图5是本发明的实施例3所涉及的数值控制装置的结构图。本发明的实施例3所涉及的数值控制装置103与实施例2所涉及的数值控制装置102的不同点是，在ASIC2中，在I/O通信主控制器22与伺服控制部21之间设置有通信路径222，I/O通信主控制器22对输入的I/O数据的内容进行判定，当I/O数据为应该直接与伺服控制部21进行通信的数据时，不与形成主控制部的多核CPU1进行通信，而直接与伺服控制部21进行通信。实施例3所涉及的数值控制装置103的其他结构与实施例2所涉及的数值控制装置102中的结构相同，因此省略详细的说明。
经由I/O通信主控制器22输入的I/O信号数据(DI)分为优选不经由多核CPU1而直接输入到伺服控制部21中的第一种数据、以及除此之外的第二种数据。
第一种数据的第一个例子是在特定的轴(一个轴或多个轴)旋转的状态下，被从I/O通信主控制器22输入到伺服控制部21时，伺服控制部21没有经由多核CPU1，立即停止由信号的种类所指定的特定的轴(一个轴或多个轴)的旋转的DI信号。
第一种数据的第二个例子是在特定的轴(一个轴或多个轴)以一定速度进行旋转的状态下，被从I/O通信主控制器22输入到伺服控制部21时，伺服控制部21没有经由多核CPU1，把以一定速度进行旋转的轴的旋转速度变更为由信号的种类所指定的旋转速度的DI信号。在开始运转前，对于伺服控制部21事先设定了DI信号与旋转速度之间的关系。
第一种数据的第三个例子是在特定的轴(一个轴或多个轴)停止的状态下，被从I/O通信主控制器22输入到伺服控制部21时，伺服控制部21没有经由多核CPU1，使停止了的轴以特定的最大加减速、特定的最大速度移动到特定位置并定位的DI信号。在开始运转前，对于伺服控制部21事先设定了定位的位置、最大加减速、最大速度。也能够对于多个DI信号设定多个定位的位置或多个最大速度。
第二种数据的第一个例子是指定事先保存在存储设备等中的加工程序的DI信号。这样的DI信号从I/O通信主控制器22被发送到多核CPU1，多核CPU1按照指定了的加工程序来生成对伺服控制部21的移动指令值并发送到伺服控制部21。
第二种数据的第二个例子是，在通过多个轴同时进行轮廓控制(插补处理)时，I/O通信主控制器22的I/O通信I/F221与进行其他轴的控制的从属单元(伺服控制IC)相连接，从从属单元接收数据的情况。该数据包含来自伺服控制部21的数据，需要由多核CPU1的主控制部汇总进行处理。
第一种和第二种数据的识别是通过设在I/O通信主控制器中的识别表来识别的。在该识别表中，应该作为第一种数据被处理的信号由存储至I/O用RAM的地址和比特来指定，通过与该表进行对比来识别第一种和第二种信号。另外，代替地址和比特，也能够通过与I/O通信IF相连接的从属单元的种类、单元中的连接器的端子来对识别表进行指定。数值控制装置的使用者能够任意地变更针对识别表的指定。
在实施例3中，I/O通信主控制器22识别DI是否是第一种数据，如果是第一种数据则经由通信路径222发送给伺服控制部21，如果是第二种数据则经由第一ASIC内部总线251、串行I/F271以及串行I/F10发送给多核CPU1。此外，由于多核CPU1为了整体控制，在第一种数据中也存在优选进行管理的数据，因此，对于这样的数据，I/O通信主控制器22可以经由通信路径222把第一种数据发送给伺服控制部21之后，经由第一ASIC内部总线251、串行I/F271以及串行I/F10，把第一种数据适当地发送给多核CPU1。
在实施例3中，能够缩短I/O通信主控制器22接收了第一种数据后，伺服控制部21接收到第一种数据之前的时间。因此，在第一种数据要求紧急性或响应性的情况下特别有利。
[实施例4]
接下来，对于本发明的实施例4所涉及的数值控制装置进行说明。图6是本发明的实施例4所涉及的数值控制装置的结构图。本发明的实施例4所涉及的数值控制装置104与实施例1所涉及的数值控制装置101的不同点是，多核DSP3内置在多核CPU1中，同时去除了串行I/F273。实施例4所涉及的数值控制装置104的其他结构与实施例1所涉及的数值控制装置101中的结构相同，因此省略详细的说明。
在实施例4中，由于多核CPU1中设置有DSP核心3，因此移动指令值不是如实施例1那样写入伺服控制部21，而是写入连接到多核CPU1的DRAM31或CPU内部的高速缓存，通过DSP核心3对其进行存取，来进行DSP核心3与形成多核CPU1的主控制部的CPU核心之间的数据交换。
DSP核心3根据移动指令值生成针对放大器的电流指令值，并经由高速串行I/F线10、串行I/F271以及ASIC内部总线251发送给伺服控制部21。伺服控制部21经由伺服I/F把电流指令值发送给伺服放大器。另外，经由伺服I/F所得的电流传感器的值或电动机反馈信号的值，被写入到伺服控制部21。多核DSP3根据经由高速串行I/F线10、串行I/F271以及第一ASIC内部总线251写入到伺服控制部21的电流传感器的值或反馈信号值，计算下一个电流控制指令值。
在实施例4的数值控制装置中，主控制部以及PLC部通过多核CPU1内的CPU核心来实现，由于进一步将DSP3内置于多核CPU1中，因此能够互相进行紧密通信，能够改善伺服控制的响应性。另外，能够除去在实施例1中设置的高速串行I/F线30以及串行I/F273。
根据以上的说明，记载以下关于实施例的结构。
[结构1]
一种数值控制装置，其具有：
输出伺服电动机的位置指令值的CPU；
具备对于驱动伺服电动机的放大器来输出电流指令值的伺服控制部以及其他的处理部的集成电路；以及
读取位置指令值并进行用于使伺服电动机移动到位置指令值的位置的控制的DSP，
所述CPU与所述集成电路通过多个串行接口相连接，
所述集成电路具有：
与所述多个串行接口中的一个相连接的第一内部总线；以及
与所述多个串行接口中的另一个相连接的第二内部总线，
所述伺服控制部与所述第一内部总线相连接，
所述其他的处理部与所述第二内部总线相连接。
[结构2]
根据结构1中记载的数值控制装置，
所述集成电路还具有I/O通信部，
所述I/O通信部与所述第一内部总线相连接。
[结构3]
根据结构2中记载的数值控制装置，
所述I/O通信部与所述伺服控制部通过直接传送信号的内部通信路径相连接，
所述I/O通信部识别第一种数据和第二种数据，其中，第一种数据是不经由所述CPU而直接与所述伺服控制部之间进行通信的数据，第二种数据是经由所述CPU与所述伺服控制部进行通信的数据，
所述I/O部在识别出所述第一种数据时，将所述第一种数据经由所述内部通信路径发送给所述伺服控制部。
[结构4]
根据结构1中记载的数值控制装置，
所述集成电路还具有I/O通信部，
所述I/O通信部与所述第二内部总线相连接。
[结构5]
根据结构1～4中任一结构中记载的数值控制装置，其中，
所述CPU是具有多个核心的多核CPU，
将所述多个核心中的一部分核心分配给伺服控制，其余的核心分配给其他的控制。
[结构6]
根据结构1～5中任一结构中记载的数值控制装置，其中，
所述CPU把位置指令值写入所述伺服控制部，
所述CPU从所述伺服控制部读取伺服电动机的反馈信号，
所述DSP读取通过所述CPU写入的位置指令值，经由伺服I/F控制伺服电动机，
经由所述伺服I/F得到的伺服电动机的反馈值被写入所述伺服控制部。
[结构7]
根据结构1～5中任一结构中记载的数值控制装置，其中，
所述DSP被设置于所述CPU内，
所述CPU把位置指令值写入所述CPU以及所述DSP直接存取的存储器中，
所述DSP读取通过所述CPU写入的位置指令值，经由所述伺服控制部以及伺服I/F来控制伺服电动机，
把经由所述伺服I/F以及所述伺服控制部得到的伺服电动机的反馈值写入所述CPU以及所述DSP直接存取的所述存储器中。
[结构8]
根据结构1～7中任一结构中记载的数值控制装置，其中，
所述其他的处理部至少具有：
控制周边设备的周边控制部；以及
与外部之间具有显示接口的显示器控制器。
[结构9]
根据结构8中记载的数值控制装置，还具有：
与所述第二内部总线相连接，至少执行与显示功能相关的处理的核心部；以及
与所述集成电路外部的工作存储器相连接的存储器接口。
[结构10]
根据结构8或9中记载的数值控制装置，其中，具有：
把与所述第二内部总线相连接的所述串行接口之间的通信，根据地址分为第一地址通信以及第二地址通信来进行输入输出的串行通信开关；
连接所述第一地址通信与所述第二内部总线的串行接口；以及
连接到所述第二地址通信，并与所述集成电路外部的图形卡相连接的图形接口。
[结构11]
根据结构10中记载的数值控制装置，
具有控制基板，该控制基板安装有：所述CPU、所述集成电路、所述DSP、安装与所述图形接口相连接的所述图形卡的卡槽、与所述显示器接口相连接的显示器端子。
[结构12]
根据结构1～7中任一结构中记载的数值控制装置，其中，
所述其他的处理部还具有：
至少控制周边设备的周边控制部；
与外部之间具有显示接口的显示器控制器；
至少执行与显示功能相关的处理的核心部；
与所述集成电路外部的工作存储器连接的存储器接口；
把与所述第二内部总线相连接的所述串行接口之间的通信根据地址分为第一地址通信以及第二地址通信来进行输入输出的串行通信开关；
连接所述第一地址通信与所述第二内部总线的串行接口；以及
与所述第二地址通信相连接，并与所述集成电路外部的图形卡连接的图形接口，
该数值控制装置具有：
控制基板，该控制基板安装有所述CPU；所述集成电路；所述DSP；安装有与所述图形接口相连接的所述图形卡的卡槽；与所述显示器接口相连接的显示器端子；以及与所述存储器接口相连接的存储器安装部。
以上，对本发明的实施例进行了说明，然而不言而喻还可以有各种变形例。例如，应当根据规格适当地确定对各个IC集成怎样的功能部分、对ASIC内的多条总线分别连接怎样的功能部，并据此得出各种的变形例。
根据本发明所涉及的数值控制装置，能够消除由于总线原因而发生的通信性能降低、提高伺服控制部与主CPU之间的通信性能，能够提供一种提高了伺服控制性能的数值控制装置。

Claims (10)

1.一种数值控制装置，其特征在于，
所述数值控制装置具有：
CPU，其输出伺服电动机的位置指令值；
集成电路，其具备对驱动伺服电动机的放大器输出电流指令值的伺服控制部以及其他的处理部；以及
DSP，其读取位置指令值并进行用于使伺服电动机移动到位置指令值的位置的控制，
所述CPU与所述集成电路通过多个串行接口相连接，
所述集成电路具有：
第一内部总线，其连接到所述多个串行接口中的一个；以及
第二内部总线，其连接到所述多个串行接口中的另一个，
所述伺服控制部连接到所述第一内部总线，
所述其他的处理部连接到所述第二内部总线。
2.根据权利要求1所述的数值控制装置，其特征在于，
所述集成电路还具有I/O通信部，
所述I/O通信部连接到所述第一内部总线。
3.根据权利要求1或2所述的数值控制装置，其特征在于，
所述CPU是具有多个核心的多核CPU，
将所述多个核心中的一部分核心分配给伺服控制，其余的核心分配给其他的控制。
4.根据权利要求1～3中任一项所述的数值控制装置，其特征在于，
所述CPU把位置指令值写入所述伺服控制部，
所述CPU从所述伺服控制部读取伺服电动机的反馈信号，
所述DSP读取通过所述CPU写入的位置指令值，经由伺服I/F控制伺服电动机，
经由所述伺服I/F得到的伺服电动机的反馈值被写入所述伺服控制部。
5.根据权利要求1～3中任一项所述的数值控制装置，其特征在于，
所述DSP被设置于所述CPU内，
所述CPU把位置指令值写入所述CPU以及所述DSP直接存取的存储器中，
所述DSP读取通过所述CPU写入的位置指令值，经由所述伺服控制部以及伺服I/F来控制伺服电动机，
把经由所述伺服I/F以及所述伺服控制部得到的伺服电动机的反馈值写入所述CPU以及所述DSP直接存取的所述存储器中。
6.根据权利要求2所述的数值控制装置，其特征在于，
所述I/O通信部与所述伺服控制部通过直接传送信号的内部通信路径相连接，
所述I/O通信部识别第一种数据和第二种数据，其中，所述第一种数据是不经由所述CPU而直接与所述伺服控制部之间进行通信的数据，所述第二种数据是经由所述CPU与所述伺服控制部进行通信的数据，
所述I/O部在识别出所述第一种数据时，将所述第一种数据经由所述内部通信路径发送给所述伺服控制部。
7.根据权利要求1～6中任一项所述的数值控制装置，其特征在于，
所述其他的处理部至少具有：
周边控制部，其控制周边设备；以及
显示器控制器，其与外部之间具有显示接口。
8.根据权利要求7所述的数值控制装置，其特征在于，
所述数值控制装置还具有：
串行通信开关，其把与所述第二内部总线相连接的所述串行接口之间的通信，根据地址分为第一地址通信以及第二地址通信来进行输入输出；
串行接口，其连接所述第一地址通信与所述第二内部总线；以及
图形接口，其连接到所述第二地址通信，并与所述集成电路外部的图形卡相连接。
9.根据权利要求8所述的数值控制装置，其特征在于，
所述数值控制装置还具有：
核心部，其连接到所述第二内部总线，并至少执行与显示功能相关的处理；以及
存储器接口，其与所述集成电路外部的工作存储器相连接。
10.根据权利要求9所述的数值控制装置，其特征在于，
所述数值控制装置具有控制基板，
所述控制基板安装有：所述CPU；所述集成电路；所述DSP；安装与所述图形接口相连接的所述图形卡的卡槽；与所述显示器接口相连接的显示器端子；以及与所述存储器接口相连接的存储器安装部。
CN201611020321.3A 2015-11-19 2016-11-18 提高了伺服控制性能的数值控制装置 Active CN106774174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-226631 2015-11-19
JP2015226631A JP6396276B2 (ja) 2015-11-19 2015-11-19 サーボ制御性能を向上にした数値制御装置

Publications (2)

Publication Number Publication Date
CN106774174A true CN106774174A (zh) 2017-05-31
CN106774174B CN106774174B (zh) 2019-08-27

Family

ID=58694040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611020321.3A Active CN106774174B (zh) 2015-11-19 2016-11-18 提高了伺服控制性能的数值控制装置

Country Status (4)

Country Link
US (1) US10248095B2 (zh)
JP (1) JP6396276B2 (zh)
CN (1) CN106774174B (zh)
DE (1) DE102016013573B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568821A (zh) * 2018-06-05 2019-12-13 发那科株式会社 数值控制装置
CN110568821B (zh) * 2018-06-05 2024-04-23 发那科株式会社 数值控制装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272578A (zh) * 2017-07-01 2017-10-20 华中科技大学 一种基于多核处理器的视觉伺服控制系统
JP2019128658A (ja) * 2018-01-22 2019-08-01 ファナック株式会社 数値制御装置および数値制御システム
JP7391629B2 (ja) * 2019-11-22 2023-12-05 ファナック株式会社 モータ制御装置、数値制御装置、ロボットコントローラ及び統合コントローラシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2834122B2 (ja) * 1987-07-08 1998-12-09 株式会社日立製作所 制御装置
CN1624612A (zh) * 2004-12-02 2005-06-08 齐放 模块化嵌入式数控系统
CN1641503A (zh) * 2005-01-04 2005-07-20 华南理工大学 加工状态控制策略集成的嵌入式数控平台及其控制方法
JP2013208772A (ja) * 2012-03-30 2013-10-10 Brother Industries Ltd インクジェット記録装置
JP2014211721A (ja) * 2013-04-17 2014-11-13 ファナック株式会社 数値制御装置
CN104460530A (zh) * 2013-09-18 2015-03-25 发那科株式会社 内置机器人控制器的数值控制装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160613A (ja) * 1995-12-13 1997-06-20 Mitsubishi Heavy Ind Ltd プログラマブルコントローラ機能付きサーボ基板
KR20030079563A (ko) * 2002-04-04 2003-10-10 화천기공 주식회사 공작기계의 제어장치
EP1832398B1 (en) * 2006-03-10 2008-05-07 Abb Research Ltd. A robot controller, a computer unit and a base module for a robot controller
JP5266412B2 (ja) * 2011-08-10 2013-08-21 ファナック株式会社 マルチコアプロセッサを有する数値制御装置システム
JP2013235300A (ja) * 2012-03-26 2013-11-21 Fanuc Ltd 安全信号処理システム
JP5545380B1 (ja) * 2013-01-28 2014-07-09 株式会社安川電機 ロボットシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2834122B2 (ja) * 1987-07-08 1998-12-09 株式会社日立製作所 制御装置
CN1624612A (zh) * 2004-12-02 2005-06-08 齐放 模块化嵌入式数控系统
CN1641503A (zh) * 2005-01-04 2005-07-20 华南理工大学 加工状态控制策略集成的嵌入式数控平台及其控制方法
JP2013208772A (ja) * 2012-03-30 2013-10-10 Brother Industries Ltd インクジェット記録装置
JP2014211721A (ja) * 2013-04-17 2014-11-13 ファナック株式会社 数値制御装置
CN104460530A (zh) * 2013-09-18 2015-03-25 发那科株式会社 内置机器人控制器的数值控制装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568821A (zh) * 2018-06-05 2019-12-13 发那科株式会社 数值控制装置
CN110568821B (zh) * 2018-06-05 2024-04-23 发那科株式会社 数值控制装置

Also Published As

Publication number Publication date
JP2017097473A (ja) 2017-06-01
DE102016013573B4 (de) 2021-03-11
DE102016013573A1 (de) 2017-05-24
CN106774174B (zh) 2019-08-27
US20170146966A1 (en) 2017-05-25
US10248095B2 (en) 2019-04-02
JP6396276B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
CN100501770C (zh) 多图形处理器系统、图形处理器和描绘处理方法
CN109581976B (zh) 控制装置
JP2009516275A (ja) 航空機のモジュール式アビオニクス装置
US20130041510A1 (en) Numerical control system having multi-core processor
CN106774174A (zh) 提高了伺服控制性能的数值控制装置
CN103576603A (zh) 具有多核处理器的数值控制装置
CN106062648A (zh) 控制器
CN109308030A (zh) 一种基于EtherCAT总线的伺服驱动控制系统
JP5570556B2 (ja) Ｉｏユニットと通信を行う数値制御装置
CN115407745A (zh) 基于hil测试系统的并行仿真模拟测试方法和相关设备
CN103927125B (zh) 分时缓冲器存取系统及存储器控制器
CN107024875A (zh) 一种基于can总线网络的运动控制实时通讯方法
CN106774175A (zh) 高速地输入输出伺服控制部的外部信号的数值控制装置
JP2008090825A (ja) 位置検出器をマルチドロップ接続した多軸制御システム
CN106687899A (zh) 信息处理装置及其控制方法和控制程序
CN112154419A (zh) 性能监测装置、方法、片上系统、可移动平台及相机
US5333259A (en) Graphic information processing system having a RISC CPU for displaying information in a window
CN113992470B (zh) 数据发送方法和接收方法、主设备、从设备及电子设备
JP2001282312A (ja) Ｐｌｃ用表示システムおよびｐｌｃと表示器とのデータ通信方法
US20230410246A1 (en) Data processing systems
JP2008234394A (ja) プログラマブルコントローラの高速化方法
Bureš The problems of continuous data transfer between the pc user interface and the pci card control system
CN106874235A (zh) 一种基于spi串行链路的模拟dpram通信系统及方法
CN107169917B (zh) 矢量图形处理器不通过ddr完成图形图像实时绘制的装置
JP2730189B2 (ja) 分散型コントローラ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant