CN106711197A - 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法 - Google Patents

一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法 Download PDF

Info

Publication number
CN106711197A
CN106711197A CN201610914011.XA CN201610914011A CN106711197A CN 106711197 A CN106711197 A CN 106711197A CN 201610914011 A CN201610914011 A CN 201610914011A CN 106711197 A CN106711197 A CN 106711197A
Authority
CN
China
Prior art keywords
cunisno
type
oxide semiconductor
thin film
amorphous oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610914011.XA
Other languages
English (en)
Other versions
CN106711197B (zh
Inventor
吕建国
程晓涵
叶志镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201610914011.XA priority Critical patent/CN106711197B/zh
Publication of CN106711197A publication Critical patent/CN106711197A/zh
Application granted granted Critical
Publication of CN106711197B publication Critical patent/CN106711197B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种p型CuNiSnO非晶氧化物半导体薄膜,所述CuNiSnO中,Cu为+1价,Ni为+2价,Sn为+2价;其化学式为CuxNiySnzO0.5x+y+z,其中0.1≦x≦0.5,0.1≦y≦0.5,0.2≦z≦0.5,且x+y+z=1。本发明还公开了p型CuNiSnO非晶氧化物半导体薄膜的制备方法及其在薄膜晶体管中的应用。以CuNiSnO陶瓷片为靶材,采用脉冲激光沉积法制得的p型CuNiSnO非晶薄膜空穴浓度1013~1016cm‑3,可见光透过率≧80%。以该非晶薄膜为沟道层,制备的薄膜晶体管开关电流比在103量级,场效应迁移率0.5~3.2cm2/Vs。

Description

一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法
技术领域
本发明涉及一种非晶氧化物半导体薄膜,尤其涉及一种p型非晶氧化物半导体薄膜及其制备方法。
背景技术
薄膜晶体管(TFT)是微电子特别是显示工程领域的核心技术之一。目前,TFT主要是基于非晶硅(a-Si)技术,但是a-Si TFT是不透光的,光敏性强,需要加掩膜层,显示屏的像素开口率低,限制了显示性能,而且a-Si迁移率较低(~2 cm2/Vs),不能满足一些应用需求。基于多晶硅(p-Si)技术的TFT虽然迁移率高,但是器件均匀性较差,而且制作成本高,这限制了它的应用。此外,有机半导体薄膜晶体管(OTFT)也有较多的研究,但是OTFT的稳定性不高,迁移率也比较低(~1 cm2/Vs),这对其实际应用是一个较大制约。
为解决上述问题,人们近年来开始致力于非晶氧化物半导体(AOS)TFT的研究,其中最具代表性的是InGaZnO。与Si基TFT不同,AOS TFT具有如下优点:可见光透明,光敏退化性小,不用加掩膜层,提高了开口率,可解决开口率低对高分辨率、超精细显示屏的限制;易于室温沉积,适用于有机柔性基板;迁移率较高,可实现高的开/关电流比,较快的器件响应速度,应用于高驱动电流和高速器件;特性不均较小,电流的时间变化也较小,可抑制面板的显示不均现象,适于大面积化用途。
由于金属氧化物特殊的电子结构,氧原子的2p能级一般都远低于金属原子的价带电子能级,不利于轨道杂化,因而O 2p轨道所形成的价带顶很深,局域化作用很强,因而空穴被严重束缚,表现为深受主能级,故此,绝大多数的氧化物本征均为n型导电,具有p型导电特性的氧化物屈指可数。目前报道的p型导电氧化物半导体主要为SnO、NiO、Cu2O、CuAlO2等为数不多的几种,但这些氧化物均为晶态结构,不是非晶形态。目前人们正在研究的AOS如InGaZnO等均为n型半导体,具有p型导电的非晶态氧化物半导体几乎没有。因而,目前报道的AOS TFT均为n型沟道,缺少p型沟道的AOS TFT,这对AOS TFT在新一代显示、透明电子学等诸多领域的应用产生了很大的制约。因而,设计和寻找并制备出p型导电的非晶氧化物半导体薄膜是人们亟需解决的一个难题。
发明内容
本发明针对实际应用需求,拟提供一种p型非晶氧化物半导体薄膜及其制备方法。
本发明提供了一种p型CuNiSnO非晶氧化物半导体薄膜,其中:Cu为+1价,Ni为+2价,Sn为+2价,这三种元素各自的氧化物Cu2O、NiO、SnO均为p型导电,因而Cu、Ni和Sn三者组合共同构成的材料基体也为p型导电;同时Sn具有球形电子轨道,在非晶状态下电子云高度重合,因而起到空穴传输通道的作用。
本发明所提供的p型CuNiSnO非晶氧化物半导体薄膜,在CuNiSnO中,Cu为+1价,Ni为+2价,Sn为+2价;CuNiSnO薄膜为非晶态,其化学式为CuxNiySnzO0.5x+y+z,其中0.1≦x≦0.5,0.1≦y≦0.5,0.2≦z≦0.5,且x+y+z=1;CuNiSnO非晶薄膜具有p型导电特性,空穴浓度1013~1016cm-3,可见光透过率≧80%。
本发明还提供了制备上述p型CuNiSnO非晶氧化物半导体薄膜的制备方法,具体步骤如下:
(1)以高纯Cu2O、NiO和SnO粉末为原材料,混合,研磨,在900~1100℃的Ar气氛下烧结,制成CuNiSnO陶瓷片为靶材,其中Cu、Ni、Sn三组分的原子比为(0.1~0.5):(0.1~0.5):(0.2~0.5);
(2)采用脉冲激光沉积(PLD)方法,将衬底和靶材安装在PLD反应室中,抽真空至真空度不高于2×10-3Pa;
(3)通入O2为工作气体,气体压强5~10Pa,衬底温度为25~500℃,以脉冲激光轰击靶材,靶材表面原子和分子熔蒸后在衬底上沉积,形成一层薄膜,在不高于100Pa的O2气氛中自然冷却到室温,得到p型CuNiSnO非晶薄膜。
以本发明的上述p型CuNiSnO非晶氧化物半导体薄膜为沟道层,制备出AOS薄膜晶体管(TFT),所得的p型非晶CuNiSnO TFT开关电流比在103量级,场效应迁移率0.5~3.2cm2/Vs。
上述材料参数和工艺参数为发明人经多次实验确立的,需要严格控制,在发明人的实验中若超出上述参数的范围,则无法实现设计的p型CuNiSnO材料,也无法获得具有p型导电且为非晶态的CuNiSnO薄膜。
本发明的有益效果在于:
1)本发明所述的p型CuNiSnO非晶氧化物半导体薄膜,其中Cu、Ni和Sn三者组合共同构成p型导电的材料基体,同时Sn起到空穴传输通道的作用,基于上述原理,CuNiSnO是一种良好的p型AOS材料。
2)本发明所述的p型CuNiSnO非晶氧化物半导体薄膜,具有良好的材料特性,其p型导电性能易于通过组分比例实现调控。
3)本发明所述的p型CuNiSnO非晶氧化物半导体薄膜,以此作为沟道层制备的p型AOS TFT具有较好的性能,为p型AOS TFT的应用奠定了基础。
4)本发明所述的p型CuNiSnO非晶氧化物半导体薄膜,与已存在的n型InGaZnO非晶氧化物半导体薄膜组合,可形成一个完整的AOS的p-n体系,且p型CuNiSnO与n型InGaZnO均为透明半导体材料,因而可制作透明光电器件和透明逻辑电路,开拓AOS在透明电子产品中应用,促进透明电子学的发展。
5)本发明所述的p型CuNiSnO非晶氧化物半导体薄膜,可在室温下生长,与有机柔性衬底相兼容,因而可在可穿戴、智能化的柔性产品中获得广泛应用。
6)本发明所述的p型CuNiSnO非晶氧化物半导体薄膜,在生长过程中存在较宽的参数窗口,易于大面积室温沉积,能耗低,制备工艺简单、成本低,可实现工业化生产。
附图说明
图1为各实施例所采用的p型非晶CuNiSnO TFT器件结构示意图。图中,1为低阻n++ Si衬底,同时也作为栅极,2为SiO2绝缘介电层,3为p型非晶CuNiSnO沟道层,4为金属Ni源极,5为金属Ni漏极。
图2为实施例1制得的以p型CuNiSnO非晶氧化物半导体薄膜为沟道层的TFT的转移特性曲线。
具体实施例
以下结合附图及具体实施例进一步说明本发明。
实施例1
(1)以高纯Cu2O、NiO和SnO粉末为原材料,混合,研磨,在1000℃的Ar气氛下烧结,制成CuNiSnO陶瓷片为靶材,其中Cu、Ni、Sn三组分的原子比为0.25:0.25:0.5;
(2)采用脉冲激光沉积(PLD)方法,将衬底和靶材安装在PLD反应室中,抽真空至真空度为1.8×10-3Pa;
(3)通入O2为工作气体,气体压强5Pa,衬底温度为25℃,以脉冲激光轰击靶材,靶材表面原子和分子熔蒸后在衬底上沉积,形成一层薄膜,便得到p型Cu0.25Ni0.25Sn0.5O0.875非晶薄膜。
以石英为衬底,按照上述生长步骤制得p型Cu0.25Ni0.25Sn0.5O0.875薄膜,对其进行结构、电学和光学性能测试,测试结果为:薄膜为非晶态,厚度46nm;具有p型导电特性,空穴浓度1015cm-3;可见光透过率81%。
以镀覆有300nm厚度SiO2的n++-Si为衬底,按照上述生长步骤制得p型Cu0.25Ni0.25Sn0.5O0.875薄膜,以此作为沟道层,采用图1所示的结构制作出TFT器件,n++-Si为栅极,300nm厚的SiO2为栅极绝缘层,Cu0.25Ni0.25Sn0.5O0.875沟道层厚度46nm,100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlSnO非晶薄膜为沟道层的TFT进行器件性能测试,如图2,测试结果:开关电流比为2.4×103,场效应迁移率0.9cm2/Vs。
实施例2
(1)以高纯Cu2O、NiO和SnO粉末为原材料,混合,研磨,在900℃的Ar气氛下烧结,制成CuNiSnO陶瓷片为靶材,其中Cu、Ni、Sn三组分的原子比为0.1:0.5:0.4;
(2)采用脉冲激光沉积(PLD)方法,将衬底和靶材安装在PLD反应室中,抽真空至真空度为9×10-4Pa;
(3)通入O2为工作气体,气体压强5Pa,衬底温度为25℃,以脉冲激光轰击靶材,靶材表面原子和分子熔蒸后在衬底上沉积,形成一层薄膜,便得到p型Cu0.1Ni0.5Sn0.4O0.95非晶薄膜。
以石英为衬底,按照上述生长步骤制得p型Cu0.1Ni0.5Sn0.4O0.95薄膜,对其进行结构、电学和光学性能测试,测试结果为:薄膜为非晶态,厚度42nm;具有p型导电特性,空穴浓度1013cm-3;可见光透过率82%。
以镀覆有300nm厚度SiO2的n++-Si为衬底,按照上述生长步骤制得p型Cu0.1Ni0.5Sn0.4O0.95薄膜,以此作为沟道层,采用图1所示的结构制作出TFT器件,n++-Si为栅极,300nm厚的SiO2为栅极绝缘层,Cu0.1Ni0.5Sn0.4O0.95沟道层厚度42nm,100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlSnO非晶薄膜为沟道层的TFT进行器件性能测试,测试结果:开关电流比为2.1×103,场效应迁移率0.5cm2/Vs。
实施例3
(1)以高纯Cu2O、NiO和SnO粉末为原材料,混合,研磨,在1000℃的Ar气氛下烧结,制成CuNiSnO陶瓷片为靶材,其中Cu、Ni、Sn三组分的原子比为0.4:0.1:0.5;
(2)采用脉冲激光沉积(PLD)方法,将衬底和靶材安装在PLD反应室中,抽真空至真空度为1×10-3Pa;
(3)通入O2为工作气体,气体压强7Pa,衬底温度为150℃,以脉冲激光轰击靶材,靶材表面原子和分子熔蒸后在衬底上沉积,形成一层薄膜,在100Pa的O2气氛中自然冷却到室温,得到p型Cu0.4Ni0.1Sn0.5O0.8非晶薄膜。
以石英为衬底,按照上述生长步骤制得p型Cu0.4Ni0.1Sn0.5O0.8薄膜,对其进行结构、电学和光学性能测试,测试结果为:薄膜为非晶态,厚度45nm;具有p型导电特性,空穴浓度1014cm-3;可见光透过率80%。
以镀覆有300nm厚度SiO2的n++-Si为衬底,按照上述生长步骤制得p型Cu0.4Ni0.1Sn0.5O0.8薄膜,以此作为沟道层,采用图1所示的结构制作出TFT器件,n++-Si为栅极,300nm厚的SiO2为栅极绝缘层,Cu0.4Ni0.1Sn0.5O0.8沟道层厚度45nm,100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlSnO非晶薄膜为沟道层的TFT进行器件性能测试,测试结果:开关电流比为7.5×103,场效应迁移率3.2cm2/Vs。
实施例4
(1)以高纯Cu2O、NiO和SnO粉末为原材料,混合,研磨,在1050℃的Ar气氛下烧结,制成CuNiSnO陶瓷片为靶材,其中Cu、Ni、Sn三组分的原子比为0.3:0.5:0.2;
(2)采用脉冲激光沉积(PLD)方法,将衬底和靶材安装在PLD反应室中,抽真空至真空度为9×10-4Pa;
(3)通入O2为工作气体,气体压强8Pa,衬底温度为300℃,以脉冲激光轰击靶材,靶材表面原子和分子熔蒸后在衬底上沉积,形成一层薄膜,在90Pa的O2气氛中自然冷却到室温,得到p型Cu0.3Ni0.5Sn0.2O0.85非晶薄膜。
以石英为衬底,按照上述生长步骤制得p型Cu0.3Ni0.5Sn0.2O0.85薄膜,对其进行结构、电学和光学性能测试,测试结果为:薄膜为非晶态,厚度49nm;具有p型导电特性,空穴浓度1015cm-3;可见光透过率83%。
以镀覆有300nm厚度SiO2的n++-Si为衬底,按照上述生长步骤制得p型Cu0.3Ni0.5Sn0.2O0.85薄膜,以此作为沟道层,采用图1所示的结构制作出TFT器件,n++-Si为栅极,300nm厚的SiO2为栅极绝缘层,Cu0.3Ni0.5Sn0.2O0.85沟道层厚度49nm,100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlSnO非晶薄膜为沟道层的TFT进行器件性能测试,测试结果:开关电流比为8.5×103,场效应迁移率2.6cm2/Vs。
实施例5
(1)以高纯Cu2O、NiO和SnO粉末为原材料,混合,研磨,在1100℃的Ar气氛下烧结,制成CuNiSnO陶瓷片为靶材,其中Cu、Ni、Sn三组分的原子比为0.5:0.2:0.3;
(2)采用脉冲激光沉积(PLD)方法,将衬底和靶材安装在PLD反应室中,抽真空至真空度为9×10-4Pa;
(3)通入O2为工作气体,气体压强10Pa,衬底温度为500℃,以脉冲激光轰击靶材,靶材表面原子和分子熔蒸后在衬底上沉积,形成一层薄膜,在80Pa的O2气氛中自然冷却到室温,得到p型Cu0.5Ni0.2Sn0.3O0.75非晶薄膜。
以石英为衬底,按照上述生长步骤制得p型Cu0.5Ni0.2Sn0.3O0.75薄膜,对其进行结构、电学和光学性能测试,测试结果为:薄膜为非晶态,厚度52nm;具有p型导电特性,空穴浓度1016cm-3;可见光透过率85%。
以镀覆有300nm厚度SiO2的n++-Si为衬底,按照上述生长步骤制得p型Cu0.5Ni0.2Sn0.3O0.75薄膜,以此作为沟道层,采用图1所示的结构制作出TFT器件,n++-Si为栅极,300nm厚的SiO2为栅极绝缘层,Cu0.5Ni0.2Sn0.3O0.75沟道层厚度52nm,100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlSnO非晶薄膜为沟道层的TFT进行器件性能测试,测试结果:开关电流比为3.7×103,场效应迁移率1.2cm2/Vs。
上述各实施例中,使用的原料Cu2O粉末、NiO粉末和SnO粉末的纯度均在99.99%以上。
本发明p型CuNiSnO非晶氧化物半导体薄膜制备所使用的衬底,并不局限于实施例中的单晶硅片和石英片,其它各种类型的衬底均可使用。

Claims (5)

1.一种p型CuNiSnO非晶氧化物半导体薄膜,其特征在于:所述CuNiSnO中,Cu为+1价,Ni为+2价,Sn为+2价;且所述p型CuNiSnO非晶氧化物半导体薄膜的化学式为CuxNiySnzO0.5x+y+z,其中0.1≦x≦0.5,0.1≦y≦0.5,0.2≦z≦0.5,且x+y+z=1。
2.根据权利要求1所述的一种p型CuNiSnO非晶氧化物半导体薄膜,其特征在于:所述p型CuNiSnO非晶氧化物半导体薄膜的空穴浓度1013~1016cm-3,可见光透过率≧80%。
3.如权利要求1或2所述的一种p型CuNiSnO非晶氧化物半导体薄膜的制备方法,其特征在于包括步骤:
1)以高纯Cu2O、NiO和SnO粉末为原材料,混合,研磨,在900~1100℃的Ar气氛下烧结,制成CuNiSnO陶瓷片为靶材,其中Cu、Ni、Sn三组分的原子比为0.1~0.5:0.1~0.5:0.2~0.5;
2)采用脉冲激光沉积方法,将衬底和靶材安装在PLD反应室中,抽真空至真空度不高于2×10-3Pa;
3)通入O2为工作气体,气体压强5~10Pa,衬底温度为25~500℃,以脉冲激光轰击靶材,靶材表面原子和分子熔蒸后在衬底上沉积,形成一层薄膜,在不高于100Pa的O2气氛中自然冷却到室温,得到p型CuNiSnO非晶薄膜。
4.如权利要求1或2所述的一种p型CuNiSnO非晶氧化物半导体薄膜在薄膜晶体管中的应用,其特征在于:所述p型CuNiSnO非晶氧化物半导体薄膜为薄膜晶体管的p型沟道层。
5. 如权利利要求4所述的一种p型CuNiSnO非晶氧化物半导体薄膜在薄膜晶体管中的应用, 其特征在于:所述薄膜晶体管的开关电流比在103量级,场效应迁移率0.5~3.2cm2/Vs。
CN201610914011.XA 2016-10-20 2016-10-20 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法 Expired - Fee Related CN106711197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610914011.XA CN106711197B (zh) 2016-10-20 2016-10-20 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610914011.XA CN106711197B (zh) 2016-10-20 2016-10-20 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN106711197A true CN106711197A (zh) 2017-05-24
CN106711197B CN106711197B (zh) 2020-04-14

Family

ID=58940697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610914011.XA Expired - Fee Related CN106711197B (zh) 2016-10-20 2016-10-20 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN106711197B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037031A (zh) * 2018-07-11 2018-12-18 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150236169A1 (en) * 2010-04-15 2015-08-20 Electronics And Telecommunications Research Institute Semiconductor device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150236169A1 (en) * 2010-04-15 2015-08-20 Electronics And Telecommunications Research Institute Semiconductor device and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MING YANG ET AL: "Copper doped nickel oxide transparent p-type conductive thinfilms deposited by pulsed plasma deposition", 《THIN SOLID FILMS》 *
TENGDA LIN ET AL: "HIgh performance p-type NIOx thin-film transistor by Sn doping", 《APPLIED PHYSICS LETTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037031A (zh) * 2018-07-11 2018-12-18 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法
CN109037031B (zh) * 2018-07-11 2021-11-19 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法

Also Published As

Publication number Publication date
CN106711197B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
CN104584200B (zh) 薄膜晶体管和显示装置
Sanal et al. Room temperature deposited transparent p-channel CuO thin film transistors
CN102738206B (zh) 氧化物半导体膜及半导体装置
CN102124569B (zh) 使用多有源沟道层的薄膜晶体管
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105849878A (zh) 具有未图案化的蚀刻停止的motft
CN103779209A (zh) 一种多晶硅薄膜晶体管的制备方法
CN106783871A (zh) 一种阵列基板、显示面板及制作方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
TW201220504A (en) Metal oxide thin film transistor and manufacturing method thereof
CN109767989A (zh) 柔性衬底的薄膜晶体管及其制备方法
CN106711197A (zh) 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法
CN103545377A (zh) 一种氧化物薄膜晶体管及其制造方法
CN106298953B (zh) 一种高性能氧化镍基p型薄膜晶体管及其制备方法
CN106711196B (zh) 一种p型ZnGeSnO非晶氧化物半导体薄膜及其制备方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN106702326A (zh) 一种p型NiMSnO非晶氧化物半导体薄膜及其制备方法
CN106711195A (zh) 一种p型ZnMSnO非晶氧化物半导体薄膜及其制备方法
CN106711192B (zh) 一种p型CuMSnO非晶氧化物半导体薄膜及其制备方法
CN106711198A (zh) 一种p型CuMInO非晶氧化物半导体薄膜及其制备方法
CN106711201A (zh) 一种p型CrMCuO非晶氧化物半导体薄膜及其制备方法
CN106711202A (zh) 一种p型ZnAlSnO非晶氧化物半导体薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200414