CN106711198A - 一种p型CuMInO非晶氧化物半导体薄膜及其制备方法 - Google Patents

一种p型CuMInO非晶氧化物半导体薄膜及其制备方法 Download PDF

Info

Publication number
CN106711198A
CN106711198A CN201610914012.4A CN201610914012A CN106711198A CN 106711198 A CN106711198 A CN 106711198A CN 201610914012 A CN201610914012 A CN 201610914012A CN 106711198 A CN106711198 A CN 106711198A
Authority
CN
China
Prior art keywords
type
cumino
oxide semiconductor
amorphous oxide
semiconductor films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610914012.4A
Other languages
English (en)
Other versions
CN106711198B (zh
Inventor
吕建国
孟璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201610914012.4A priority Critical patent/CN106711198B/zh
Publication of CN106711198A publication Critical patent/CN106711198A/zh
Application granted granted Critical
Publication of CN106711198B publication Critical patent/CN106711198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明公开了一种p型CuMInO非晶氧化物半导体薄膜，其中M为III族元素B、Al、Ga、Sc、Y中的一种，Cu为+1价，M为+3价，In为+3价，Cu、M、In三种元素与O结合共同形成具有p型导电特性的非晶材料，同时In具有球形电子轨道，在非晶状态下电子云能高度重合，起到空穴传输通道的作用。CuMInO的化学式为CuMxInyO2，其中0.2≦x≦0.8，0.2≦y≦0.8，且x+y=1。本发明还提供了p型CuMInO非晶氧化物半导体薄膜的制备方法及其在薄膜晶体管中作为沟道层的应用。本发明制得的p型CuAlInO非晶氧化物半导体薄膜的空穴浓度1013~1015cm‑3，可见光透过率≧85%。以本发明制得的CuAlInO为沟道层，制备TFT，所得的p型非晶CuAlInO TFT开关电流比104~105，场效应迁移率5.2~12.7cm2/Vs。

Description

一种p型CuMInO非晶氧化物半导体薄膜及其制备方法
技术领域
本发明涉及一种非晶氧化物半导体薄膜，尤其涉及一种p型非晶氧化物半导体薄膜及其制备方法。
背景技术
薄膜晶体管（TFT）是微电子特别是显示工程领域的核心技术之一。目前，TFT主要是基于非晶硅（a-Si）技术，但是a-Si TFT是不透光的，光敏性强，需要加掩膜层，显示屏的像素开口率低，限制了显示性能，而且a-Si迁移率较低（~2 cm2/Vs），不能满足一些应用需求。基于多晶硅（p-Si）技术的TFT虽然迁移率高，但是器件均匀性较差，而且制作成本高，这限制了它的应用。此外，有机半导体薄膜晶体管（OTFT）也有较多的研究，但是OTFT的稳定性不高，迁移率也比较低（~1 cm2/Vs），这对其实际应用是一个较大制约。
为解决上述问题，人们近年来开始致力于非晶氧化物半导体（AOS）TFT的研究，其中最具代表性的是InGaZnO。与Si基TFT不同，AOS TFT具有如下优点：可见光透明，光敏退化性小，不用加掩膜层，提高了开口率，可解决开口率低对高分辨率、超精细显示屏的限制；易于室温沉积，适用于有机柔性基板；迁移率较高，可实现高的开/关电流比，较快的器件响应速度，应用于高驱动电流和高速器件；特性不均较小，电流的时间变化也较小，可抑制面板的显示不均现象，适于大面积化用途。
由于金属氧化物特殊的电子结构，氧原子的2p能级一般都远低于金属原子的价带电子能级，不利于轨道杂化，因而O 2p轨道所形成的价带顶很深，局域化作用很强，因而空穴被严重束缚，表现为深受主能级，故此，绝大多数的氧化物本征均为n型导电，具有p型导电特性的氧化物屈指可数。目前报道的p型导电氧化物半导体主要为SnO、NiO、Cu2O、CuAlO2等为数不多的几种，但这些氧化物均为晶态结构，不是非晶形态。目前人们正在研究的AOS如InGaZnO等均为n型半导体，具有p型导电的非晶态氧化物半导体几乎没有。因而，目前报道的AOS TFT均为n型沟道，缺少p型沟道的AOS TFT，这对AOS TFT在新一代显示、透明电子学等诸多领域的应用产生了很大的制约。因而，设计和寻找并制备出p型导电的非晶氧化物半导体薄膜是人们亟需解决的一个难题。
发明内容
本发明针对实际应用需求，拟提供一种p型非晶氧化物半导体薄膜及其制备方法。
根据已有报道，晶态CuMO2（M为III族元素）是一种较为典型的p型氧化物半导体体系，如CuAlO2，但该体系的材料在非晶态下却不是p型导电，而是高阻绝缘态。以此为借鉴，本发明的技术方案为：提供一种p型CuMInO非晶氧化物半导体薄膜，这是一个三元氧化物体系，M为III族元素B、Al、Ga、Sc、Y中的一种。在p型CuMInO中，Cu为+1价，M为+3价，In为+3价，Cu、M、In三种元素与O结合共同形成具有p型导电特性的非晶材料，同时In具有球形电子轨道，在非晶状态下电子云能高度重合，因而In起到空穴传输通道的作用。
本发明所提供的p型CuMInO非晶氧化物半导体薄膜，在CuMInO中，Cu为+1价，M为III族元素B、Al、Ga、Sc、Y中的一种，为+3价，In为+3价；CuMInO薄膜为非晶态，其化学式为CuMxInyO2，其中0.2≦x≦0.8，0.2≦y≦0.8，且x+y=1；CuMInO非晶薄膜具有p型导电特性。
本发明所提供的p型CuMInO非晶氧化物半导体薄膜，进一步地，当M为Al时，此时CuMInO即为CuAlInO，p型CuAlInO非晶氧化物半导体薄膜的空穴浓度1013~1015cm-3，可见光透过率≧85%。
本发明还提供了制备上述p型CuAlInO非晶氧化物半导体薄膜的制备方法，具体步骤如下：
（1）以高纯Cu2O、Al2O3和In2O3粉末为原材料，混合，研磨，在1000~1100℃的Ar气氛下烧结，制成CuAlInO陶瓷片为靶材，其中Cu、Al、In三组分的原子比为1:(0.2~0.8):(0.2~0.8)；
（2）采用脉冲激光沉积（PLD）方法，将衬底和靶材安装在PLD反应室中，抽真空至真空度低于1×10-3Pa；
（3）通入O2为工作气体，气体压强7~13Pa，衬底温度为25~600℃，以脉冲激光轰击靶材，靶材表面原子和分子熔蒸后在衬底上沉积，形成一层薄膜，在不高于100Pa的O2气氛中自然冷却到室温，得到p型CuAlInO非晶薄膜。
以本发明以上述p型CuAlInO非晶氧化物半导体薄膜为沟道层，制备出AOS薄膜晶体管（TFT），所得的p型非晶CuAlInO TFT开关电流比104~105，场效应迁移率5.2~12.7cm2/Vs。
上述材料参数和工艺参数为发明人经多次实验确立的，需要严格控制，在发明人的实验中若超出上述参数的范围，则无法实现设计的p型CuAlInO材料，也无法获得具有p型导电且为非晶态的CuAlInO薄膜。
在p型CuMInO体系中，当M为B、Ga、Sc、Y时，与M为Al具有同样的机理，具有类似的性质，除CuAlInO之外的其它的p型CuMInO非晶氧化物半导体薄膜均能用上述类似的方法与步骤进行制备，所得的材料和器件具有类似的性能。
本发明的有益效果在于：
1）本发明所述的p型CuMInO非晶氧化物半导体薄膜，Cu、M、In三种元素与O结合共同形成具有p型导电特性的非晶材料，同时In起到空穴传输通道的作用，基于上述原理，CuAlInO是一种理想的p型AOS材料。
2）本发明所述的p型CuMInO非晶氧化物半导体薄膜，具有良好的材料特性，其p型导电性能易于通过组分比例实现调控。
3）本发明所述的p型CuMInO非晶氧化物半导体薄膜，以此作为沟道层制备的p型AOS TFT具有良好的性能，为p型AOS TFT的应用奠定了基础。
4）本发明所述的p型CuMInO非晶氧化物半导体薄膜，与已存在的n型InGaZnO非晶氧化物半导体薄膜组合，可形成一个完整的AOS的p-n体系，且p型CuMInO与n型InGaZnO均为透明半导体材料，因而可制作透明光电器件和透明逻辑电路，开创AOS在透明电子产品中应用，极大促进透明电子学的发展。
5）本发明所述的p型CuMInO非晶氧化物半导体薄膜，可以在室温下生长，与有机柔性衬底相兼容，因而可在可穿戴、智能化的柔性产品中获得广泛应用。
6）本发明所述的p型CuMInO非晶氧化物半导体薄膜，在生长过程中存在较宽的参数窗口，易于大面积室温沉积，能耗低，制备工艺简单、成本低，可实现工业化生产。
附图说明
图1为各实施例所采用的p型非晶CuAlInO TFT器件结构示意图。图中，1为低阻n++ Si衬底，同时也作为栅极，2为SiO2绝缘介电层，3为p型非晶CuAlInO沟道层，4为金属Ni源极，5为金属Ni漏极。
图2为实施例1制得的以p型CuAlInO非晶氧化物半导体薄膜为沟道层的TFT的转移特性曲线。
具体实施例
以下结合附图及具体实施例进一步说明本发明。
实施例1
（1）以高纯Cu2O、Al2O3和In2O3粉末为原材料，混合，研磨，在1000℃的Ar气氛下烧结，制成CuAlInO陶瓷片为靶材，其中Cu、Al、In三组分的原子比为1:0.2:0.8；
（2）采用脉冲激光沉积（PLD）方法，将衬底和靶材安装在PLD反应室中，抽真空至真空度9×10-4Pa；
（3）通入O2为工作气体，气体压强7Pa，衬底温度为25℃，以脉冲激光轰击靶材，靶材表面原子和分子熔蒸后在衬底上沉积，形成一层薄膜，便得到p型CuAl0.2In0.8O2非晶薄膜。
以石英为衬底，按照上述生长步骤制得p型CuAl0.2In0.8O2薄膜，对其进行结构、电学和光学性能测试，测试结果为：薄膜为非晶态，厚度60nm；具有p型导电特性，空穴浓度1015cm-3；可见光透过率90%。
以镀覆有300nm厚度SiO2的n++-Si为衬底，按照上述生长步骤制得p型CuAl0.2In0.8O2薄膜，以此作为沟道层，采用图1所示的结构制作出TFT器件，n++-Si为栅极，300nm厚的SiO2为栅极绝缘层，CuAl0.2In0.8O2沟道层厚度60nm，100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlInO非晶薄膜为沟道层的TFT进行器件性能测试，图2为测试所得的转移特性曲线，开关电流比为4×105，场效应迁移率12.7cm2/Vs。
实施例2
（1）以高纯Cu2O、Al2O3和In2O3粉末为原材料，混合，研磨，在1050℃的Ar气氛下烧结，制成CuAlInO陶瓷片为靶材，其中Cu、Al、In三组分的原子比为1:0.5:0.5；
（2）采用脉冲激光沉积（PLD）方法，将衬底和靶材安装在PLD反应室中，抽真空至真空度9×10-4Pa；
（3）通入O2为工作气体，气体压强10Pa，衬底温度为300℃，以脉冲激光轰击靶材，靶材表面原子和分子熔蒸后在衬底上沉积，形成一层薄膜，在100Pa的O2气氛中自然冷却到室温，得到p型CuAl0.5In0.5O2非晶薄膜。
以石英为衬底，按照上述生长步骤制得p型CuAl0.5In0.5O2薄膜，对其进行结构、电学和光学性能测试，测试结果为：薄膜为非晶态，厚度52nm；具有p型导电特性，空穴浓度1014cm-3；可见光透过率87%。
以镀覆有300nm厚度SiO2的n++-Si为衬底，按照上述生长步骤制得p型CuAl0.5In0.5O2薄膜，以此作为沟道层，采用图1所示的结构制作出TFT器件，n++-Si为栅极，300nm厚的SiO2为栅极绝缘层，CuAl0.5In0.5O2沟道层厚度50nm，100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlInO非晶薄膜为沟道层的TFT进行器件性能测试，测试结果：开关电流比为9×104，场效应迁移率8.6cm2/Vs。
实施例3
（1）以高纯Cu2O、Al2O3和In2O3粉末为原材料，混合，研磨，在1100℃的Ar气氛下烧结，制成CuAlInO陶瓷片为靶材，其中Cu、Al、In三组分的原子比为1:0.8:0.2；
（2）采用脉冲激光沉积（PLD）方法，将衬底和靶材安装在PLD反应室中，抽真空至真空度9×10-4Pa；
（3）通入O2为工作气体，气体压强13Pa，衬底温度为600℃，以脉冲激光轰击靶材，靶材表面原子和分子熔蒸后在衬底上沉积，形成一层薄膜，在90Pa的O2气氛中自然冷却到室温，得到p型CuAl0.8In0.2O2非晶薄膜。
以石英为衬底，按照上述生长步骤制得p型CuAl0.8In0.2O2薄膜，对其进行结构、电学和光学性能测试，测试结果为：薄膜为非晶态，厚度45nm；具有p型导电特性，空穴浓度1013cm-3；可见光透过率85%。
以镀覆有300nm厚度SiO2的n++-Si为衬底，按照上述生长步骤制得p型CuAl0.8In0.2O2薄膜，以此作为沟道层，采用图1所示的结构制作出TFT器件，n++-Si为栅极，300nm厚的SiO2为栅极绝缘层，CuAl0.8In0.2O2沟道层厚度45nm，100nm厚的Ni金属为源极和漏极, TFT沟道层长和宽分别为200μm和1000μm。对该p型CuAlInO非晶薄膜为沟道层的TFT进行器件性能测试，测试结果：开关电流比为5×104，场效应迁移率5.2cm2/Vs。
上述各实施例中，使用的原料Cu2O粉末、Al2O3粉末和In2O3粉末的纯度均在99.99%以上。
本发明p型CuAlInO非晶氧化物半导体薄膜制备所使用的衬底，并不局限于实施例中的单晶硅片和石英片，其它各种类型的衬底均可使用。
在p型CuMInO体系中，M为III族元素B、Al、Ga、Sc、Y。上述各实施例描述的均是当M为Al时的CuAlInO材料，对于M= B、Ga，与M=Al具有同样的机理，因而相应的CuMInO材料也具有类似的性质，除CuAlInO之外的其它的p型CuMInO非晶氧化物半导体薄膜也能用上述类似的方法与步骤进行制备，所得的材料和器件具有类似的性能。

Claims (7)

1.一种p型CuMInO非晶氧化物半导体薄膜，其特征在于：所述CuMInO中M为III族元素B、Al、Ga、Sc、Y中的一种，且M为+3价，Cu为+1价，In为+3价，Cu、M、In三种元素与O结合共同形成具有p型导电特性的非晶材料，同时In具有球形电子轨道，在非晶状态下电子云高度重合，起到空穴传输通道的作用。
2.根据权利要求1所述的一种p型CuMInO非晶氧化物半导体薄膜，其特征在于：所述p型CuMInO非晶氧化物半导体薄膜的化学式为CuMxInyO2，其中0.2≦x≦0.8，0.2≦y≦0.8，且x+y=1。
3.根据权利要求2所述的一种p型CuMInO非晶氧化物半导体薄膜，其特征在于：M为Al，所述CuMInO为CuAlInO。
4.根据权利要求3所述的一种p型CuMInO非晶氧化物半导体薄膜，其特征在于：p型CuAlInO非晶氧化物半导体薄膜的空穴浓度1013~1015cm-3，可见光透过率≧85%。
5.如权利要求3或4所述的一种p型CuMInO非晶氧化物半导体薄膜的制备方法，其特征在于：制备p型CuAlInO非晶氧化物半导体薄膜的步骤包括：
1）以高纯Cu2O、Al2O3和In2O3粉末为原材料，混合，研磨，在1000~1100℃的Ar气氛下烧结，制成CuAlInO陶瓷片为靶材，其中Cu、Al、In三组分的原子比为1:0.2~0.8: 0.2~0.8；
2）采用脉冲激光沉积方法，将衬底和靶材安装在PLD反应室中，抽真空至真空度低于1×10-3Pa；
3）通入O2为工作气体，气体压强7~13Pa，衬底温度为25~600℃，以脉冲激光轰击靶材，靶材表面原子和分子熔蒸后在衬底上沉积，形成一层薄膜，在不高于100Pa的O2气氛中自然冷却到室温，得到p型CuAlInO非晶薄膜。
6.如权利要求1～4任一项所述的一种p型CuMInO非晶氧化物半导体薄膜在薄膜晶体管中的应用，其特征在于：所述p型CuMInO非晶氧化物半导体薄膜为p型沟道层，制备薄膜晶体管。
7.根据权利要求6所述的一种p型CuMInO非晶氧化物半导体薄膜在薄膜晶体管中的应用，其特征在于：以p型CuAlInO非晶氧化物半导体薄膜为p型沟道层，所得的薄膜晶体管开关电流比104~105、场效应迁移率5.2~12.7cm2/Vs。
CN201610914012.4A 2016-10-20 2016-10-20 一种p型CuMInO非晶氧化物半导体薄膜及其制备方法 Active CN106711198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610914012.4A CN106711198B (zh) 2016-10-20 2016-10-20 一种p型CuMInO非晶氧化物半导体薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610914012.4A CN106711198B (zh) 2016-10-20 2016-10-20 一种p型CuMInO非晶氧化物半导体薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN106711198A true CN106711198A (zh) 2017-05-24
CN106711198B CN106711198B (zh) 2019-12-31

Family

ID=58940691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610914012.4A Active CN106711198B (zh) 2016-10-20 2016-10-20 一种p型CuMInO非晶氧化物半导体薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN106711198B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080064592A (ko) * 2007-01-05 2008-07-09 요업기술원 피형 투명 산화물 반도체 조성 박막의 제작방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080064592A (ko) * 2007-01-05 2008-07-09 요업기술원 피형 투명 산화물 반도체 조성 박막의 제작방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HIROSHI KAWAZOE ET AL: "Transparent p-Type Conducting Oxides: Design and Fabrication of p-nHeterojunctions", 《MRS BULLETIN》 *
ZANHONG DENG ET AL: "Characterization of amorphous p-type transparent CuFeO2 thin films prepared by radio frequency magnetron sputtering method at room temperature", 《THIN SOLID FILMS》 *

Also Published As

Publication number Publication date
CN106711198B (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN103681874B (zh) 显示装置及电子设备
CN104584200B (zh) 薄膜晶体管和显示装置
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN107731856A (zh) 半导体装置、驱动电路及显示装置
CN103779209A (zh) 一种多晶硅薄膜晶体管的制备方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN106783871A (zh) 一种阵列基板、显示面板及制作方法
CN104992981B (zh) 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
TW201220504A (en) Metal oxide thin film transistor and manufacturing method thereof
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN109767989A (zh) 柔性衬底的薄膜晶体管及其制备方法
CN102254950B (zh) 一种氧化亚铜薄膜晶体管及其制备方法
CN106711196B (zh) 一种p型ZnGeSnO非晶氧化物半导体薄膜及其制备方法
CN106298953B (zh) 一种高性能氧化镍基p型薄膜晶体管及其制备方法
CN106711197A (zh) 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法
CN106711198A (zh) 一种p型CuMInO非晶氧化物半导体薄膜及其制备方法
CN106702326B (zh) 一种p型NiMSnO非晶氧化物半导体薄膜及其制备方法
CN106711192B (zh) 一种p型CuMSnO非晶氧化物半导体薄膜及其制备方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN106711195A (zh) 一种p型ZnMSnO非晶氧化物半导体薄膜及其制备方法
CN106711201A (zh) 一种p型CrMCuO非晶氧化物半导体薄膜及其制备方法
WO2020252876A1 (zh) 一种薄膜晶体管基板及其制备方法
CN106711202A (zh) 一种p型ZnAlSnO非晶氧化物半导体薄膜及其制备方法
CN106711193A (zh) 一种p型CaMSnO非晶氧化物半导体薄膜及其制备方法
CN106711200A (zh) 一种p型ZnRhMO非晶氧化物半导体薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant