CN106663691B - 包括细长的晶体状纳米结构的纳米级器件 - Google Patents

包括细长的晶体状纳米结构的纳米级器件 Download PDF

Info

Publication number
CN106663691B
CN106663691B CN201580036397.2A CN201580036397A CN106663691B CN 106663691 B CN106663691 B CN 106663691B CN 201580036397 A CN201580036397 A CN 201580036397A CN 106663691 B CN106663691 B CN 106663691B
Authority
CN
China
Prior art keywords
layer
crystalline
nanoscale device
facet layer
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580036397.2A
Other languages
English (en)
Other versions
CN106663691A (zh
Inventor
P·克罗格斯拉普
T·S·叶斯帕森
C·M·马卡斯
J·尼加德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobenhavns Universitet
Original Assignee
Kobenhavns Universitet
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobenhavns Universitet filed Critical Kobenhavns Universitet
Publication of CN106663691A publication Critical patent/CN106663691A/zh
Application granted granted Critical
Publication of CN106663691B publication Critical patent/CN106663691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/62—Whiskers or needles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/437—Superconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming superconductor layers
    • H10N60/0381—Processes for depositing or forming superconductor layers by evaporation independent of heat source, e.g. MBE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/83—Element shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H10N60/855—Ceramic materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/81—Of specified metal or metal alloy composition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/891—Vapor phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Abstract

本公开涉及一种纳米级器件及其制备方法，该纳米级器件包括细长的晶体状纳米结构，如纳米线晶体、纳米晶须晶体或纳米棒晶体。一个实施方案涉及纳米级器件，其包括细长的晶体状半导体纳米结构例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，优选由砷化铟制成，其具有多个基本上平的侧面；超导体材料(优选铝)的晶体状结构的第一面层，其覆盖一个或多个所述侧面的至少一部分；以及超导体材料(优选钒)的第二面层，其覆盖第一面层的至少一部分，第二面层的超导体材料不同于第一面层的超导体材料，其中半导体纳米结构的晶体状结构与两个晶体状结构之间的界面上的第一面层的晶体状结构为外延匹配。

Description

包括细长的晶体状纳米结构的纳米级器件
技术领域
本公开涉及包含细长的(elongated)晶体状纳米结构(例如纳米线晶体、纳米晶须晶体或纳米棒晶体)的纳米级器件及其制造方法。
背景技术
晶体状半导体中的电子带隙工程、掺杂、应变分布和限制(confinement)是通过二维异质结构晶体的外延生长而成为可能的一个研究领域。定制和设计电子环境的能力已革新了半导体技术，并已在许多领域如现代晶体管、光伏器件和激光技术中取得突破。纳米结构的晶体，例如纳米线，最近已引起了许多关注，并且纳米结构晶体例如纳米线的外延生长的最近进展已经开辟了定制电子环境的新的可能性，这已导致了许多种有希望的器件应用，特别是电子器件。然而，基于纳米结构晶体的电子器件的性能取决于所使用的不同材料之间的界面的质量。
发明内容
半导体-金属界面在从量子传输到光伏器件的众多器件应用中发挥关键作用。然而，基于纳米线晶体的器件的性能受限于由界面导致的不受控制的电子环境的限制，界面包含未结合状态以及可能的缺陷和杂质。纳米结构的受控电接触将为设计高质量纳米级器件开辟新的路径。因此，本公开涉及纳米级器件，其包括细长的晶体状纳米结构，例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，其具有多个基本上平的侧面；和覆盖一个或多个所述侧面的至少一部分(即，覆盖细长的晶体状纳米结构的至少一部分长度)的第一侧面。
本文公开的纳米级(nanoscale或nanometer scale)器件可以被视为具有细长的晶体状纳米结构的混合(hybrid)和/或异质结构的纳米级器件，并且在本文中可以被称为纳米级器件，该细长的晶体状纳米结构具有(至少第一)面层。
核-壳半导体异质结构(即具有不同材料的层)的生长在本领域中是已知的，并且可以用作表面钝化，但是半导体/金属(SE/M)界面迄今为止在原子尺度上是不受控制的。本文公开的纳米级器件(其中第一面层沉积在细长的晶体状纳米结构的侧面上)克服了这个问题，提供了纳米结构的受控电接触。已经通过分子束外延(MBE)，优选通过气-液-固(VLS)生长和MBE的组合进行的半导体/金属核-壳纳米线晶体的自下而上生长实现并且示例了纳米级器件。一个实施方案使用InAs作为纳米线晶体，并且Al被生长为具有外延匹配的(epitaxially matched)单平面界面，这可以被认为是无序自由接触的最终极限。
在本发明的一个实施方案中，细长的晶体状纳米结构的侧面和第一面层之间的每个二维界面在至少一个维度上(可能在两个维度上)为晶格匹配(lattice matched)和/或域匹配(domain matched)。自然地，细长的晶体状纳米结构可以由半导体材料提供，例如选自以下的半导体材料：III-V族组合，例如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs；或IV族元素如Si或Ge；或II-VI族组合如ZnO、ZnSe和CdSe；或I-VII族组合。然而，可以由金属或绝缘体材料提供细长的晶体状纳米结构。第一面层自然可以是金属，但也可以是许多类型的材料。此外，第一面层可以由在低于临界温度Tc下具有超导性质的材料提供。
本文公开的纳米器件的关键方面在于，细长的纳米结构是晶体状的，即它是单晶或者由几种晶体组成，例如大的单晶元件，形成晶体状结构。在一些实施方案中，细长的晶体状纳米结构可以被视为基本上一维的晶体结构。本文公开的纳米级器件已经在具有Al面层(其具有纤锌矿(WZ)/FCC或闪锌矿(ZB)/FCC晶体取向)的InAs中证明，其可以形成均匀的晶体形态和在半导体(SE，例如InAs)和金属(M，例如Al)之间的高度有序且清晰的(welldefined)外延SE/M界面，这可以在图1和图2中看到。然而，纳米级器件可以用具有类似结构和晶格间距的其他材料组合来实现。对于相关的FCC金属，这可以是例如Au和Ag；对于半导体，这是例如“
Figure GDA0002415473480000021
族”的其他成员：GaSb和AlSb。因此，可以用许多材料组合来实现与细长的晶体状纳米结构的接触的高质量外延生长。
还如本文所示，使用本文公开的纳米级器件提供了电器件。已在低温下对它们进行了表征，证实了第一面层(壳)的高质量以及壳和核之间的无势垒接触，这是由于在单个面以及多个面上的InAs纳米线核和Al壳之间显著的外延匹配。这些外延匹配的界面可以被认为是与半导体的金属接触的最终极限。因此，混合纳米线提供了朝向纳米线电子学的概念上的新路线，因为它解决了形成电纳米线/金属接触的一般性问题。
许多现在和将来的超导应用将受益于作为半导体的特性的载流子密度的静电栅极控制。可以利用载流子密度的静电栅极控制来实现拓扑超导，这可以为拓扑量子信息处理提供基础。因此，对拓扑非平凡(non-trivial)固态物质存在极大的兴趣。这些材料具有许多独特的性质，包括观察和操纵马约拉纳(Majorana)约束状态的可能性，其已被提出作为未来容错量子计算的基础。在寻找Majorana费米子中的突破是认识到在某些条件下，常规超导体可以在半导体纳米线中诱导拓扑非平凡超导状态。基于具有强自旋轨道的半导体纳米线中的邻近效应的建议是吸引人的，因为关键因素在本领域中是已知的[8,9]。然而，邻近的半导体的所有先前的实例都显示出在超导间隙下方的显著隧穿电导，表明了使拓扑保护无效的子间隙状态的连续体-这一未解决的问题被称为“软间隙问题”。这样的软间隙将引起Majorana量子位的去相干，并且已经被认为是对于在这种装置中的拓扑量子信息的未来的主要路障。结果表明，诱导超导的硬度(hardness)主要取决于半导体/超导体(SE/SU)界面的质量和均匀性。这种情况类似于传统半导体器件的情况，其中所涉及的界面质量是确定性能的主要参数。为此，半导体技术通过异质结构的外延生长的发明得以革新，其能够实现半导体界面的原子级设计和电子能带结构、掺杂水平和应变的定制分布。然而，到目前为止，半导体外延的世界与超导的世界还没有什么关联。
但是如本文实施例3所示：对于低于超导转变温度的温度，铝变为超导，并且由于邻近效应，Al壳诱导InAs中的超导间隙。然而，与所有以前的研究相反，诱导的间隙保持是硬的，即没有子间隙(sub-gap)状态，这可能是由于完全均匀的InAs//Al界面。因此，由于通过使用外延Al-InAs超导体-半导体混合纳米线证明了由半导体中的邻近效应引起的硬的超导间隙，本文公开的纳米级器件提供了对软间隙问题的解决方案。硬的诱导间隙以及有利的材料性质和栅极可调谐性使得本文公开的纳米级器件对于常规和拓扑超导量子位和其他潜在应用以及对于介观超导性的基础研究而言都是有吸引力的，并且由此，本文公开的混合结构消除了在基于Majorana费米子的拓扑量子信息的未来方案中使用半导体纳米线作为骨架的主要障碍。在此上下文中，注意到InAs//Al外延混合满足为了在Majorana器件中使用所剩余的所有基本要求：强自旋-轨道耦合、大的临界平行磁场和栅极可调谐性。
在一个实施方案中，本文公开的纳米级器件的纳米结构是细长的混合纳米结构，其包含晶体状半导体纳米结构，并且其中第一面层是超导体材料的晶体状结构层，并且其中半导体纳米结构的晶体状结构与在两个晶体状结构之间的界面上的第一面层的晶体状结构为外延匹配。即由于第一面层的超导性质和邻近性，即在低于第一面层的超导体材料的临界温度的温度下，半导体纳米结构的晶体状结构和第一面层之间的外延匹配优选被配置为诱导在半导体纳米结构中的超导体硬间隙。优选地，纳米结构的平的表面和第一面层之间的每个二维界面在至少一个维度或至少两个维度上为域匹配和/或晶格匹配。
附图说明
图1：示例性外延InAs//Al纳米级器件的概述。
a.在InAs(111)B基底上生长的InAs//Al半壳(half-shell)混合结构阵列的倾斜视图SEM图像。
b.从a中示出的样品获得的纳米线的顶部的TEM图像，其中Al壳覆盖到右侧的侧面。外延Al层是～8nm厚并且覆盖纳米线的两个侧面，如插图中的示意性横截面所示。图中的高分辨率TEM图像
c.表明Al形成了与InAs核的完全清晰和均匀的界面。在该示例中，InAs核沿[0001]wz方向生长，并且Al沿着纳米线的整个长度的晶体取向具有垂直于界面的高对称性和低能量(111)取向。
图2：域匹配的InAs//Al界面。在纳米线混合器件上以三种类型形成三种类型的主要外延双晶匹配。TEM图像(a、d、f)是InAs//Al界面上沿着横向⊥方向的平行视图，其中在白色框中模拟在完美平坦界面情况下的原子位置。右列(b、c、e、g)示出了界面上的标准视图的模拟。红色的网是原始域(假定完美的域匹配)，其中高亮突出的原子在平行和横向方向(用向量示出)中指定每个成分的一个界面单元。
图3：铝壳形态和不对称应变。不同类型的具有不同壳厚度的半壳混合器件的TEM图像。在a-c中，InAs核沿着[0001]wz方向生长，其中对于超过rSU≈20nm的临界厚度，观察到面外取向的从{111}到{11-2}的结构转变。在d-e中，InAs核沿着<1-100>wz方向生长，并且壳保持均匀，同时{111}为面外取向。a-e中的比例尺是50nm。1型半壳纳米线的f倾斜视图SEM特写表明了由在InAs核上的Al诱导的不对称应变，其由于残余的Al//InAs界面域不匹配而导致纳米线向Al弯曲，如下面所讨论的。
图4：全壳外延双晶匹配a)InAs纳米线(可见为暗核)的TEM图像，其具有在所有六个{1-100}面上生长的厚的外延Al层，其中主要的面外晶粒取向为{11-2}型。界面的双重退化给出了两个变量α和β。在a中通过TEM衍射对比看到的这些取向沿着纳米线轴形成相干双晶，如b和c中所示。d是沿着纳米线轴观察的全单晶壳的模拟，具有交替的变量。如果在InAs纳米线的相邻面上形成{11-2}型(用m'＝1表示)的相同Al变量，则当它们合并时(如在e中所示的情况)，它们将形成不相干的晶粒边界，这是因为Al不具有如InAs主体(host)中的6重对称性。然而，因为β变量对应于α的六次运算(operation)，所以它们可以合并并且跨越相邻的面而形成单晶。这意味着图2b中所示的相干界面可以在InAs纳米线周围产生，其中每隔一个界面仅在f中的侧视图模拟中表明的螺旋轴线平移方面有不同。
图4g：InAs和Al之间的AlAs势垒的生长。分离InAs核与Al外壳的3nm AlAs高带隙半导体层的TEM显微照片。最右边的图标示出了其形成的纳米线器件的类型。
图5：InAs/Al外延混合物的电性质。
a：由具有13nm Al全壳的全壳InAs/Al纳米级器件制成的四端子器件的示意图。
b：器件的SEM图像。比例尺为0.5μm，并且示出了磁场的平行取向。
c：四端子电阻随磁场的变化的测量。纳米级器件在低场下是超导的，在穿线的(threading the wire)通量量子的半倍处出现Little-Parks峰。插图显示了电阻随温度的变化，在～1.4Kelvin处具有超导转变。
d：对于InAs核已暴露的器件，电导随栅极电压的变化。对多个温度进行了测量，以研究核和壳之间的接触势垒。上部插图示出了样品的示意图，下部插图示出了实际器件的中心部分的SEM显微照片。
图6：外延全壳纳米级器件和硬的诱导间隙
a：外延全壳纳米线的横截面示意图。
b：测量装置。黄色表示普通金属(Au)，绿色表示InAs，灰色表示超导体(Al)。
c：外延N-S界面的TEM图像。
d：平版印刷相似装置的假彩色SEM显微照片。
e：微分电导随外延全壳器件(蓝色)和蒸发的对照器件(红色)的源极-漏极电压的变化。实线表示零磁场处的数据，而虚线表示在临界磁场Bc之上的场的数据。
f：归一化的微分电导。外延全壳纳米线表现出高达两个数量级的子间隙电导抑制。
图7：外延全壳器件中弹道一维N-S结的电导。
a、b：全壳器件的微分电导随背栅VBG和VSD的变化。
c：在隧道(橙色)和开放(蓝色)状态中a和b的垂直切割。
d：零偏置与有限偏置(0.4mV)电导。实线(红色)表示两个量之间的理论关系。
e：在零偏置、高于间隙偏置和正常状态(B＝100mT>Bc)下电导步长随VBG的变化。
图8：外延全壳量子点接触与量子点器件。
a：与QPC(上图)和QD(下图)耦合的邻近的InAs核的隧道光谱。
b：在量子点中的Andreev束缚态。绿色(橙色)线表示偶数(奇数)库仑金刚石的粒子-孔对称点。
c：b的垂直切割。
d：在偶数谷(even valley)中的QPC器件和QD器件之间的隧道测量的比较。
图9：诱导间隙的磁场和温度依赖性。
a：外延全壳器件的磁场依赖性。
b：外延全壳器件的温度依赖性。
c：外延器件和对照器件之间的归一化零偏置电导的比较随归一化磁场的变化。
d：外延器件和蒸发的对照器件之间的归一化零偏置电导的比较随温度的变化。c和d中的灰线是用于引导视线，d中的蓝线是数据的理论拟合。
图10：外延半壳器件和InAs核的栅极可调谐性
a：半壳纳米线的横截面图。
b：半壳纳米线器件的栅极可调谐性测量示意图。
c：外延全壳和半壳器件之间诱导的间隙质量的比较。
d：平版印刷(lithographically)相似器件的SEM显微图像。
e：Al壳和InAs核的电导随VBG的变化。
图11：外延晶粒生长的主要阶段。
a，b：在相对低和高的温度下金属生长进程的初始阶段的示意图。
在a中，由于相对低的吸附原子迁移率，低的基底温度T1给出小且紧密间隔的金属晶粒，其通过物质M在SE面上的平均吸附原子扩散长度
Figure GDA0002415473480000071
进行描述。小的晶粒会合并成薄膜，其中如果膜足够薄，则具有最低表面能的晶粒的生长会以具有更高表面能的晶粒为代价(如箭头所示)。
在b中，由于更高的温度T2，
Figure GDA0002415473480000072
更大，这使得更大的晶粒进一步分开。
c，d：持续生长，随着薄膜厚度的增加，晶界和应变贡献的作用变得越来越重要，这两种温度区域可能演变为新的优选的晶体取向。
图12：双面薄壳Al/InAs NW。
a：在两个面上生长有10nm Al的InAs NW阵列的SEM图像。
b：通过NW阵列(在与a中的方形蓝色区域类似的区域中)切割的横截面的TEM图像，其通过使用Ultra-Microtome体系切出。单个线的三个示例以更高的分辨率示出并用相应的方形彩色框标记。Al位于两个面上，这通过在两个右上方面处的浅灰色对比看到。
c：来自与a和b中相同生长的单个NW的TEM图像，其中除了其直径改变之处(绿色区域)以外，沿着整个NW看到[111]面外取向。这可在由蓝色和红色区域表示的高分辨率TEM图像中看到。在红色区域中，示出了[111]面外取向的两个变量α和β(这些是根据方程(0)的这种类型的界面的仅有的两个变量)。在绿色区域中，NW表面是粗糙的，并且Al相的取向混合，没有清晰的取向，其由指向各种[111]方向的箭头表示。
图13：在InAs NW侧面上生长的Al的“厚的”三面壳。
a：沿着NW轴的俯视图横截面TEM图像，其中Al晶体中的主要面紧随着InAs的面。
b：侧视图TEM图像，其中看到在InAs/Al界面处的高分辨率外延匹配遵循{11-2}//{1-100}相干类型。这很好地对应于在a中观察到的面，表明根据S1和S2中的讨论，在晶界驱动生长模式中终止生长。
图14：单平面双晶的对称性图的示例。SE平面对称是固定参考，而M平面和体积对称性(bulk symmetry)围绕与界面垂直的点旋转。如果给定的旋转给出相同的平面对称性但是不同的体积构造(bulk configuration)，则其是变量，或以另一种方式指定：在该单平面对称极限中，给定界面图案的不同M体取向的数目限定简并变量的数目。
图15示出了将第二面层沉积到(第一)面层上的原理，在这种情况下，已将钒层沉积到具有InAs/Al的全壳混合纳米级器件上。
图16a示出了具有两个面层和金接触的实际器件的示意性原理。
图16b示出了具有两个面层和金接触的实际器件的图片。
图17：图16b中的器件的间隙性质的测量。
具体实施方式
如前所述，本公开涉及纳米级器件，其包括细长的晶体状纳米结构例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，其具有多个基本上平的侧面；和覆盖一个或多个所述侧面的至少一部分的第一面层。术语“纳米线”和“纳米线晶体”在本文中可以互换使用，因为可以隐含地公开本文提及的纳米线是晶体结构。
自然地，第一面层可以是晶体状的。晶体状纳米结构的侧面和第一面层之间的二维界面可以是外延的。甚至进一步地，晶体状纳米结构的每个侧面和第一面层之间的二维界面可以是外延的，例如同时为外延匹配。因此，纳米结构的晶体状结构可以与第一面层的晶体状结构为外延匹配。也如前所述，晶体状纳米结构的侧面和第一面层之间的每个二维界面可以在至少一个维度(优选在两个维度)上为域匹配和/或晶格匹配。因此，在一个实施方案中，晶体状纳米结构的侧面和第一面层之间的每个二维界面在两个维度上同时为外延匹配、域匹配和晶格匹配。
如果两个晶体状层的晶体结构相等，则两个晶体状层之间的界面中的外延匹配可能是完全不寻常的。然而，在这种情况下，发明人已经证明，即使当细长的晶体状纳米结构的晶体结构(和/或晶相)不同于第一面层的晶体结构(和/或晶相)时，例如当细长的晶体状纳米结构的晶体结构(和/或晶相)和第一面层的晶体结构(和/或晶相)属于不同的晶格体系时，和/或如果细长的晶体状纳米结构的布拉维(Bravais)晶格不同于第一面层的布拉维晶格时，也可以实现外延界面。如果例如细长的晶体状纳米结构的晶体结构是闪锌矿(ZB)，则第一面层的晶体结构不是闪锌矿，即晶体结构不同。相应地，如果例如细长的晶体状纳米结构的晶体结构是纤锌矿，则第一面层的晶体结构不是纤锌矿，即晶体结构不同。例如，细长的晶体状纳米结构的晶体结构可以是闪锌矿(ZB)或纤锌矿(WZ)，并且第一面层的晶体结构属于立方晶系，例如单纯立方(primitive cubic)晶系BCC或FCC，如本文通过具有Al(FCC)外延匹配面层的InAs纳米线(ZB或WZ)所示出的。
在另一实施方案中，第一面层包括一个或多个大的单晶段，其中细长的晶体状纳米结构和所述单晶段之间的界面为外延匹配，例如在所有侧面上同时为外延匹配。
在一个实施方案中，细长的晶体状纳米结构是支化的，例如由支化的纳米晶须晶体形成。例如，细长的晶体状纳米结构可以包括一个或多个扭结(kink)。
细长的晶体状纳米结构可以是均匀的，即在纵向/轴向方向和/或径向方向上由相同的化合物材料形成。然而，细长的晶体状纳米结构本身可以是异质结构，例如异质结构的纳米线晶体。例如，晶体状纳米结构可以是在轴向和/或径向方向上由不同的化合物构成的异质结构纳米线晶体。
如前所述，在具有不同晶体结构的层之间提供外延界面是不寻常的，并且这对于半导体(通常是纤锌矿或闪锌矿)和金属(通常是BCC或FCC)之间的外延界面是开放的。在一个实施方案中，第一面层因此是选自以下组中的金属：Al、Ne、Ar、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Xe、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。这些金属中的一些在低于临界温度下变为超导的。然而，也可以提供其他材料的面层，其中可以实现与细长的晶体状纳米结构的外延界面，例如其选自高温陶瓷超导体，例如氧化铜或铜酸盐超导体，其通常具有钙钛矿晶体结构。
细长的晶体状纳米结构的横截面可以是例如正方形、六边形或八边形，分别提供总共四个、六个或八个侧面。因此，第一面层可以覆盖1、2、3、4、5、6、7、8或更多个侧面的至少一部分。
第一面层的厚度可以小于300nm、或小于250nm、或小于200nm、或小于150nm、或小于100nm、或小于90nm、或小于80nm、或小于70nm、或小于60nm、或小于50nm、或小于45nm、或小于40nm、或小于35nm、或小于30nm、或小于25nm、或小于20nm、或小于19nm、或小于18nm、或小于17nm、或小于16nm、或小于15nm、或小于14nm、或小于13nm、或小于12nm、或小于11nm、或小于10nm、或小于9nm、或小于8nm、或小于7nm、或小于6nm、或小于5nm。
在第一面层的生长的初始阶段，可以在细长的晶体状纳米结构表面处形成岛。在该生长期间，基底的温度可以在岛之间的间隔方面起重要作用。如果温度足够低，则间隔是如此小，使得岛将在第一面层的非常薄的厚度处合并。如下面进一步讨论的，这可以导致表面驱动的晶粒生长。如果第一面层的生长/沉积期间的温度低于-20℃，或低于-25℃，或甚至低于-30℃，则仅可以获得低于15nm的第一面层的厚度。
细长的晶体状纳米结构的直径可以为10至200nm，例如10至20nm，或20至30nm，或30至40nm，或40至50nm，或50至60nm，或60至70nm，或70至80nm，或80至90nm，或90至100nm，或100至110nm，或110至120nm，或120至140nm，或140至160nm，或160至180nm，或180至200nm。
细长的晶体状纳米结构的长度可以为1至20μm、或1至2μm、或2至3μm、或3至4μm、或4至5μm、或5中6μm、或6至7μm、或7至8μm、或8至9μm、或9至10μm、或10至12μm、或12至14μm、或14至16μm、或16至18μm、或18至20μm。
方法
本公开还涉及一种用于制造纳米级器件的方法。基本上细长的晶体状纳米结构可以在升高的温度例如高于300℃、高于350℃或高于400℃下，例如沿平的基底上的法线方向生长。重要的是，在与先前已经尝试过的(例如低于50℃或低于20℃)相比低得多的温度下，第一面层直接生长/沉积在细长的晶体状纳米结构的至少一个侧面上。为了提供薄的例如10nm量级的面层，在第一面层的沉积期间的温度甚至可以进一步降低，即低于0℃、或低于-5℃、或低于-10℃、或低于-15℃、或低于-20℃、或低于-25℃、或最优选低于-30℃。温度的降低还可以有助于在沉积第一面层之前防止任何材料粘附在纳米线表面。由此获得侧面和第一面层之间的无氧化物界面，即可以获得半导体纳米线和金属(或超导体)之间的无氧化物的外延界面/接触，如本文所示，其中在常规的[0001]WZ/[111]ZB方向上生长的纳米线具有立方金属相形式的第一面层，其中[11-2]垂直于纳米线的侧面并且[111]沿着纳米线轴。这确实是独特的，因为对称性允许大的单晶段在纳米线的所有面上同时具有外延匹配。
发明人已经认识到，如果在非常低的温度下沉积第一面层，则可以生长第一面层，使得即使当纳米结构和第一面层具有根本上不同的晶体结构时，第一面层和细长的晶体状纳米结构之间的二维界面也是外延匹配的。如本文所示，这打开了在纳米结构(如纳米线)的侧面上的半导体和金属之间的外延匹配的门。生长方法中的关键问题是当沉积第一面层以提供第一面层的小晶粒的初始的表面驱动的生长时的低温。因此，在已经生长细长的纳米结构之后，必须关闭所有的源(例如在MBE室中)，使得生长室是空的，然后降低温度，如果使用外部冷却源如液氮，则该温度可以在几秒钟或几分钟内降低到低于0℃或更低得多。
在提供第一面层之前，也可以减小背景压力。如果该过程在真空室中进行，则可以降低背景压力。这还可以帮助在沉积第一面层之前防止任何材料在纳米线表面的粘附。在一个实施方案中，本文公开的方法可以被视为是用于产生与半导体细长的晶体状纳米结构(例如纳米线)的金属接触和/或界面的方法。
一个实施方案涉及用于制造纳米级器件的方法，其包括以下步骤：
a)在升高的温度下，例如在高于400℃的温度下，在平的基底的法线方向上生长一个或多个细长的晶体状纳米结构，
b)降低温度，由此使具有细长的晶体状纳米结构的基底冷却至低于20℃的温度，以及
c)在所述降低的温度下，使第一面层直接沉积至细长的晶体状纳米结构的至少一个侧面上。
另一实施方案涉及通过分子束外延(MBE)在真空室中制造纳米级器件的方法，该方法包括以下步骤：
a)在高于400℃的升高的温度下，在平的基底的法线方向上通过例如气-液-固(VLS)生长来生长一个或多个细长的晶体状纳米结构，例如纳米线(晶体)，
b)关闭所有生长材料的源并降低温度，由此使具有晶体状纳米结构的基底冷却至低于-30℃的温度，以及
c)在所述降低的温度下，使晶体状第一面层直接沉积至晶体状纳米结构的至少一个侧面上。
该方法可以用于生产本文公开的纳米器件。因此，本文公开的方法中的生长步骤可以包括生长本文公开的纳米级器件的细长的晶体状纳米结构。类似地，沉积步骤可以是沉积本文公开的纳米级器件的第一面层。本文公开的方法还可以包括一个或多个沉积如本文所公开的第二和/或第三面层的步骤。
该方法可以通过MBE来提供，并且生长可以通过气-液-固生长方法来提供。因此，平的基底可以位于真空室例如MBE室中的超高真空中，并且可以用催化颗粒例如Au颗粒来制备，这是细长的晶体状纳米结构的正常生长方法。
为了在生长第一面层时撞击细长的晶体状纳米结构的侧面，第一面层的源可以在第一面层的沉积期间以与基底的法线方向成有限的角度例如小于10度或小于5度，例如2至3度(例如在MBE真空室内)来设置。为了覆盖细长的晶体状纳米结构的其他侧面，可以在沉积第一面层期间旋转基底。
还如前所述，在沉积第一面层之前，可以优选将基底的温度降低到低于10℃，或低于0℃、或低于-5℃、或低于-10℃、或低于-15℃、或低于-20℃、例如低于-25℃、更优选低于-30℃的温度。已在标准MBE室中通过降低背景压力并等待几个小时而实现了这些低温。然而，通过施加外部冷却源(例如液氮)来冷却基底，可以更快得多地降低温度。然后可以达到用于沉积/生长第一面层的甚至更低的温度。然而，最重要的是，可以大大减少达到低温的时间。
纳米线通常至少最初在垂直于基底的垂直方向上生长。然而，细长的晶体状纳米结构的生长方向在生长期间可以扭结。可以例如在细长的晶体状纳米结构的生长期间通过Ga25的短暂冲洗(short flush)或通过短的温度下降来扭结生长方向。
作为示例，通过在固体源Varian GEN-II MBE体系中的Au催化的气-液-固方法在(111)B InAs基底上的两个不同晶体方向上生长InAs纳米线。第一类型是具有在基底上垂直生长的轴向(0001)B纤锌矿(WZ)取向的常规纳米线，其中在420℃的基底温度，对应平面生长速率为0.5μm/hr且30分钟的V/III比率为～100。这些条件提供具有平坦侧面的纯WZ晶体结构。在将常规纳米线的生长方向扭结到六个等效的<1-100>取向之一(其通过Ga1的短暂冲洗或短的温度下降以及再次返回而获得)后，使第二类型垂直于基底生长。此后，通过关闭可用作热源的所有电源，将基底冷却至低于-30℃。在没有冷却源的室中，该过程可能需要超过8小时。对于半壳生长，禁止基底旋转，并且以约2至3度的精度对基底进行目测定向，以具有期望的面向Al电池(cell)的晶体取向。RHEED可以用作基底对准的可替代方案。
纳米线面上的金属相的厚度由下式给出：
Figure GDA0002415473480000131
其中ΩS是原子体积，
Figure GDA0002415473480000133
是入射光束相对于面法线的角度，f是生长物质的入射通量，并且χ是光束有效地击中面的时间的校正因子。对于Al生长，相应的平面生长速率
Figure GDA0002415473480000132
为0.3至0.5μm/小时。在生长之后，在生长室中打开任何热源(用于基底保持器、离子仪、光源的电源)之前，可以将基底从源移开并置于室温下的缓冲室中。
NW金属壳外延生长期间的形态演变
当在侧面上生长第一面层时，吸附原子的表面动力学似乎在晶体形态的复杂演变中起作用。沉积第一面层期间的低的基底温度促进小且紧密间隔的岛的形成，因为纳米结构表面处的吸附原子迁移率可能小(图11a)。随着岛变大，它们会合并成薄膜，并且如果当岛合并时膜足够薄，则表面能的最小化决定了面外晶粒取向。例如，对于大多数FFC金属，这会导致平坦且均匀的(111)低能量表面(如图12中对InAs/Al所示)。较高的温度会增加吸附原子的迁移率，这导致岛间隔得更远，如图11b所示。当较大的岛合并时，膜可能已经超过一定厚度，其中主要不相干的晶界和应变场的作用成为晶粒生长的主导驱动力，并且生长可能永远不能通过表面驱动阶段。在生长的后期阶段(如图11c、d所示)，对于相对的低温和高温这两者，可能存在新的优先取向的成核和金属相的重建。
外延界面-界面双晶对称性和简并晶粒取向
具有不同晶体结构的晶体材料(例如半导体和金属的许多组合)通常在其松弛状态下是不能相比的，但是当放在一起时，它们可以具有优选的相对取向，其取决于组分的晶格常数和对称性。不仅界面能量决定相对取向，而且表面和晶界也起重要作用。基于对许多不同类型的InAs/Al NW的TEM测量，例如清楚的是，对于给定的相厚度和核-壳混合结构类型，存在Al相的优先的面外取向。此外，对于每个面外取向，似乎存在非常有限数目的面内取向。先前已经构想了未应变结构的外延旋转的原理；然而，本文提供的结果表明，界面试图通过形成小的域来使能量最小化。因此，可以分析给定的面外取向的面内高对称双晶旋转。结果是，体积(bulk)不同的取向如果不相同，则可以具有几乎相同的界面，因此它们会被认为是简并的(用于生长分析)。可以分析垂直于两个连接在一起的任意晶体的界面的双层旋转对称性，例如半导体SE和金属M，其中SE被认为是固定参考。对于给定的M的面外取向，存在给定数目的简并的晶体取向，即具有不可区别的界面相，但在M中具有可区别的晶体取向。我们将对应于给定类型的SE/M界面的晶体取向称为M的变量。SE/M界面的外延关系和排序(ordering)根据域匹配来描述。也就是说，当给定的SE/M材料组合的晶格不匹配大时，形成由M和SE的nM和nSE界面单元组成的界面域，以减少与不匹配相关的应力。我们将用界面域标记来描述给定的SE/M界面：
Figure GDA0002415473480000151
其中
Figure GDA0002415473480000152
表示在界面平面中的平行和横向⊥于NW轴的两个正交方向上的域单元的比率。ε是在室温下从松弛结构所预期的在各个方向上的对应的残留的不匹配。
对于M的给定面外取向，存在一组具有使自由能最小化的特定面内取向的变量。从该组变量中，可以获得低能量晶界。基于这些陈述，根据M和SE的对称性，提供了简单的通用框架来描述M的结构。对于具有粗糙表面的NW，晶粒的取向变得更随机，参见图1c。我们在这里只对平的SE表面感兴趣，并且为了简单起见，我们忽略了假定由SE中的极性产生的小的能量差。SE和M沿着给定晶轴i的平面旋转对称性(PRS)的轴次(order)将分别表示为
Figure GDA0002415473480000153
和
Figure GDA0002415473480000154
上标⊥表明我们正在考虑横向上即单个界面的对称性。注意，PRS不必与相应的体晶体学点组(bulk crystallographic point group)的对称性运算
Figure GDA0002415473480000155
和
Figure GDA0002415473480000156
的轴次相同，因为原子平面可以具有比相应的体运算(bulk operation)更高的对称性。因此，对于单个SE/M界面i，M中可区分的简并的晶体取向的数目为
Figure GDA0002415473480000157
其中
Figure GDA0002415473480000158
是
Figure GDA0002415473480000159
和
Figure GDA00024154734800001510
的最小公倍数。方程(0)可以使用图14中呈现的双晶对称性图来显现。
我们现在考虑沿着NW轴的对称性，并且限制单个面仅具有一类变量。我们还假设NW的横截面晶体形状遵循仅包含最高对称性面的Wulff形状。然后，我们可以说，如果
Figure GDA00024154734800001511
则跨面可存在
Figure GDA00024154734800001512
个不同类型的晶界。如果这些晶界是不相干的，则它们诱导用于晶粒生长的高驱动力，以消除跨面的边界，其中晶粒生长由于双晶对称性而不引入新类型的变量。更一般而言，如果横向尺寸的给定变量落入平行维度的对称性运算中，则其将不会有助于新类别的变量。
用于其他材料组合的外延域匹配
可能难以预测将形成具有良好外延匹配的外延界面SE/M NW异质结构的材料组合。例如，通常在文献中得不到半导体上的金属的表面扩散长度，并且对于给定的金属，大量可能的平面和表面取向使得难以预测域匹配性。然而，在其中应变和晶界驱动的生长占优势的厚壳限制中，当具有相似对称性组(ZB或WZ和FCC)的SE和M晶体沿着相同类型的对称性类型定向时，最低能量构型是最可能的，特别是如果双晶匹配性不太大时。对于在常规[0001]WZ/[111]ZB方向上生长的纳米线，具有垂直于面的[11-2]和沿纳米线轴的[111]的立方金属相是独特的，因为其对称性允许大的单晶段在纳米线的所有面上同时具有外延匹配。因此，自然期望，如果该取向与用于特定金属的半导体匹配，则很可能在厚膜极限中形成。因此，有趣的是在立方金属中搜索，以该取向中的匹配。表1、2和3列出了在InA、InSb和GaAs的重要情况下生长的一系列金属的域应变。在一般符号
Figure GDA0002415473480000161
中，我们在分量中界面单元的界面匹配和沿NW的长度和沿着横向方向的相应应变之间进行区分，如从弛豫体积值(relaxed bulk values)所预期的。
如果ZB和FCC取向沿着相同类型的对称性类型，则这两个数字在平行和垂直方向上是相同的。下面的表是对可能的可行材料组合的建议–不具有表中的匹配性的组合可能在其他取向上形成外延界面。
表1.在[11-2]面外取向中具有不同立方金属的InAs的域匹配
Figure GDA0002415473480000162
Figure GDA0002415473480000171
表2.在[11-2]面外取向中具有不同立方金属的InSb的域匹配
Figure GDA0002415473480000181
Figure GDA0002415473480000191
表3.在[11-2]面外取向中具有不同立方金属的InSb的域匹配
Figure GDA0002415473480000192
Figure GDA0002415473480000201
电器件的制造
通过在甲醇中的短暂超声处理，将InAs/Al混合器件从它们的生长基底释放，并且将少量的所得悬浮液沉积在用500nm SiO2覆盖的掺杂的Si基底上。使用光学暗视野显微术使纳米线相对于预定的对准标记进行定位，并且使用电子束光刻(6％共聚物，4％聚-[甲基丙烯酸甲酯](PMMA))和～5/100nm的Ni/Au或Ti/Au的电子束蒸发(AJA International，ATCORION蒸发器)使纳米线的末端互相接触。通过在金属蒸发室内进行120秒的Kaufmann氩离子研磨(300伏加速，46mA发射电流)来除去Al表面上的氧化物。该过程可再现地产生与Al壳的接触。
对于具有暴露的InAs核的器件，通过电子束光刻在4％PMMA抗蚀剂中限定狭窄的蚀刻窗口，并且通过在12％氢氟酸中～2秒的蚀刻来除去壳。最后，使用原子层沉积使器件涂覆20-30nm的氧化铪。注意，为了使用Al壳来帮助电接触，原则上已废弃了第二光刻步骤，因为第一金属层可以用作用于暴露InAs核的蚀刻掩模。在稀释制冷机(Leiden Cryogenics或Oxford Triton)中使用具有10μV交流激发的Stanford SR830锁定器进行低温电测量。
应用
本公开的其他方面涉及纳米级器件的各种应用，例如包括如本文所公开的具有半导体核和超导面层的纳米级器件的量子点接触。另一应用是包括一个或多个本文所公开的纳米级器件和/或电器件/接触的超导场效应晶体管。
第二面层
如前所述，本公开涉及纳米级器件，其包括细长的晶体状纳米结构(例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体))，其具有多个基本上平的侧面；和第一面层，即，覆盖一个或多个所述侧面的至少一部分的第一面层。如本文的实施例3所示，在具有形成第一面层的铝的InAs纳米线的情况下：对于低于超导转变温度的温度，铝变为超导，并且由于邻近效应，Al壳诱导InAs中的超导间隙。然而，与所有以前的研究相反，诱导的间隙保持是硬的，即没有子间隙状态，其可能是由于完全均匀的InAs//Al界面。铝仅是超导体的一个示例，并且如本文所列出的，存在用于半导体和超导体的外延匹配的其他可能候选物。
其他超导体具有不同的有利特性，例如比由铝所提供的更高的临界温度以及特别是更高的临界磁场。作为超导体，铝具有约1.3Kelvin的临界转变温度Tc和低临界磁场Bc。对于许多应用，期望具有更高Tc和Bc的其他超导体。例如，铌具有～9Kelven的Tc和钒具有～5Kelven的Tc；使用这些元素作为超导体将因此使得能够在高于液氦温度(4Kelven)操作超导器件，使得它们对于各种超导应用具有更大得多的吸引力。此外，铌和钒具有高的Bc，使得能够在存在相当大(Tesla量级)场大小的情况下操作超导器件，该相当大的场大小是例如具有Majorana费米子结合态的拓扑量子信息所需的。其他超导体和合金具有甚至更高的Tc和Bc。
然而，可能难以找到可获得与这些其他类型的超导体为外延匹配的半导体材料。于是，另一个巧妙的选择可以是使用第一面层(例如以外延匹配的铝的形式)作为用于使第二(且不同的)面层与纳米级器件相互作用的耦合层，该第二面层例如是在低于Tc时变为超导的另一类型的材料、合金或金属的形式的第二面层。在另一实施方案中，本文公开的纳米级器件因此可以包括位于外部或覆盖第一面层的至少一部分的第二面层，第二面层不同于第一面层。图15示出了将第二面层直接沉积到第一面层上的原理，在这种情况下，钒层已被沉积到具有InAs/Al的全壳混合物上。
第一面层可以具有与纳米结构的晶体状结构为外延匹配的晶体状结构。在这种情况下，第二面层的结构不一定重要，即第二面层可以具有与纳米结构的晶体状结构为或不为外延匹配的晶体状结构。第二面层甚至可以具有非晶结构。
晶体状纳米结构可以由半导体材料提供，第一面层可以由在低于第一临界温度下具有超导性质的第一材料提供，并且第二面层可以由在低于第二临界温度下具有超导性质的第二材料提供。
第一面层的厚度优选小于20nm、更优选小于10nm、甚至更优选小于8nm、更优选小于6nm、最优选小于5nm。
第二面层的厚度优选为至少50nm、或大于100nm、或大于150nm、或大于200nm，或大于300nm。第二面层的厚度优选为所述第一面层的厚度的至少两倍，或为所述第一面层的厚度的至少3、4、5、6、7、8、9倍或至少10倍。
第一面层可以是选自以下组中的金属：Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W，而第二面层可以是不同于第一面层的金属并且是选自以下组中的金属Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
第二面层的材料可以从在低于临界温度下变为超导的材料列表中选择，并且这样的列表是本领域已知的，例如其可以选自超导陶瓷材料，特别是铜酸盐，例如YBCO(YBa2Cu3O7-x)或超导合金。存在本领域已知的并且可以在此使用的许多类型的超导合金，例如MgB2；铌合金，例如具有各种分数的Ti和N的NiTi和NbTiN；和Zr100-xMx，其中x是0至100的任意数字，且M是选自Fe、Co、Ni、Cu、Ru、Rh、Pd、Os、Ir、Pt和Au的金属。
晶体状纳米结构优选以选自以下集合的半导体材料提供：III-V族组合，例如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs；或IV族元素如Si或Ge；或IV族组合如SiGe；或II-VI族组合如ZnO、ZnSe和CdSe；或I-VII族组合。
第一和第二面层解决方案的主要优点是通过邻近效应，第一和第二面层的组合可以有效地表现为具有第二面层的超导特性并且具有第一面层的外延匹配性质的超导体。例如在具有外延匹配的Al的第一面层和在第一面层顶部的具有非外延匹配的钒的第二面层的InAs纳米线的情况下，由于InAs和Al之间的外延匹配而由Al诱导的硬间隙也会通过钒-铝-InAs邻近效应而由钒层诱导，由此获得具有硬间隙和约5Kelven的Tc(对应于钒的Tc)的超导器件。第一面层仅需要具有几纳米的厚度，而第二面层可以更厚。此外，第一+第二面层方法对于全壳和半壳混合物都会是可行的。此外，在第一和第二面层之间形成超导接触是比较直接的，例如如果使用金属。此外，可以通过许多不同的工艺例如蒸发、溅射、脉冲激光沉积或化学气相沉积来沉积第二面层，所有这些都比MBE更不复杂和更省时。因此，具有第一和第二面层的解决方案提供了从任意金属、材料或合金制造硬的诱导间隙的途径。半导体纳米结构与第一面层之间的晶体状结构的外延匹配可以被配置为通过第二面层的超导特性和邻近性在半导体纳米结构中诱导超导体硬间隙，即在低于第二面层的超导体材料的临界温度的温度下。
在沉积第二面层之前，第一面层的表面可能需要化学清洁(例如以化学蚀刻的形式)或机械清洁(例如以离子铣削、等离子体清洁等形式)，以便于接触到第二面层。在本文公开的实施例中，Al的表面被氩研磨以除去Al-氧化物，该Al-氧化物当样品在两次沉积之间处于环境条件(氧气)时存在。如果样品在两个面层的沉积之间保持在真空中，则通常不需要清洁。
如果需要，在通过化学或机械方法清洁第一面层的暴露表面之后，可以通过例如常规蒸发或溅射将第二面层添加到第一面层上。因此，第一和第二面层之间的界面会是不完美的。然而，在例如在两个层中的高电子密度的情况下，容易形成硬间隙接触，例如在金属-金属界面的情况下。如果第一面层的厚度远小于第二面层的厚度，并且也远小于第一面层中的相干长度(例如对于铝，其为微米量级)，则所得的第一和第二面层的组合将表现为具有接近于第二面层的Tc和Bc的Tc和Bc并且同时具有第一面层的外延性质的超导体，由此在半导体中产生诱导硬间隙。
一旦提供了具有外延第一面层的薄壳纳米级器件(如本文所示)，就可以清洁第一面层表面的表面以去除例如氧化物。可以提供例如氩离子铣削以去除第一面层表面上的氧化物。然而，如果起始的薄壳器件从未暴露于空气中，则不需要清洁。随后可以通过例如标准电子束蒸发来沉积任何选择的较厚的超导体第二面层。
已经实现和表征了双面层纳米级器件。图16a示出了具有两个面层(铝和钒)和金接触的实际器件的示意性原理。图16b示出了实际器件的图片。已测量了图16b中的器件的间隙性质并在图17a-c中示出。间隙显示为大于4Kelven。在低温下，间隙是具有Δ*＝700meV的间隙量级的硬间隙(因子～100)，其比单面层器件情况下铝的间隙量级几乎大四倍。
对于一些化合物而言，在第一和第二面层之间形成良好接触可能是一个问题。例如，当作为第二面层沉积时，陶瓷高Tc超导体需要氧，这在例如铝的情况下会不可避免地氧化第一面层。在这样的情况下，为了保护第一面层的表面，添加薄的(约0.3至10纳米)惰性材料层例如金或另一种惰性金属(如铂、铱、钯、锇、银、铼或铑)以在第一和第二面层之间形成间隔物是期望的。因此，本文公开的纳米级器件的另一实施方案包括位于第一面层和第二面层之间的第三面层(或中间层或界面层)。第三面层优选为惰性材料，例如贵金属，例如金、或铂、或铱、或钯、或锇、或银、或铼、或铑。此外，第三面层的厚度小于10nm、或小于5nm、或小于4nm、或小于3nm、或小于2nm、或小于1nm、或小于0.5nm。在例如金的情况下，其可以直接添加到MBE中或随后通过蒸发来添加。如果第三面层的厚度足够薄，则三个层(第一、第三和第二面层)的性质会仍然由较厚的第二面层来主导。
实施例1——半导体-金属外延
InAs纳米线在两个不同的轴向晶体方向上生长：具有六个{1-100}侧面的“常规”[0001]B，以及六个等效的<1-100>WZ(或<11-2>ZB)方向之一，后者为具有两个(0001)B/(0001)A侧面和两个{11-20}侧面的矩形横截面。Al相在-30℃的基底温度下生长，该温度是在所使用的MBE体系中可实现的最低温度，即不使用专用的冷却源。对于在常规纳米线的面上的生长，我们报告了三种不同类型的金属生长：一种是其中基底被旋转，导致在所有六个侧面上的生长；以及两种类型的生长，其中没有基底旋转，生长取向在两个或三个面上。图2a、d和f示出了对应于三种不同类型的InAs/Al纳米线的最具特征的外延匹配的高分辨率TEM图像：三种不同类型的InAs/Al纳米线分别是具有hSU～10nmAl的<0001>InAs纳米线(图2a)、具有hSU～30nmAl壳的<0001>纳米线(图2d)和在(111)B面上具有Al的<01-10>纳米线(图2f)。与特别是低温电性质相关的关键参数取决于晶相的厚度，因此取决于Al壳的整体形态。具有不同Al厚度的<0001>(<01-10>)InAs纳米线上的三(两)种不同生长的实施例示于图3的TEM图像中。通常，对于在<0001>纳米线和<01-10>纳米线上的Al(hSU<～10nm)的薄半壳，Al的表面是光滑的。
对于<0001>纳米线上的面上的厚Al壳(hSU>～15nm)，Al的表面变成有小平面的(faceted)(图3b和c)。在半壳几何形状中，Al通常引起混合物朝向或远离Al覆盖侧弯曲，从而提供关于界面不匹配的间接信息。作为示例，图3f示出了在两个面上生长有10nm Al的纳米线情况的SEM图像。纳米线朝向Al弯曲并因此表明在InAs(Al)中具有压缩(拉伸)应变的界面。为了解释在晶体中诱导的应变，我们需要讨论SE/M界面在域匹配方面的外延关系和有序性。也就是说，当给定的SE/M材料组合的晶格不匹配大时，形成由M和SE的nM和nSE界面单元组成的界面域，以减少与不匹配相关的应力2。我们用界面域符号
Figure GDA0002415473480000251
来描述给定的SE/M界面：其中
Figure GDA0002415473480000252
表示在与纳米线轴平行和横切⊥的界面平面中的两个正交方向上的单元的比率。εi是在室温下从弛豫结构所预期的对应的在各个方向上的残留不匹配。图2(b、c、e、g)中示出了三种不同类型的界面(其中弛豫结构在界面平面中相遇)的模拟，对应于在三种不同类型的纳米线中观察到的优先双晶取向。考虑到对于两个面上的薄Al壳，在InAs/Al界面处的外延匹配(图2a)在该取向中存在两个明显的候选物：或者沿纳米线轴产生大的不匹配的小的域
Figure GDA0002415473480000261
或者具有较小不匹配的较大的域
Figure GDA0002415473480000262
这两种情况在图2b和c中分别进行了模拟。然而，如图3f所示，混合结构朝向Al弯曲，表明沿着纳米线长度形成了负的和小的多的7/5界面域的不匹配。
令人惊讶地发现，对于厚壳混合物(图2d和图3c)，优先的晶体结构与(11-2)的界面平面外取向不同。这给出了小的和非常良好匹配的域
Figure GDA0002415473480000263
如图2e中所模拟的。
图2f示出在<11-2>InAs线的顶面上形成的(111)ZB//(111)界面。同样，Al形成为(111)面外取向，并且对于较厚的Al壳也保持该取向(图2d、e)。这种匹配不仅由于(111)面外取向而提供了平的和均匀的膜，而且还提供了高度有序的外延域匹配
Figure GDA0002415473480000264
其仅在沿着纳米线长度上具有轻微的正应变，这与观察到的远离Al的弯曲一致。
对于给定的面外取向，存在许多具有不可区分的界面域的可区分的晶粒。这是SE和M的平面旋转对称性(PRS)的轴次
Figure GDA0002415473480000265
和
Figure GDA0002415473480000266
的结果，该轴次不一定与相应的体旋转对称性(bulk rotational symmetry)的轴次
Figure GDA0002415473480000267
和
Figure GDA0002415473480000268
相同。一般来说，对于给定类型的SE||M界面i，M中可区分的简并的晶体取向(变量)的数目以下式给出：
Figure GDA0002415473480000269
其中
Figure GDA00024154734800002610
是
Figure GDA00024154734800002611
和
Figure GDA00024154734800002612
的最小公倍数。
图2中的所有三种类型的界面都具有双重简并，意味着两个面内取向将以相等的概率成核。对于在两个面上具有Al薄壳的纳米线中的(1-100)//(111)匹配，已看到了这两种变量，并且在图4a中，对于具有厚的全壳的(1-100)//(11-2)取向，已看到了两个取向，这与方程(2)一致。然而，在厚的全壳器件中，在纳米线周围的晶体结构中仅很少看到晶界。
为了解释不同晶体结构取向的形成随相厚度和器件类型(全壳、半壳等)的变化，可以使用两个独立的参数来理解基本机理：{X}∈{hM',RM'}，其中hM'是平均晶粒厚度，RM'是平均面内曲率半径。虽然hM'在整体形态的形成中发挥重要作用，我们在这里感兴趣的是导致晶粒生长的机制，其主要由RM'驱动。可方便地将过量自由能分成两个贡献：由界面处的结合产生的过量自由能和由于晶格或域不匹配导致的相干应变或不匹配位错引起的过量自由能。在薄膜态中相对于金属相的平均晶粒
Figure GDA0002415473480000271
的晶粒生长的相应驱动力由下式给出
Figure GDA0002415473480000272
其中Ωs是原子体积，并且γsurface,M'、γSE||M'和
Figure GDA0002415473480000273
分别是表面(每纳米线长度)、SE||M'界面和晶界的自由能密度。S是剪切模量，ν是Poisson比率和定义为
Figure GDA0002415473480000274
的应变参数。当δμM'＝0时，M'的晶粒尺寸平均保持恒定，而δμM'>0和δμM'<0分别表示消除和膨胀的平均驱动力。对于平面双晶的外延生长，假定主晶体是生长中的晶体所必须适应的固定的不可弯曲的参考晶体。
如果主晶体是纳米线，则它也可以被认为是晶体结构、取向和总体成面(overallfaceting)方面的固定参考，然而，与二维平面生长的情况不同，其有限尺寸允许压缩、拉伸或弯曲，其在整个复合物的应变弛豫中起重要作用，因此对ε参数起重要作用。具有高的界面有序性的SE||M界面(小的域具有小的残余不匹配)通常也是具有相对低的界面自由能的界面，这不仅是因为来自相干应变和/或不匹配位错的作用，而且还因为更容易形成具有低化学能的电子匹配。然而，它不一定也是具有最高形成概率的相应晶粒取向，因为根据方程(1)，许多因素在生长期间起作用。
在金属生长的初始阶段，在半导体表面形成了岛，其中基底温度对岛之间的间隔起重要作用。如果温度足够低，则间隔如此之小，使得岛会以非常薄的膜厚度合并，这根据方程(1)会导致表面驱动的晶粒生长。
随着金属相生长得更厚，表面与体积比率减小，方程(1)的最后两项变得越来越重要。从InAs/Al界面和从在侧面上或横跨相邻侧面相遇的非相干晶界诱导的应力提供了用于重建成较不紧张和较低的总能量构型的驱动力。在图3a、b和c中，对于半壳器件，在hSU～20nm周围观察到向在界面处具有主要(112)面外取向的更多面的Al表面的转变(图3d)。
对于厚的全壳器件(图4)，面外取向为(11-2)，如图2d所示的情况，其给出根据方程(1)的两个变量。在下面，将两个变量标记为α和β。沿着纳米线轴，InAs和Al分别具有六重和三重旋转对称性。因此，通过六重旋转置于一起的两个Al晶粒导致不相干。然而，如果变量围绕纳米线交替，则其会在所有六个侧面上形成具有<1-100>||<11-2>类型域的单晶(图4d)。仅因为WZ纳米线轴的6重旋转对称实际上是螺旋轴，完美的双晶对称性被破坏(图4f)，这可能在其中侧面相遇的边缘周围诱导小的附加应变场。因为Al生长优先开始形成(111)面外取向的晶粒，其最终重建为其他取向，并且最终重建为(1-100)||(112)α和β变量，令人惊讶的是可以沿整个混合物观察到单晶，如图4a中对于厚的全壳纳米线所示。这可以从方程(2)中理解，因为与相干边界相比，Al内的不相干晶界诱导高的界面能(大的
Figure GDA0002415473480000281
)，这给出用于晶粒重建以消除不相干性的强的驱动力。因此，如果相同变量的晶粒在相邻面上成核，则所得到的不相干界面可以以较大的为代价来驱动较小的消除/重建。然而，如图4e所示，动力学锁定的不相干界面是可能的，并且频繁出现。对于沿着纳米线方向相遇的晶粒边界，α和β变量形成低能量相干双晶边界，其不导致足够强的以消除晶粒边界的驱动力。
已经考察了MBE生长高质量InAs/Al界面的可行性，其开辟了接触势垒的受控形成的可能性。这对于许多类型的可能应用是重要的，因为高带隙材料的势垒在半导体技术中常规地插入到异质结构中。一个重要的例子可以是半导体-超导体混合器件的形成，其中已预测到可增强所诱导的邻近间隙的大小，并且还使准粒子中毒的量最小化。我们通过使用我们解释为反向生长模式的模式故意在界面处生长3nm的一段高带隙AlAs(带隙为2.12eV)，来展示了用于InAs/Al混合物的这种方法。在图4g中，通过TEM图像中对比度的变化清楚地看到AlAs，并且通过Electron Dispersive X射线分析和晶格间距的分析进行了验证。
为了研究壳体和InAs之间的电耦合，制造了器件，其中通过选择性蚀刻触点之间的Al段而使核暴露。在图5d的插图中示出纳米级器件。暴露的半导体变得易受静电栅极的影响，且器件表现为具有Al壳作用触点的纳米线场效应晶体管。图5d示出了在高于Tc的不同温度下测量的电导随施加到导电背板的电压Vg的变化。如通常所观察到的，未掺杂的InAs纳米线用作n型半导体并且在Vg＝-10V时耗尽，电导随Vg而增大，在Vg＝10V时增加至2.8e2/h。具有较短暴露的InAs段的其他器件在Vg＝10V时具有高达6e2/h的电导。这些值与我们在以下器件中所获得的最佳结果相当：这些器件具有相当的长度和直径，使用采用HF蚀刻、(NH4)2Sx钝化或氩研磨的常规接触方案以在金属蒸发之前除去天然InAs氧化物。这表明外延壳形成无势垒的金属/半导体接触，如进一步由转移曲线的温度依赖性所支持的：对于Vg>2V，由于声子散射的减少(而不是对于不完全接触而最常观察到的降低(该不完全接触是由于接触势垒上的热激发传输的减少而导致的))，电导随着冷却而增加。
实施例2——超导性质
如实施例1中所见，InAs和Al可以形成高度有序的外延域匹配。继续来说，InAs/Al是用于拓扑SE/SU量子器件的有趣的材料体系，这是因为InAs中的大的自旋轨道耦合和Al中的大的超导相干长度。
因此，在具有13nm Al全壳的InAs纳米线上制造四端子器件。图5a和b分别显示了器件示意图和器件的SEM显微照片。图5c中的插图显示了四端子电阻的温度依赖性。Al壳沿着导线保持完好，对于高于～1.6K的温度，电阻为50Ω，在该温度以下，其逐渐过渡到0Ω的超导状态(其在～1.3K完全形成)。图5c的主要视图示出Al壳的电阻随平行于纳米线施加的磁场的变化。对于低场，如对于超导体所预期的，电阻消失，并且零电阻的状态保持至高达1.3Tesla，仅被穿过导线的通量量子的半倍处的有限电阻峰所中断。后者的现象与全壳拓扑相关并且是超导体在双连接几何中公知的Little-Parks效应。振荡仅在壳处于超导状态时发生，因此壳具有～1.9T的临界磁场Bc，这与13nm厚的平的Al膜的结果一致。
然而，以上开发的用于InAs/Al混合物的技术不限于材料的这种特定选择，并且理论形式通常是适用的。作为其中具有<112>面外取向的金属晶粒与InAs和InSb匹配的第一近似组合，可提出在常规<0001>WZ或<111>ZB方向上生长半导体纳米线。如上所述，该取向的对称性是特别有吸引力的，并且允许单个相干晶粒跨越多个面与半导体匹配。因此，如果它们在给定的SE/M体系中匹配，则可以预期这些取向可能发生在厚膜极限中。除了InAs/Al体系(2/3域比率，0.3％应变)之外，其他值得注意的良好匹配的组合包括InAs/Au(2/3域比率，1.0％应变)，其可以用作非超导应用的模型接触材料；以及InAs/V(1/2域比率，0.3％应变)和InSb/Nb(1/2域比率，1.8％应变)，其是用于高临界温度和与强的自旋轨道半导体的磁场超导接触的重要组合。
对于低于超导转变温度的温度，由于邻近效应，Al壳在InAs中诱导超导间隙。然而，与所有以前的研究相反，诱导的间隙保持是硬的，即没有子间隙状态，这可能是由于完全均匀的InAs//Al界面。因此，本文公开的纳米级器件去除了在基于Majorana费米子的拓扑量子信息的未来方案中使用半导体纳米线作为骨架的主要障碍。在本文中，注意到InAs//Al外延混合物满足在Majorana器件中使用的剩余的所有基本要求：强的自旋轨道耦合、大的临界平行磁场和栅极可调性。
实施例3——外延超导体-半导体纳米线中的硬间隙
在过去几年中，在现有技术中已经报道了拓扑超导性和相关的Majorana最终状态的关键特征，包括出现在有限磁场处的特征性零偏置隧道峰。在所有情况下，还可以看到软间隙，其由相当大的子间隙电导所表明。软间隙的起源尚未完全理解，最近的理论将其归因于半导体/超导体界面处的无序，与在正常金属隧道势垒处的反向邻近效应的组合。除了通过允许本身可以引起零偏置隧道峰的替代(Kondo)过程而使已经复杂的介观体系复杂化之外，子间隙状态对于拓扑保护是至关重要的。这是因为占据子间隙态的准粒子偶然性地(inadvertently)参与编结(braiding)，因此以不可预测的且可能是时间依赖的方式影响所得的量子状态。
还如以上所述，InAs纳米线通过分子束外延(MBE)以纤锌矿[0001]方向生长。在纳米线达到5至10μm的长度之后，Al通过在MBE室内的成角度沉积而在低温下生长。得到的半导体-超导体界面(如图6c所示)显示为相干、域匹配和无杂质。在Al生长期间旋转基底导致全壳纳米线(图6a)；无旋转的定向生长产生半壳纳米线，其中Al在六方InAs核的两个或三个面上。然后将纳米线分散到具有100nm氧化物的掺杂的Si基底上。Al壳通过使Ti/Al(5/130nm)和InAs核(用选择性Al蚀刻暴露)超导与标准Ti/Au(5/80nm)接触。使用适度的原位离子研磨来改善核和壳二者与引线之间的接触。在图6d中示出类似于所测量的一个器件。通过蚀刻掉Al壳并在选定区域蒸发Ti/Al来制造对照器件(图6b和6d)。5nm的Ti粘结层似乎改善了所有对照器件中的间隙硬度。测量了许多外延器件和对照器件，并且其显示出类似的行为。
通过背栅电压VBG调节暴露的InAs中的载流子密度。在这些测量中不使用附加侧栅极(参见图6b)。除非另有说明，沿纳米线施加外部磁场B。所有测量均在基础温度为20mK的稀释制冷机中进行。通过减小VBG将器件变成隧道状态(G＜＜G0＝2e2/h)。图6e中示出弱隧道状态下的全壳外延器件(蓝色)和蒸发的对照器件(红色)的隧道光谱，其中暴露的核的电导被调节为G＜＜G0＝2e2/h。在超导状态(B＝0)中，微分电导GS随源极-漏极电压VSD的变化显示其间具有抑制电导的对称峰。在高于场的临界值Bc(对于外延为～75mT，对于对照为～250mT)时，两个器件均显示无特征的约0.01e2/h的正常状态隧道电导GN。图6f中示出外延和对照器件这两者的比率GS/GN。GS中的峰的位置表明Δ*＝190μeV的间隙(这类似于体(bulk)Al的间隙)，以及约为100的因子的子间隙电导的抑制。蒸发的最终器件显示140μeV的稍微较小的诱导间隙和约为5的因子的子间隙电导的抑制，这与先前的在InAs和InSb纳米线中的测量相当[10-15]。
增加VBG增加外延全壳器件的子间隙电导和超间隙(above-gap)电导。一对子间隙谐振(SGR)在-11V<VBG<-8V的范围内出现在间隙边缘附近(图7a)。该SGR的出现与超间隙电导的急剧增加相一致。隧道光谱的其余部分没有其他SGR。在该器件中，没有观察到点状充电物理的证据(图7b)。独立于VBG的电导峰发生在VSD＝190μV，并且在一些区域中，子间隙电导超过正常状态电导。这种子间隙电导增强在图7c中示出，其表明在低和高的背栅电压处进行的两个垂直切割(由图7a和7b中的橙色线和绿色线表示)。在图7d中，我们将超导零偏置电导对VSD＝0.4mV时的电导作图。在同一曲线图上，由Blonder-Tinkham-Klapwijk-Beenakker(BTKB)理论中的以下表达式给出的GS(VSD＝0)和GN(VSD＝0)之间的理论依赖性(没有自由参数)：
Figure GDA0002415473480000311
纳米级器件还表现出随VBG变化的电导步长(图7e)，这是量子点接触(QPC)的典型特征。在正常状态中的零偏置电导(黑线)在邻近1、3、6和10e2/h的值处显示平台。在超导状态和高于Δ*/e的源极-漏极偏置下(红线)，器件电导显示类似的行为，但在6e2/h以上开始偏离。在超导状态中的零偏置处的平台不那么清晰(绿色线)。相反，电导围绕正常状态值振荡并且在正常状态平台的较低VBG边缘上出现峰。并非所有测量的外延或蒸发的器件都形成QPC。相反，在暴露的InAs核中可以形成量子点(QD)(图8a)。在外延全壳QD器件的正常状态下，可以识别库仑金刚石谐振和明确的偶数-奇数结构(参见补充信息)。在超导状态下，呈倒铃形形状的对称SGR占据奇数钻石谷(图8b)。这些源于Andreev结合状态(ABS)或Yu-Shiba-Rusinov状态的SGR已经在现有技术中进行了广泛研究。
在对照器件中也观察到处于超导状态中的类似QD结构及其相关的SGR。在奇数(橙色)和偶数(绿色)库仑谷的粒子-孔对称点处的垂直切割在图8c中示出。远离SGR，偶数和奇数库仑谷轨迹都显示高度抑制的子间隙电导。我们比较了外延全壳QPC器件与调谐到偶数库仑谷中间的外延全壳QD器件的归一化电导(图8d)。这两个测量几乎不可区分，并且这个实验观察允许我们比较各种器件之间的诱导间隙测量，而不管它们的QPC或QD性质如何。由于制造的QPC器件在纳米线体系中比QD器件更少变化，所以外延和蒸发器件之间的所有比较都在外延全壳QPC器件和蒸发的QD器件之间进行。
在图9a和9b中，我们研究了诱导间隙随磁场和温度的变化。然后，我们比较了外延全壳器件与蒸发的对照器件的归一化零偏置电导，见图9c和9d。由于外延器件中的子间隙电导邻近我们的实验噪底(noise-floor)，我们平均了以约零偏置为中心的40μV窗口，并将该值定义为
Figure GDA0002415473480000321
未示出小于图9c和图9d中的标记尺寸的实验误差条(error bar)。为了更好地比较，在图9c中通过每个器件的临界场对所施加的磁场进行归一化。图9d示出归一化的零偏置电导随温度的变化。我们将BCS理论中的N-S结的温度相关的隧道电导与来自外延全壳器件的数据拟合。理论依赖性由下式给出：
Figure GDA0002415473480000322
其中kB是玻尔兹曼常数，T是温度。根据理论拟合(蓝线)，我们提取160μeV的诱导间隙。
在外延半壳纳米线上制造了类似的器件(图10a、10b和10d)，不同之处在于将额外的Al引线添加到器件中，并且这些引线现在与壳和核都接触。在这些器件上进行相同的隧道光谱，并且我们在图10c中比较全壳QPC器件与半壳QD器件的诱导间隙质量。外延半壳器件的诱导间隙大小(180μeV)类似于外延全壳器件中的诱导间隙大小。归一化的子间隙电导比正常状态电导低50倍，显著优于蒸发的对照器件中的诱导间隙。
额外的到壳的Al引线使我们能够探索半暴露的InAs核的栅极可调谐性。如图10b所示，在两个Al引线之间施加电流偏置，并且当器件处于正常状态(B⊥＝100mT>Bc)时测量电压降。通过正常状态的Al壳和半导体InAs核的电导如图10e所示。在低于VBG＝3V下，其保持大致恒定为10e2/h，然后在高得多的VBG下上升到大约45e2/h。归一化的高达两个数量级的子间隙电导抑制表明在InAs纳米线中诱导间隙的硬度的显著改善。该数字应被视为由所使用的测量装置的实验噪底所限制的下限(图6f)。虽然不能分离Ti粘附层对邻近间隙的硬度的影响，但是注意到，所制造的没有粘附层的对照器件产生了差得多的诱导间隙。所收集的跨越多个外延和蒸发的器件的测量表明，软间隙是半导体-超导体界面粗糙度的结果。
接近这些纳米线的常规实践方法需要在沉积超导金属之前通过化学蚀刻或物理离子铣削来除去天然氧化物。这些制造步骤可能潜在地损坏晶体状半导体的表面。除了界面质量，本文公开的外延全壳器件的QPC性质显示了半导体核中的弹道传输。存在于QPC器件中的唯一SGR(图2a)在VBG中与在正常状态下的第一电导平台一致。我们将这种谐振解释为从一维通道的第一子带形成的ABS[36]。
在隧道极限中，正常状态电导近似于在足够高的源极-漏极偏置(VSD＝0.4mV>Δ*/e)下测量的准粒子传输电导。将该值与零偏置超导状态电导比较，在实验和BTKB理论之间发现极好的一致性(图7d)。值得注意的是，实验和理论之间的比较没有自由参数。单通道N-S结的零偏置超导状态电导仅取决于传输系数τ，其在Landauer形式中与正常状态的电导成正比。虽然存在测量噪声，但是实验和理论之间惊人的相似性告诉我们，诱导间隙的硬度接近其理论极限。
可以通过比较隧道态和开放传输态之间的子间隙电导来发现与BTKB理论的进一步一致性(图7c)。在低的背栅电压下，由于正常引线和邻近的InAs核之间的高的隧道势垒(图8a，上图)，Andreev反射的概率低。在高的背栅电压下，势垒降低，并且子间隙电导被增强到高于其正常状态值。然而，应注意，对于电子相对于邻近核的镜面反射，仍然存在有限的概率。这从子间隙电导从未达到其正常状态值的两倍的事实来看是明显的。
电导步长随背栅电压的变化在图7e中是明显的，但是步长不发生在典型的QPC值处。该矛盾可以归因于一维传导模式的不完全传输和纳米线的横向受限势中的附加对称性。此外，虽然从我们的测量设置中减去了线路电阻，但是不能说明器件内的附加接触电阻。
尽管QPC和QD在纳米线中表示极大不同的传输态，但是这两种类型的器件都允许在邻近的核上进行隧道光谱。如图8a中所示，接近夹断的QPC在正常电极和InAs核之间形成单个隧道势垒。另一方面，单个QD可以被设想为其间具有离散状态的两个隧道势垒。由于所报告的QD器件的充电能量大于诱导间隙Δ*，当VBG被调谐到偶数库仑金刚石的粒子-孔对称点时，离散的QD状态远离诱导间隙的边缘。因此，QD充当正常引线和邻近的InAs核之间的单个隧道势垒。QPC和QD器件之间的隧道光谱测量的一致性(图8c)用作这种解释的实验验证。在图9a和9c中，注意到诱导间隙的下限保持接近于零，仅当B接近Bc时急剧上升。在有限磁场处保持硬间隙是Majorana结合态实验的重要特性，因为理论框架要求半导体中的Zeeman能量大于诱导的s-波配对间隙。虽然来自BCS理论的温度依赖性隧道电导定性地对应于实验观察(图10d)，但是所提取的160μeV的诱导间隙不与Δ*＝190μeV的隧道光谱测量相一致。或者，可以将该矛盾解释为有效器件温度，该有效器件温度比所测量的稀释制冷机的温度大约高1.2倍。尽管实际电子温度可以高于低温恒温器温度，但是预期这两个值在高于100mK的升高温度下具有相当好地一致性。
将注意力转向外延半壳纳米线种类，发现诱导间隙具有与其全壳类似物相似的硬度(图10c)。更有意思的是，在Al壳的正常状态下，两个Al引线之间的电导与栅极有关。电阻在低于VBG＝3V时在约2.5kΩ处饱和，并在更高背栅电压下降低至约600Ω(图10e)。饱和电阻被解释为Al壳的电阻以及随后的电阻来自于平行传导通道的开口通过InAs核的降低。对于InAs核，估计了以下传输参数：(i)载流子密度(在高VBG下)，n＝5×1018cm-3(ii)迁移率，μ＝3300cm2/Vs(iii)弹性散射长度，Ie＝100nm。这些是InAs纳米线的典型值。然而，本发明的Al壳的预期电阻应为约10Ω的量级。更高的所测量的电阻可以归因于Al引线和Al壳之间的附加接触电阻。
虽然外延全壳纳米线提供了用于未来实验的有趣的几何形状(圆柱形超导壳)，可能的是Majorana领域对外延半壳有强烈的兴趣。控制在大的自旋轨道、大的g因子准一维半导体中的子带占据，同时保持硬的诱导超导间隙的可能性，使得外延半壳纳米线成为用于基于纳米线的Majorana量子位的理想平台。
更多细节
1.一种纳米级器件，其包括：细长的晶体状纳米结构例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，其具有多个基本上平的侧面；和覆盖一个或多个所述侧面的至少一部分的第一面层。
2.根据项1所述的纳米级器件，其中第一面层是晶体状的。
3.根据前述项中任一项所述的纳米级器件，其中晶体状纳米结构的侧面和第一面层之间的二维界面是外延的。
4.一种纳米级器件，其包括：细长的晶体状半导体纳米结构例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，其具有多个基本上平的侧面；和覆盖一个或多个所述侧面的至少一部分的超导材料的晶体状结构的第一面层，并且其中半导体纳米结构的晶体状结构在两个晶体状结构之间的界面上与第一面层的晶体状结构为外延匹配。
5.根据前述项中任一项所述的纳米级器件，其中晶体状纳米结构的每个侧面和第一面层之间的二维界面是外延的，例如同时为外延匹配的。
6.根据前述项中任一项所述的纳米级器件，其中晶体状纳米结构的侧面和第一面层之间的每个二维界面在至少一个维度上是域匹配的和/或晶格匹配的。
7.根据前述项中任一项所述的纳米级器件，其中晶体状纳米结构的侧面和第一面层之间的每个二维界面在两个维度上是域匹配的和/或晶格匹配的。
8.根据前述项中任一项所述的纳米级器件，其中纳米结构的晶体状结构与第一面层的晶体状结构为外延匹配。
9.根据前述项中任一项所述的纳米级器件，其中纳米结构是包含晶体状半导体纳米结构的细长的混合纳米结构，并且其中第一面层是超导体材料的晶体状结构层，并且其中半导体纳米结构的晶体状结构在两个晶体状结构之间的界面上与第一面层的晶体状结构为外延匹配。
10.根据前述项9所述的纳米级器件，其中半导体纳米结构的晶体状结构与第一面层之间的外延匹配和邻近性被配置为在所述半导体纳米结构中诱导超导体硬间隙。
11.根据前述项9至10中任一项所述的纳米级器件，其中所述半导体纳米结构的晶体状结构和所述超导体第一面层之间的外延匹配和邻近性以及所述第二面层的超导体性质被配置为在半导体纳米结构中诱导超导体硬间隙。
12.根据前述项中任一项所述的纳米级器件，其中所述纳米结构的平的表面和所述第一面层之间的每个二维界面在至少一个维度上为域匹配和/或晶格匹配。
13.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构的晶体结构和所述第一面层的晶体结构属于不同的晶格体系。
14.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构的布拉维晶格不同于所述第一面层的布拉维晶格。
15.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构的晶体结构选自闪锌矿和纤锌矿。
16.根据前述项中任一项所述的纳米级器件，其中所述第一面层的晶体结构选自诸如单纯立方BCC或FCC的立方晶系；或正交晶系；三方晶系；四方晶系或钙钛矿。
17.根据前述项中任一项所述的纳米级器件，其中所述第一面层包括一个或多个大的单晶段，其中所述细长的晶体状纳米结构和所述单晶段之间的界面为外延匹配，例如在所有侧面上同时为外延匹配。
18.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构基本上是一维的。
19.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构由支化的纳米晶须晶体形成。
20.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构包括一个或多个扭结。
21.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构是单晶。
22.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构包括一个或多个大的单晶段。
23.根据前述项中任一项所述的纳米级器件，其中所述晶体状面层包括一个或多个大的单晶段，例如延伸至少20nm、或至少30nm、或至少40nm、或至少50nm的单晶段。
24.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构由一种或多种晶体组成。
25.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构是异质结构的纳米线晶体。
26.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构是在轴向和/或径向方向上由不同化合物组成的异质结构的纳米线晶体。
27.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构以半导体材料提供。
28.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构由选自以下集合的半导体材料提供：III-V族组合，例如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs；或IV族元素如Si或Ge；或IV族组合如SiGe；或II-VI族组合如ZnO、ZnSe和CdSe；或I-VII族组合。
29.根据前述项中任一项所述的纳米级器件，其中所述第一面层是金属。
30.根据前述项中任一项所述的纳米级器件，其中所述第一面层用在低于临界温度Tc下具有超导性质的材料来提供。
31.根据前述项中任一项所述的纳米级器件，其中所述第一面层是选自以下组中的金属：Al、Ne、Ar、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Xe、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
32.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构的横截面为正方形，以提供总共四个侧面。
33.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构的横截面是六边形，以提供总共六个侧面。
34.根据前述项中任一项所述的纳米级器件，其中所述第一面层覆盖1、2、3、4、5、6个或更多个所述侧面的至少一部分。
35.根据前述项中任一项所述的纳米级器件，其中所述第一面层的厚度小于300nm、或小于250nm、或小于200nm、或小于150nm、或小于100nm、或小于90nm、或小于80nm、或小于70nm、或小于60nm、或小于50nm、或小于45nm、或小于40nm、或小于35nm、或小于30nm、或小于25nm、或小于20nm、或小于19nm、或小于18nm、或小于17nm、或小于16nm、或小于15nm、或小于14nm、或小于13nm、或小于12nm、或小于11nm、或小于10nm、或小于9nm、或小于8nm、或小于7nm、或小于6nm、或小于5nm。
36.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构的直径为10至200nm，例如10至20nm、或20至30nm、或30至40nm、或40至50nm、或50至60nm、或60至70nm、或70至80nm、或80至90nm、或90至100nm、或100至110nm、或110至120nm、或120至140nm、或140至160nm、或160至180nm、或180至200nm。
37.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构的长度为1至20μm、或1至2μm、或2至3μm、或3至4μm、或4至5μm、或5中6μm、或6至7μm、或7至8μm、或8至9μm、或9至10μm、或10至12μm、或12至14μm、或14至16μm、或16至18μm、或18至20μm。
38.根据前述项中任一项所述的纳米级器件，其还包括覆盖所述第一面层的至少一部分的第二面层。
39.根据前述项38所述的纳米级器件，所述第一面层具有与所述纳米结构的晶体状结构为外延匹配的晶体状结构。
40.根据前述项39所述的纳米级器件，所述第二面层具有与所述纳米结构的晶体状结构不为外延匹配的晶体状结构。
41.根据前述项38至40中任一项所述的纳米级器件，其中所述晶体状纳米结构以半导体材料提供，所述第一面层由在低于第一临界温度下具有超导性质的第一材料提供，并且所述第二面层由在低于第二临界温度下具有超导性质的第二材料提供。
42.根据前述项41所述的纳米级器件，其中所述第一临界温度低于所述第二临界温度。
43.根据前述项38至42中任一项所述的纳米级器件，其中所述第一面层的厚度为小于20nm、或小于10nm、更优选小于8nm、更优选小于6nm、更优选小于5nm。
44.根据前述项38至43中任一项所述的纳米级器件，其中所述第二面层的厚度为至少50nm、或大于100nm、或大于150nm、或大于200nm，或大于300nm。
45.根据前述项38至43中任一项所述的纳米级器件，其中所述第二面层的厚度为所述第一面层的厚度的至少两倍，或为所述第一面层的厚度的至少3、4、5、6、7、8、9倍或至少10倍。
46.根据前述项38至44中任一项所述的纳米级器件，其还包括位于所述第一面层和所述第二面层之间的第三面层。
47.根据前述项46所述的纳米级器件，其中所述第三面层是惰性材料，例如选自金、铂、铱、钯、锇、银、铼和铑的惰性金属。
48.根据前述项46至47中任一项所述的纳米级器件，其中所述第三面层的厚度为3至10nm、或小于10nm、或小于5nm、或小于4nm、或小于3nm、或小于2nm、或小于1nm。
49.根据前述项38至48中任一项所述的纳米级器件，其中所述第一面层是选自Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W的金属。
50.根据前述项38至49中任一项所述的纳米级器件，其中所述第一面层为Al。
51.根据前述项38至50中任一项所述的纳米级器件，其中所述第二面层是选自Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W的金属。
52.根据前述项38至51中任一项所述的纳米级器件，其中所述第二面层为合金，例如选自以下的合金：MgB2；铌合金，例如具有各种分数的Ti和N的NiTi和NbTiN；以及Zr100- xMx，其中x是0至100的任何数字，M是选自Fe、Co、Ni、Cu、Ru、Rh、Pd、Os、Ir、Pt和Au的金属。
53.根据前述项38至51中任一项所述的纳米级器件，其中所述第二面层是陶瓷材料，例如选自铜酸盐，如YBCO(YBa2Cu3O7-x)。
54.根据前述项38至53中任一项所述的纳米级器件，其中所述第二面层是在低于临界温度下具有超导性质的材料。
55.根据前述项38至54中任一项所述的纳米级器件，其中所述晶体状纳米结构以半导体材料提供。
56.根据前述项38至55中任一项所述的纳米级器件，其中所述晶体状纳米结构由选自以下集合的半导体材料提供：III-V族组合，例如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs；或IV族元素如Si或Ge；或IV族组合如SiGe；或II-VI族组合如ZnO、ZnSe和CdSe；或I-VII族组合。
57.一种量子点接触，其包括根据前述项中任一项所述的具有半导体核和超导面层的纳米级器件。
58.根据项57所述的量子点接触，其包括
-第一部分，其中半导体核已经被暴露并与正常导体例如Au接触，
-第二部分，其中所述半导体核被暴露，
-第三部分，其中使所述纳米级器件的超导表面与超导体接触。
59.一种超导场效应晶体管，其包括一个或多个根据前述项中任一项所述的纳米级器件。
60.一种用于制造纳米级器件的方法，其包括以下步骤：
a)在升高的温度下在平的基底的法线方向上生长一个或多个晶体状纳米结构，
b)降低温度和任选地降低背景压力，
c)进一步降低温度，由此使具有晶体状纳米结构的基底冷却至低于20℃的温度，
d)在低于-20℃的所述降低的温度下，在所述晶体状纳米结构的至少一个侧面上直接沉积第一面层。
61.根据前述方法项中任一项所述的方法，其中所述晶体状纳米结构和所述第一面层的沉积通过分子束外延(MBE)方法提供。
62.根据前述方法项中任一项所述的方法，其中通过气-液-固(VLS)方法来提供生长晶体状纳米结构的步骤。
63.一种通过分子束外延(MBE)在真空室中制造纳米级器件的方法，所述方法包括以下步骤：
a)在平的基底的法线方向上，在高于400℃的升高的温度下，通过气-液-固(VLS)生长来生长一个或多个细长的晶体状纳米结构，例如纳米线(晶体)；
b)关闭所有生长材料的源并降低温度，由此使具有晶体状纳米结构的基底冷却至低于-30℃的温度，以及
c)在低于-30℃的所述降低的温度下，通过MBE在所述晶体状纳米结构的至少一个侧面上直接沉积晶体状第一面层。
64.根据前述方法项中任一项所述的方法，其中所述平的基底位于真空室例如MBE室中，并用催化颗粒如Au颗粒制备。
65.根据前述方法项中任一项所述的方法，其中所述基底在所述第一面层的沉积期间被旋转，以覆盖所述晶体状纳米结构的其他侧面。
66.根据前述方法项中任一项所述的方法，其中所述第一面层的源在所述第一面层的沉积期间与所述基底的法线方向成有限的角度。
67.根据前述方法项中任一项所述的方法，其中所述基底的温度在所述第一面层沉积之前和沉积期间被降至低于10℃、或低于0℃或低于-5℃、或低于-10℃或低于-15℃、更优选低于-20℃、还更优选低于-25℃、最优选低于-30℃的温度。
68.根据前述方法项中任一项所述的方法，其中第一面层的厚度为小于50nm、或小于40nm、或小于30nm、更优选小于25nm、甚至更优选小于20nm、甚至更优选小于15nm、还更优选小于10nm、最优选小于5nm。
69.根据前述方法项中任一项所述的方法，其还包括在所述结构的生长期间扭结所述晶体状纳米结构的生长方向的步骤。
70.根据项69所述的方法，其中在所述晶体状纳米结构的生长期间，通过Ga25的短暂冲洗或通过短的温度下降来扭结生长方向。
71.根据前述方法项中任一项所述的方法，其中所述生长步骤包括生长根据前述项1至56中任一项所述的纳米级器件的细长的晶体状纳米结构。
72.根据前述方法项中任一项所述的方法，其中所述沉积步骤包括沉积根据前述项1至6中任一项所述的纳米级器件的第一面层。
73.根据前述方法项中任一项所述的方法，其中所述第一面层是选自以下组中的金属：Al、Ne、Ar、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Xe、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
74.根据前述方法项中任一项所述的方法，其还包括沉积覆盖所述第一面层的至少一部分的第二面层的步骤，所述第二面层不同于所述第一面层。
75.根据前述方法项74所述的方法，其中所述第二面层的材料不同于所述第一面层的材料。
76.根据前述方法项中任一项所述的方法，其中第一面层具有与纳米结构的晶体状结构为外延匹配的晶体状结构。
77.根据前述方法项74至76中任一项所述的方法，其中所述第二面层具有与所述纳米结构的晶体状结构不为外延匹配的晶体状结构。
78.根据前述方法项74至77中任一项所述的方法，其中所述晶体状纳米结构由半导体材料提供，所述第一面层由在低于第一临界温度下具有超导性质的第一材料提供，并且所述第二面层由在低于第二临界温度下具有超导性质的第二材料提供。
79.根据前述方法项78所述的方法，其中所述第一临界温度低于所述第二临界温度。
80.根据前述方法项74至79中任一项所述的方法，其还包括在沉积第二面层之前沉积第三面层的步骤，使得第三面层位于第一面层和第二面层之间，第三面层不同于第一和第二面层，优选地，第三面层的材料不同于第一和第二面层的材料。
81.根据前述方法项80所述的方法，其中所述第三面层为惰性材料，例如选自金，铂，铱，钯，锇，银，铼和铑的惰性金属。
82.根据前述方法项80至81中任一项所述的方法，其中所述第三面层的厚度为3至10nm、或小于10nm、或小于5nm、或小于4nm、或小于3nm、或小于2nm、或小于1nm。
83.根据前述方法项74至82中任一项所述的方法，其中所述第二面层是选自以下组中的金属：Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
84.根据前述方法项74至83中任一项所述的方法，其中第二面层为合金，例如选自以下的合金：MgB2；铌合金，例如具有各种分数的Ti和N的NiTi和NbTiN；以及Zr100-xMx，其中x是0至100的任何数字，M是选自Fe、Co、Ni、Cu、Ru、Rh、Pd、Os、Ir、Pt和Au的金属。
85.根据前述方法项74至84中任一项所述的方法，其中所述第二面层是陶瓷材料，例如选自铜酸盐，如YBCO(237-x)。
86.根据前述方法项74至85中任一项所述的方法，其中所述第二面层是在低于临界温度下具有超导性质的材料。
87.根据前述方法项74至83中任一项所述的方法，其中所述晶体状纳米结构以半导体材料提供。
88.根据前述方法项中任一项所述的方法，其中所述晶体状纳米结构由选自以下集合的半导体材料提供：III-V族组合，例如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs；或IV族元素如Si或Ge；或IV族组合如SiGe；或II-VI族组合如ZnO、ZnSe和CdSe；或I-VII族组合。
89.根据前述方法项中任一项所述的方法，其中沉积第二面层的步骤包括沉积根据前述项1至56中任一项所述的纳米级器件的第二面层。
90.根据前述方法项中任一项所述的方法，其中沉积第三面层的步骤包括沉积根据前述项1至56中任一项所述的纳米级器件的第三面层。
91.根据前述方法项中任一项所述的方法，其中通过分子束外延(MBE)提供生长和沉积第一、第二和/或第三面层的步骤。
92.根据前述方法项中任一项所述的方法，其中生长和沉积第一面层的步骤通过分子束外延(MBE)来提供，而沉积第二面层和/或第三面层的步骤通过不同的沉积工艺例如蒸发、溅射、脉冲激光沉积或化学气相沉积来提供。
93.根据前述方法项中任一项所述的方法，其中至少一个所述细长的晶体状纳米结构包括至少一个扭结，使得所述细长的晶体状纳米结构最初包含垂直于所述基底的一个部分和基本上平行于所述基底的一个部分。
94.通过前述方法项中任一项所述的方法获得的纳米级器件。
95.一种用于制造与半导体一维晶体状纳米结构(纳米线)的金属接触和/或界面的方法。
96.通过根据前述项中任一项所述的方法获得的纳米级器件，其包括所述细长的晶体状纳米结构例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，其具有多个基本上平的侧面；和覆盖一个或多个所述侧面的至少一部分的晶体状面层。
97.根据项96所述的纳米级器件，其中所述晶体状纳米结构的侧面和所述第一面层之间的每个二维界面在两个维度上为外延匹配、域匹配和/或晶格匹配。
98.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构的晶体结构选自闪锌矿和纤锌矿。
99.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构由选自以下集合的半导体材料提供：III-V族组合，例如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs；或IV族元素如Si或Ge；或IV族组合如SiGe；或II-VI族组合如ZnO、ZnSe和CdSe；或I-VII族组合。
100.根据前述项中任一项所述的纳米级器件，其中所述第一面层的晶体结构选自诸如单纯立方BCC或FCC的立方晶系；或正交晶系；三方晶系；四方晶系或钙钛矿。
101.根据前述项中任一项所述的纳米级器件，其中所述第一面层由在低于第一临界温度Tc下具有超导性质的第一材料提供。
102.根据前述项中任一项所述的纳米级器件，其中所述第一面层的厚度为小于10nm。
103.根据前述项中任一项所述的纳米级器件，其中所述第一面层包括一个或多个大的单晶段，其中所述细长的晶体状纳米结构和所述单晶段之间的界面为外延匹配，例如在所有侧面上同时为外延匹配。
104.根据前述项中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构基本上是一维的。
105.根据前述项中任一项所述的纳米级器件，其中所述晶体状纳米结构为在轴向和/或径向方向上由变化的化合物组成的异质结构纳米线晶体。

Claims (60)

1.一种纳米级器件，其包括：
-细长的晶体状半导体纳米结构，其具有多个基本上平的侧面，-超导体材料的晶体状结构的第一面层，其覆盖一个或多个所述侧面的至少一部分，所述第一面层的厚度小于8nm，以及
其中所述半导体纳米结构的晶体状结构与两个晶体状结构之间的界面上的所述第一面层的晶体状结构为外延匹配，以及
其中所述半导体纳米结构与所述超导体第一面层的晶体状结构之间的外延匹配和邻近性被配置为诱导所述半导体纳米结构中的超导体硬间隙。
2.根据权利要求1所述的纳米级器件，所述细长的晶体状半导体纳米结构为纳米线晶体或纳米晶须晶体或纳米棒晶体。
3.根据权利要求1所述的纳米级器件，进一步包括超导体材料的第二面层，其覆盖所述第一面层的至少一部分，所述第二面层的超导体材料不同于所述第一面层的超导体材料。
4.根据权利要求3所述的纳米级器件，其中所述半导体纳米结构和所述超导体第一面层的晶体状结构之间的外延匹配和邻近性以及所述第二面层的超导体性质被配置为诱导半导体纳米结构中的超导体硬间隙。
5.根据前述权利要求中任一项所述的纳米级器件，其中所述晶体状半导体纳米结构的平的表面和所述第一面层之间的每个二维界面在至少一个维度上为域匹配和/或晶格匹配。
6.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状半导体纳米结构的平的表面和所述第一面层之间的每个二维界面在两个维度上均为域匹配和/或晶格匹配。
7.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状半导体纳米结构的晶体结构和所述第一面层的晶体结构属于不同的晶格体系。
8.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状半导体纳米结构的布拉维晶格不同于所述第一面层的布拉维晶格。
9.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状半导体纳米结构基本上是一维的。
10.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状半导体纳米结构由选自以下集合的半导体材料提供：III-V族组合；或IV族元素；或IV族组合；或II-VI族组合；或I-VII族组合。
11.根据权利要求10所述的纳米级器件，所述III-V族组合包括InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs；所述IV族元素包括Si或Ge；所述IV族组合包括SiGe；所述II-VI族组合包括ZnO、ZnSe和CdSe。
12.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述第一面层的超导体材料是选自以下组中的金属：Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
13.根据前述权利要求3或4中任一项所述的纳米级器件，其中所述第二面层的超导体材料是选自以下组中的金属：Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
14.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状半导体纳米结构的横截面为提供总共四个侧面的正方形或提供总共六个侧面的六边形。
15.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构的晶体结构选自闪锌矿和纤锌矿。
16.根据前述权利要求中1-4任一项所述的纳米级器件，其中所述第一面层的晶体结构选自立方晶系；或正交晶系；三方晶系；四方晶系或钙钛矿。
17.根据权利要求中16所述的纳米级器件，其中，所述立方晶系包括单纯立方BCC或FCC。
18.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述第一面层包括一个或多个大的单晶段，其中所述细长的晶体状纳米结构和所述单晶段之间的界面为外延匹配。
19.根据权利要求18所述的纳米级器件，其中所述细长的晶体状纳米结构和所述单晶段之间的界面为在所有侧面上同时为外延匹配。
20.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述细长的晶体状纳米结构包括一个或多个扭结。
21.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状纳米结构是单晶。
22.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述第一面层覆盖1、2、3、4、5、6个或更多个所述侧面的至少一部分。
23.根据前述权利要求3或4所述的纳米级器件，其中所述第二面层的厚度为所述第一面层的厚度的至少4倍。
24.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状纳米结构的直径为10至200nm。
25.根据前述权利要求1-4中任一项所述的纳米级器件，其中所述晶体状纳米结构的长度为1至20μm。
26.根据前述权利要求3或4所述的纳米级器件，其中所述第二面层由与所述纳米结构的晶体状结构为外延匹配的晶体状结构组成，和/或其中所述第二面层是非结晶的。
27.根据前述权利要求3或4中任一项所述的纳米级器件，其中所述第一面层由在低于第一临界温度下具有超导性质的第一材料提供，并且所述第二面层由在低于第二临界温度下具有超导性质的第二材料提供，其中所述第一临界温度低于所述第二临界温度。
28.根据前述权利要求3或4所述的纳米级器件，其还包括位于所述第一面层和所述第二面层之间的第三面层，所述第三面层的材料不同于所述第一和第二面层的材料。
29.根据前述权利要求28所述的纳米级器件，其中所述第三面层为惰性材料，并且其中所述第三面层的厚度为3至10nm。
30.根据权利要求29所述的纳米级器件，其中所述惰性材料为选自金，铂，铱，钯，锇，银，铼和铑的惰性金属。
31.根据权利要求29所述的纳米级器件，其中所述第三面层的厚度为小于10nm。
32.根据权利要求29所述的纳米级器件，其中所述第三面层的厚度为小于5nm。
33.根据权利要求29所述的纳米级器件，其中所述第三面层的厚度为小于4nm。
34.根据权利要求29所述的纳米级器件，其中所述第三面层的厚度为小于3nm。
35.根据权利要求29所述的纳米级器件，其中所述第三面层的厚度为小于2nm。
36.根据权利要求29所述的纳米级器件，其中所述第三面层的厚度为小于1nm。
37.根据前述权利要求3或4所述的纳米级器件，其中所述第二面层为合金。
38.根据权利要求37所述的纳米级器件，其中所述合金为选自以下的合金：MgB2；铌合金；以及Zr100-xMx，其中x是0至100的任何数字，M是选自Fe、Co、Ni、Cu、Ru、Rh、Pd、Os、Ir、Pt和Au的金属。
39.根据权利要求38所述的纳米级器件，其中所述铌合金为具有各种分数的Ti和N的NiTi和NbTiN。
40.根据前述权利要求3或4所述的纳米级器件，其中所述第二面层是陶瓷材料。
41.根据权利要求40所述的纳米级器件，其中所述陶瓷材料为铜酸盐。
42.根据权利要求41所述的纳米级器件，其中所述铜酸盐为YBCO(YBa2Cu3O7-x)。
43.一种量子点接触，其包括：
-根据前述权利要求中任一项所述的纳米级器件，
-第一部分，其中半导体核已被暴露并使其与正常导体接触，
-第二部分，其中所述半导体核被暴露，
-第三部分，其中使所述纳米级器件的超导表面与超导体接触。
44.根据权利要求43所述的量子点接触，其中所述正常导体是Au。
45.一种超导场效应晶体管，其包括一个或多个根据前述权利要求1至42中任一项所述的纳米级器件。
46.一种包括一个或多个根据前述权利要求1至42中任一项所述的纳米级器件的基于拓扑马约拉纳的超导量子位。
47.一种通过分子束外延MBE在真空室中制造纳米级器件的方法，所述方法包括以下步骤：
a)在平的基底的法线方向上，在高于400℃的升高的温度下来生长，通过气-液-固VLS生长方法来生长一个或多个细长的晶体状半导体纳米结构，
b)关闭所有生长材料的源并降低温度，由此使具有晶体状半导体纳米结构的基底冷却至低于-30℃的温度，以及
c)在低于-30℃的所述降低的温度下，通过MBE使超导材料的晶体状第一面层直接沉积至所述晶体状半导体纳米结构的至少一个侧面上，沉积的所述第一面层的厚度为小于8nm的厚度。
48.根据权利要求47所述的方法，其中所述细长的晶体状半导体纳米结构是纳米线晶体。
49.根据权利要求47所述的方法，其中所述平的基底位于真空室中，并用催化颗粒制备。
50.根据权利要求49所述的方法，其中所述平的基底位于MBE室中，并用Au催化颗粒制备。
51.根据前述方法权利要求47至50中任一项所述的方法，其中所述基底在所述第一面层的沉积期间旋转，以覆盖所述晶体状纳米结构的其他侧面。
52.根据前述方法权利要求47至50中任一项所述的方法，其中用于所述第一面层的源在所述第一面层的沉积期间与所述基底的法线方向成有限的角度。
53.根据前述方法权利要求47至50中任一项所述的方法，其还包括在所述晶体状纳米结构的生长期间扭结所述晶体状纳米结构的生长方向的步骤。
54.根据权利要求53所述的方法，其中在所述晶体状纳米结构的生长期间，通过Ga25的短暂冲洗或通过短的温度下降来扭结所述生长方向。
55.根据前述方法权利要求47至50中任一项所述的方法，其还包括以下步骤：沉积覆盖所述第一面层的至少一部分的第二面层，所述第二面层的材料不同于所述第一面层的材料。
56.根据前述方法权利要求55所述的方法，其还包括在沉积所述第二面层之前沉积第三面层的步骤，使得所述第三面层位于所述第一面层和所述第二面之间，所述第三面层不同于所述第一和第二面层。
57.根据前述方法权利要求56所述的方法，其中通过分子束外延MBE提供生长和沉积所述第一、第二和/或第三面层的步骤。
58.根据前述方法权利要求57所述的方法，其中生长和沉积第一面层的步骤通过分子束外延MBE来提供，而沉积第二面层和/或第三面层的步骤通过不同的沉积工艺来提供。
59.根据前述方法权利要求58所述的方法，其中沉积第二面层和/或第三面层的步骤通过蒸发、溅射、脉冲激光沉积或化学气相沉积来提供。
60.通过根据前述方法权利要求47至59中任一项所述的方法获得的纳米级器件，该纳米级器件包括细长的晶体状半导体纳米结构以及超导体材料的晶体状结构的第一面层，该细长的晶体状半导体纳米结构具有多个基本上平的侧面，该第一面层覆盖一个或多个所述侧面的至少一部分。
CN201580036397.2A 2014-07-02 2015-07-02 包括细长的晶体状纳米结构的纳米级器件 Active CN106663691B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP14175342.6 2014-07-02
EP14175342 2014-07-02
EP15154459 2015-02-10
EP15154459.0 2015-02-10
PCT/EP2015/065110 WO2016001365A1 (en) 2014-07-02 2015-07-02 Nanoscale device comprising an elongated crystalline nanostructure

Publications (2)

Publication Number Publication Date
CN106663691A CN106663691A (zh) 2017-05-10
CN106663691B true CN106663691B (zh) 2020-07-07

Family

ID=52627210

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580036335.1A Active CN106575667B (zh) 2014-07-02 2015-03-04 半导体约瑟夫森结及其相关的传输子量子位
CN201580036397.2A Active CN106663691B (zh) 2014-07-02 2015-07-02 包括细长的晶体状纳米结构的纳米级器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580036335.1A Active CN106575667B (zh) 2014-07-02 2015-03-04 半导体约瑟夫森结及其相关的传输子量子位

Country Status (6)

Country Link
US (4) US10177297B2 (zh)
EP (2) EP3164889B1 (zh)
CN (2) CN106575667B (zh)
AU (2) AU2015283229B2 (zh)
CA (2) CA2953185A1 (zh)
WO (2) WO2016000836A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2015283229B2 (en) * 2014-07-02 2020-12-17 University Of Copenhagen A semiconductor Josephson junction and a transmon qubit related thereto
US9559284B2 (en) * 2015-03-17 2017-01-31 Globalfoundries Inc. Silicided nanowires for nanobridge weak links
US10403809B2 (en) 2016-03-07 2019-09-03 University Of Copenhagen Manufacturing method for a nanostructured device using a shadow mask
US10763420B2 (en) 2016-06-13 2020-09-01 Intel Corporation Josephson Junction damascene fabrication
CN116685191A (zh) * 2016-09-15 2023-09-01 谷歌有限责任公司 制造允许电流流动的电接触结的方法
US10176432B2 (en) * 2017-03-07 2019-01-08 International Business Machines Corporation Weakly tunable qubit based on two coupled disparate transmons
US10608157B2 (en) * 2017-05-18 2020-03-31 International Business Machines Corporation Qubit network non-volatile identification
KR20200019973A (ko) * 2017-06-23 2020-02-25 메르크 파텐트 게엠베하 고전압 직류 송전 케이블용 케이블 피팅
US11385099B1 (en) * 2017-06-26 2022-07-12 SeeQC Inc. Integrated superconducting nanowire digital photon detector
GB201718897D0 (en) 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
US10431866B2 (en) * 2017-09-15 2019-10-01 International Business Machines Corporation Microfabricated air bridges for planar microwave resonator circuits
WO2019060298A1 (en) 2017-09-19 2019-03-28 Neuroenhancement Lab, LLC METHOD AND APPARATUS FOR NEURO-ACTIVATION
US10177298B1 (en) * 2017-09-26 2019-01-08 The United States Of America As Represented By The Secretary Of The Navy Nanowire-based superconducting electrostrictive device
US10235635B1 (en) * 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset
US11717686B2 (en) 2017-12-04 2023-08-08 Neuroenhancement Lab, LLC Method and apparatus for neuroenhancement to facilitate learning and performance
EP3505490B1 (en) * 2017-12-29 2022-02-09 Imec Vzw A method for forming a qubit device
EP3731749A4 (en) 2017-12-31 2022-07-27 Neuroenhancement Lab, LLC NEURO-ACTIVATION SYSTEM AND METHOD FOR ENHANCING EMOTIONAL RESPONSE
US10593879B2 (en) 2018-01-10 2020-03-17 Massachusetts Institute Of Technology Quantum information processing with majorana bound states in superconducting circuits
CN108447613B (zh) * 2018-02-02 2020-05-08 中国科学院宁波材料技术与工程研究所 一种调控超导转变温度的方法
US10243132B1 (en) 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
US10672971B2 (en) 2018-03-23 2020-06-02 International Business Machines Corporation Vertical transmon qubit device with microstrip waveguides
US10256392B1 (en) 2018-03-23 2019-04-09 International Business Machines Corporation Vertical transmon qubit device
US11950516B2 (en) 2018-03-23 2024-04-02 University Of Copenhagen Method and substrate for patterned growth on nanoscale structures
US11364361B2 (en) 2018-04-20 2022-06-21 Neuroenhancement Lab, LLC System and method for inducing sleep by transplanting mental states
US20220157932A1 (en) 2018-07-06 2022-05-19 University Of Copenhagen Method for manufacture of nanostructure electrical devices
US10692010B2 (en) * 2018-07-20 2020-06-23 Microsoft Technology Licensing, Llc Form and fabrication of semiconductor-superconductor nanowires and quantum devices based thereon
US11050009B2 (en) * 2018-08-28 2021-06-29 International Business Machines Corporation Methods for annealing qubits with an antenna chip
WO2020056418A1 (en) 2018-09-14 2020-03-19 Neuroenhancement Lab, LLC System and method of improving sleep
US10777728B2 (en) 2019-01-18 2020-09-15 Microsoft Technology Licensing, Llc Fabrication of a quantum device
US10978632B2 (en) 2019-01-18 2021-04-13 Microsoft Technology Licensing, Llc Fabrication of a device
WO2020180762A1 (en) * 2019-03-03 2020-09-10 The University Of Chicago Technologies for tuning superconducting josephson junctions
US11355690B2 (en) 2019-03-08 2022-06-07 Brookhaven Science Associates, Llc Superconducting qubit devices based on metal silicides
US11727295B2 (en) 2019-04-02 2023-08-15 International Business Machines Corporation Tunable superconducting resonator for quantum computing devices
US11621386B2 (en) 2019-04-02 2023-04-04 International Business Machines Corporation Gate voltage-tunable electron system integrated with superconducting resonator for quantum computing device
US11195982B2 (en) 2019-04-19 2021-12-07 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
AU2020259830B2 (en) * 2019-04-19 2023-08-10 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US10903412B2 (en) 2019-04-19 2021-01-26 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US11786694B2 (en) 2019-05-24 2023-10-17 NeuroLight, Inc. Device, method, and app for facilitating sleep
KR102623309B1 (ko) * 2019-07-29 2024-01-09 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 초전도체에 커플링된 반도체 나노와이어에 대한 제조 방법
US11581472B2 (en) 2019-08-07 2023-02-14 International Business Machines Corporation Superconductor-semiconductor Josephson junction
US11201273B2 (en) 2019-09-13 2021-12-14 Microsoft Technology Licensing, Llc Semiconductor-superconductor heterostructure
US11793089B2 (en) * 2019-09-20 2023-10-17 Microsoft Technology Licensing, Llc Durable hybrid heterostructures and methods for manufacturing the same
US20210126181A1 (en) * 2019-10-24 2021-04-29 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device, its manufacture and uses
US20210126180A1 (en) * 2019-10-24 2021-04-29 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device
EP4059056A4 (en) * 2019-11-11 2024-01-10 Univ Princeton SUPERCONDUCTING QUANTUM BITS BASED ON TANTALUM
US11107966B2 (en) 2019-11-11 2021-08-31 International Business Machines Corporation Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
US11515460B2 (en) 2019-11-11 2022-11-29 International Business Machines Corporation Majorana fermion quantum computing devices with charge sensing fabricated with ion implant methods
US11316022B2 (en) 2019-11-19 2022-04-26 International Business Machines Corporation Ion implant defined nanorod in a suspended Majorana fermion device
CN110970698B (zh) * 2019-12-20 2021-11-05 济南腾铭信息科技有限公司 超导耦合结构
US20210280763A1 (en) * 2019-12-23 2021-09-09 Microsoft Technology Licensing, Llc Superconductor heterostructures for semiconductor-superconductor hybrid structures
US11563162B2 (en) 2020-01-09 2023-01-24 International Business Machines Corporation Epitaxial Josephson junction transmon device
US11380836B2 (en) 2020-03-16 2022-07-05 International Business Machines Corporation Topological qubit device
US11522116B2 (en) 2020-04-13 2022-12-06 International Business Machines Corporation Vertical AL/EPI SI/AL, and also AL/AL oxide/AL, josephson junction devices for qubits
US11765985B2 (en) 2020-06-22 2023-09-19 International Business Machines Corporation Spurious junction prevention via in-situ ion milling
CN111704105B (zh) * 2020-06-23 2022-06-14 中国科学院半导体研究所 一种半导体/超导体异质结纳米线网络的制备方法
US11600658B2 (en) 2020-06-30 2023-03-07 International Business Machines Corporation Quantum coupler facilitating suppression of ZZ interactions between qubits
RU2743510C1 (ru) * 2020-07-10 2021-02-19 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Наноразмерное логическое устройство
RU2744161C1 (ru) * 2020-07-10 2021-03-03 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Наноразмерный логический инвертор для цифровых устройств
RU2744160C1 (ru) * 2020-07-10 2021-03-03 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Наноразмерный элемент цифровой логики
CN111762755A (zh) * 2020-07-13 2020-10-13 中国科学院半导体研究所 一种窄禁带半导体/超导体异质结纳米线的制备方法
US11495724B2 (en) 2020-07-21 2022-11-08 International Business Machines Corporation Superconducting structure and device surface termination with alloy
CN113517386B (zh) * 2020-08-06 2022-05-31 阿里巴巴集团控股有限公司 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路
US11678591B2 (en) 2020-09-29 2023-06-13 International Business Machines Corporation Vacuum encapsulated Josephson junction
US11641785B2 (en) 2020-10-06 2023-05-02 International Business Machines Corporation Ion milling for frequency tuning of superconducting qubits
CN114512594A (zh) * 2020-10-27 2022-05-17 阿里巴巴集团控股有限公司 超导量子比特及其制备方法、量子储存器及量子计算机
CA3200270A1 (en) * 2020-10-28 2022-05-05 The Governing Council Of The University Of Toronto Operator implementations for quantum computation
US11538977B2 (en) 2020-12-09 2022-12-27 International Business Machines Corporation Qubits with ion implant Josephson junctions
CN112763768B (zh) * 2020-12-21 2022-06-24 北京无线电计量测试研究所 一种用于直流量子小电压的驱动方法、系统及控制器
AU2022289736A1 (en) * 2021-06-11 2024-02-01 Caleb JORDAN System and method of flux bias for superconducting quantum circuits
CN116887663A (zh) * 2023-09-06 2023-10-13 量子科技长三角产业创新中心 一种超导量子电路及超导量子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN88100514A (zh) * 1987-01-30 1988-08-17 株式会社日立制作所 超导器件
CN1868030A (zh) * 2003-09-12 2006-11-22 哥本哈根大学 包含延长纳米级元件的器件及制造方法
CN101981685A (zh) * 2008-01-28 2011-02-23 阿米特·戈亚尔 [100]或[110]排列的基于半导体的大面积的柔性电子器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057485A (en) 1987-05-15 1991-10-15 Hitachi, Ltd. Light detecting superconducting Josephson device
JPH01161786A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 超電導素子
US6580102B2 (en) * 2001-06-05 2003-06-17 D-Wave Systems, Inc. Four-terminal system for reading the state of a phase qubit
WO2003019683A2 (en) * 2001-08-29 2003-03-06 D-Wave Systems, Inc. Trilayer heterostructure josephson junctions
US6926921B2 (en) * 2003-05-05 2005-08-09 Hewlett-Packard Development Company, L.P. Imprint lithography for superconductor devices
FR2884916B1 (fr) * 2005-04-25 2007-06-22 Commissariat Energie Atomique Detecteur optique ultrasensible a grande resolution temporelle, utilisant un plasmon de surface
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US8918152B2 (en) * 2007-02-13 2014-12-23 The Trustees Of The University Of Pennsylvania Parallel fabrication of nanogaps and devices thereof
US9174847B2 (en) * 2008-05-01 2015-11-03 Honda Motor Co., Ltd. Synthesis of high quality carbon single-walled nanotubes
US8659007B2 (en) * 2010-11-10 2014-02-25 Microsoft Corporation Coherent quantum information transfer between conventional qubits
WO2013177678A1 (en) * 2012-05-30 2013-12-05 The Royal Institution For The Advancement Of Learning/Mcgill University Method and system for magnetic semiconductor solid state cooling
AU2015283229B2 (en) * 2014-07-02 2020-12-17 University Of Copenhagen A semiconductor Josephson junction and a transmon qubit related thereto

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN88100514A (zh) * 1987-01-30 1988-08-17 株式会社日立制作所 超导器件
CN1868030A (zh) * 2003-09-12 2006-11-22 哥本哈根大学 包含延长纳米级元件的器件及制造方法
CN101981685A (zh) * 2008-01-28 2011-02-23 阿米特·戈亚尔 [100]或[110]排列的基于半导体的大面积的柔性电子器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Epitaxial aluminum contacts to InAs nanowires;N.Ziino.et.al;《NBI QDEV 2013》;20130918;1-14 *
Hot-electron effects in InAs nanowire Josephson junctions;Stefano Roddaro.et.al;《Nano Research》;20101214;259-265 *

Also Published As

Publication number Publication date
CN106575667A (zh) 2017-04-19
US20190363237A1 (en) 2019-11-28
EP3164889B1 (en) 2023-06-07
US10367132B2 (en) 2019-07-30
US20170133576A1 (en) 2017-05-11
EP3164897B1 (en) 2024-01-24
AU2015283229A1 (en) 2017-02-02
EP3164897A1 (en) 2017-05-10
CA2953185A1 (en) 2016-01-07
WO2016000836A1 (en) 2016-01-07
AU2015282876B2 (en) 2021-06-24
EP3164889C0 (en) 2023-06-07
EP3164897C0 (en) 2024-01-24
AU2015283229B2 (en) 2020-12-17
CA2953264A1 (en) 2016-01-07
US20170141285A1 (en) 2017-05-18
US20190273196A1 (en) 2019-09-05
CN106575667B (zh) 2020-07-31
CN106663691A (zh) 2017-05-10
AU2015282876A1 (en) 2017-02-02
US10903411B2 (en) 2021-01-26
EP3164889A1 (en) 2017-05-10
US10177297B2 (en) 2019-01-08
WO2016001365A1 (en) 2016-01-07
US10720562B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
CN106663691B (zh) 包括细长的晶体状纳米结构的纳米级器件
CN109392313B (zh) 一种通过使用荫罩来制造纳米结构化的器件的方法
Ando Topological insulator materials
US7514726B2 (en) Graded index silicon geranium on lattice matched silicon geranium semiconductor alloy
WO2019180267A1 (en) Method and substrate for patterned growth on nanoscale structures
WO2020008076A1 (en) Method for manufacture of nanostructure electrical devices
EP4032132B1 (en) Durable hybrid heterostructures and methods for manufacturing the same
Chen et al. Epitaxial growth of erbium silicide nanowires on silicon (001)
Rogacheva et al. Growth mechanism and thermoelectric properties of PbTe/SnTe/PbTe heterostructures
KR102196693B1 (ko) 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극
Uredat et al. The transport properties of InAs nanowires: An introduction to MnAs/InAs heterojunction nanowires for spintronics
Ziino et al. Epitaxial aluminum contacts to InAs nanowires
KR20210138481A (ko) 높은 정공 이동도를 가진 iv족 및 iii-v족 p형 mosfet 및 그 제조 방법
Sestoft et al. Engineering Hybrid Epitaxial InAsSb/Al Nanowire Materials for Stronger Topological Protection
CN102024759B (zh) 半导体装置及其制造方法
Khan Epitaxy of Hybrid Nanowires, Shadow Junctions and Networks
Sestoft et al. Hybrid epitaxial InAsSb/Al nanowires towards topological applications
WO2023192435A1 (en) Heterostructures with nanostructures of layered material
Kou et al. Epitaxial Growth of Bi 2 X 3 Topological Insulators
Liu Synthesis and Transport Properties of Topological Crystalline Insulator SnTe Nanowires
Koga Quantum Wells and Quantum Wires for Potential Thermoelectric Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant