CN106656048B - 乘时钟倍数跟随的高线性度正弦波发生器 - Google Patents

乘时钟倍数跟随的高线性度正弦波发生器 Download PDF

Info

Publication number
CN106656048B
CN106656048B CN201610675501.9A CN201610675501A CN106656048B CN 106656048 B CN106656048 B CN 106656048B CN 201610675501 A CN201610675501 A CN 201610675501A CN 106656048 B CN106656048 B CN 106656048B
Authority
CN
China
Prior art keywords
sine wave
switch
output point
voltage output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610675501.9A
Other languages
English (en)
Other versions
CN106656048A (zh
Inventor
李荣宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiaxing Najie Microelectronic Technology Co ltd
Original Assignee
Jiaxing Najie Microelectronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiaxing Najie Microelectronic Technology Co ltd filed Critical Jiaxing Najie Microelectronic Technology Co ltd
Priority to CN201610675501.9A priority Critical patent/CN106656048B/zh
Publication of CN106656048A publication Critical patent/CN106656048A/zh
Application granted granted Critical
Publication of CN106656048B publication Critical patent/CN106656048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种乘时钟倍数跟随的高线性度正弦波发生器,包括基准电压输入端、接地端、全差分放大器及多个串联的分压电阻；还包括与外部时钟信号连接的除M锁相环，与所述除M锁相环连接的不门及计数器，与所述计数器连接的种子逻辑发生器，与所述种子逻辑发生器连接的移位寄存器，所述移位寄存器的时钟信号输入端与所述不门的输出端连接；所述移位寄存器通过逻辑开关依次控制第1+H正开关及第N+1‑H负开关打开，H为小于等于N且大于等于0的整数，以使所述全差分放大器输出正弦波。采用本发明，可解决频率稳定性低和线性度差的问题。

Description

乘时钟倍数跟随的高线性度正弦波发生器
【技术领域】
本发明涉及电子电路，尤其涉及乘时钟倍数跟随的高线性度正弦波发生器。
【背景技术】
正弦波发生器可用于很多领域，如传感器载波解调、通讯基准振荡器等。在这些应用领域上，频率的稳定性和线性度是正弦波发生器最重要的参数，直接决定了应用系统的性能。现在通用的正弦波发生器(图1所示)，该输出频率对电阻和电容的不一致性和温度变化的影响很大，所以无法达到频率稳定的状态。该线性度也是受到运算放大器的影响而无法提高。如果需要低频频率输出，电容值需要很大，导致面积很大，重者无法基础在芯片里而必须外接。
【发明内容】
为解决前述问题，本发明提出一种体积小且可产生低频率正弦波的乘时钟倍数跟随的高线性度正弦波发生器。
为达到前述目的，本发明采用如下技术方案：乘时钟倍数跟随的高线性度正弦波发生器，其特征在于，包括基准电压输入端、接地端、全差分放大器及多个串联的分压电阻，所述分压电阻包括第零电阻至第N+2电阻，所述第零电阻的一端与所述基准电压输入端连接，所述第N+2电阻与接地端连接，所述多个分压电阻间分别设有第一电压输出点及第N+1电压输出点；
所述第一电压输出点至第N+1电压输出点分别通过一个滤波电容接地；所述第一电压输出点至第N+1电压输出点分别通过一个正开关与所述全差分放大器的正端连接，所述正开关为N+1个；所述第一电压输出点及至第N+1电压输出点分别通过一个负开关与所述全差分放大器的负端连接，所述负开关为N+1个；
还包括：与外部时钟信号连接的除M锁相环，与所述除M锁相环连接的不门及计数器，与所述计数器连接的种子逻辑发生器，与所述种子逻辑发生器连接的移位寄存器，所述移位寄存器的时钟信号输入端与所述不门的输出端连接；
所述移位寄存器通过逻辑开关依次控制第1+H正开关及第N+1-H负开关打开，H为小于等于N且大于等于0的整数，以使所述全差分放大器输出正弦波。
本发明的第一优选方案为：还包括与所述全差分放大器连接的滤波器，用于去除时钟毛刺。
本发明的第二优选方案为：所述计数器为具有复位功能的N位计数器。
本发明具备如下技术效果：可解决频率稳定性和线性度的问题。输出正弦波频率跟随着乘倍数(M/N)的输入准时钟。M倍数可为任何的整数如1、2、4、8等。内部正弦波分辨率系数N也可以任意设计为任何的整数如8、10、12、16等，N倍数越高线性度越好。通过内置锁相环可以任意设计要达到的乘倍数(M/N)，可以实现低频率或很高频率的正弦波信号。输入时钟可以用普通的晶振就能够达到很稳定的频率，也不受温度变化的影响。本发明设计和实现简单，是针对集成电路系统内部模块而发明的，在任何的集成电路工艺上都能够实现，不存在面积过大或无法集成的问题。本发明实现了全差分输出，能够把所有的偶次斜坡除去，更加提高线性度。
本发明的这些特点和优点将会在下面的具体实施方式、附图中详细的揭露。
【附图说明】
下面结合附图对本发明做进一步的说明：
图1为本发明实施例1的乘时钟倍数跟随的高线性度正弦波发生器的第一部分原理框图。
图2为本发明实施例1的乘时钟倍数跟随的高线性度正弦波发生器的第二部分原理框图。
图3为本发明实施例1的乘时钟倍数跟随的高线性度正弦波发生器的第三部分原理框图。
图4为本发明实施例2的乘时钟倍数跟随的高线性度正弦波发生器的使用场景示意图。
【具体实施方式】
下面结合本发明实施例的附图对本发明实施例的技术方案进行解释和说明，但下述实施例仅为本发明的优选实施例，并非全部。基于实施方式中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得其他实施例，都属于本发明的保护范围。
实施例1。
参看图1、图2及图3，一种乘时钟倍数跟随的高线性度正弦波发生器，包括基准电压输入端Vref、接地端、全差分放大器及多个串联的分压电阻，，分压电阻包括第零电阻R0、第一电阻R 1、第二电阻R2……第N+2电阻Rn+2，第零电阻R0的一端与基准电压输入端连接，第N+2电阻Rn+2电阻与接地端连接，多个分压电阻间分别设有第一电压输出点V1、第二电压输出点V2……第N+1电压输出点VN+1。其中，第一电压输出点设于第零电阻R0与第一电阻R 1间，以此类推N+1个电压输出点的设置位置为两个分压电阻之间。
如图2，第一电压输出点V1至第N+1电压输出点VN+1分别通过一个滤波电容接地，此处，滤波电容共有N+1，分别为C 1、C 2……C N+1；第一电压输出点至第N+1电压输出点分别通过一个正开关与全差分放大器的正端Vinp连接，正开关为N+1个，分别为SP1、SP2……SPN+1；第一电压输出点V1及至第N+1电压输出点VN+1分别通过一个负开关与全差分放大器的负端Vinn连接，负开关为N+1个,分别为SN1、SN2……SNN+1；
乘时钟倍数跟随的高线性度正弦波发生器还包括：与外部时钟信号Clock连接的除M锁相环，与除M锁相环连接的不门NOT及具有复位功能的N位计数器，与N位计数器连接的种子逻辑发生器，与种子逻辑发生器连接的移位寄存器，移位寄存器的时钟信号输入端与不门的输出端连接；移位寄存器通过逻辑开关依次控制第1+H正开关及第N+1-H负开关打开，H为小于等于N且大于等于0的整数，以使全差分放大器输出正弦波。H的数值在乘时钟倍数跟随的高线性度正弦波发生器的工作过程中，根据具体情况依次递增或递减。
乘时钟倍数跟随的高线性度正弦波发生器还包括与全差分放大器连接的滤波器，用于去除时钟毛刺。
基于前述电路，具体工作流程如下：
锁相环为除M锁相环，除M锁相环的功能是实现乘时钟倍数(M)的时钟输出频率。拥有复位功能的N位计数器的功能是实现除倍数时钟的时钟输出频率。
种子逻辑发生器的功能是给移位寄存器生成第一个移位数信号D1。移位寄存器的功能是根据移位的信号只让其中一个与全差分放大器正端连接的正开关(SP1～SPN+1)打开和其中一个与全差分放大器负端连接的负开关(SP1～SPN+1)打开。不门NOT的功能是把外部时钟信号Clock对应的负主时钟Clock供移位寄存器的移位。
多个逻辑开关的功能是把移位寄存器输出的信号与时钟生成逻辑关系来实现只让其中一个正开关(SP1～SPN+1)打开和其中一个负开关(SP1～SPN+1)打开。正开关(SP1～SPN+1)们的功能是如果该开关关闭就把连接它一端的电压输出点连接到全差分放大器的正端Vinp，如果该开关打开就切断连接它一端的电压输出点和全差分放大器的正端Vinp的连接。负开关(SP1～SPN+1)们的功能是如果该开关关闭就把连接它一端的电压输出点连接到全差分放大器的负端Vinn，如果该负开关打开就切断连接它一端的电压输出点和全差分放大器的负端Vinn的连接。
滤波电容(C1～CN+1)们的功能是提供该连接正弦波信号电压节点的滤波、稳定该节点的电压以及提供当连接该节点的开关关闭所需的瞬间电荷，降低开关关闭和打开所造成的时钟毛刺。分压电阻(R0～RN+1)们的功能最为重要，每个该电阻值的设计是根据正弦波信号函数所计算出来的，实现了真实的正弦波信号电压分压，确定每个电压输出点的输出电压，大大提高正弦波发生器输出的线性度。全差分放大器的功能是把每时段的正开关(SP1～SPN+1)和负开关(SP1～SPN+1)采样过来的电压相减然后放大。放大的电压就通过滤波器把因开关关闭和打开造成的时钟毛刺给去除。
外部时钟信号Clock连接除M锁相环的输入。除M锁相环的输出连接拥有复位功能的N位计数器的时钟输入Clk和不门NOT的输入。拥有复位功能的N位计数器的复位端Rst连接复位信号Reset。N位输出(Q1～QN)连接到种子逻辑发生器。完成N计数后，种子逻辑发生器就会生成和输出一个种子信号D1到移位寄存器。移位寄存器根据不门NOT输出给出的负主时钟信号Clockn来实现移位。不门NOT输入连接外部时钟信号Clock。进入移位寄存器的种子信号D1和移位出来的移位信号(D2～D2N)【2N为2xN的数】连接各自的逻辑开关，并与外部时钟信号Clock生成逻辑关系来控制各自逻辑开关输出连接的开关的使能。
例如:
种子信号D1与外部时钟信号Clock生成逻辑关系来控制第1正开关SP1；
移位信号D2和移位信号D2N与外部时钟信号Clock生成逻辑关系来控制第2正开关SP2；
移位信号DN-1和移位信号DN+1与外部时钟信号Clock生成逻辑关系来控制第N正开关SPN；
移位信号DN与外部时钟信号Clock生成逻辑关系来控制第N+1正开关SPN+1；
移位信号DN与外部时钟信号Clock生成逻辑关系来控制第1负开关SN1；
移位信号DN-1和移位信号DN+1与外部时钟信号Clock生成逻辑关系来控制第二负开关SN2；
移位信号D2和移位信号D2N与外部时钟信号Clock生成逻辑关系来控制第N负开关SNN；
种子信号D1与外部时钟信号Clock生成逻辑关系来控制第N+1负开关SNN+1等等。
实施例2。
参看图4，从晶振输入一个稳定频率的时钟信号到乘时钟倍数跟随的高线性度正弦波发生器。乘时钟倍数跟随的高线性度正弦波发生器产生差分输出的时钟跟随稳定频率正弦波信号到传感器的基板，正端输出Voutp连接传感器的上基板Vst，负端输出Voutn连接传感器的下基板Vsb【连接也可以反过来为正端输出Voutp连接传感器的下基板Vsb，负端输出Voutn连接传感器的上基板Vst】。传感器的中基板Vctr连接前端放大器的负端输入，连接反馈电容Cf一端，连接到反馈电阻Rf一端。前端放大器的正端输入连接模拟地或是电源地。前端放大器的输出连接反馈电容Cf的另一端，连接到反馈电阻Rf的另一端。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，熟悉该本领域的技术人员应该明白本发明包括但不限于附图和上面具体实施方式中描述的内容。任何不偏离本发明的功能和结构原理的修改都将包括在权利要求书的范围中。

Claims (3)

1.乘时钟倍数跟随的高线性度正弦波发生器，其特征在于，包括基准电压输入端、接地端、全差分放大器及多个串联的分压电阻，所述分压电阻包括第零电阻至第N+2电阻，所述第零电阻的一端与所述基准电压输入端连接，所述第N+2电阻与接地端连接，所述多个分压电阻间分别设有第一电压输出点及第N+1电压输出点；
所述第一电压输出点至第N+1电压输出点分别通过一个滤波电容接地；所述第一电压输出点至第N+1电压输出点分别通过一个正开关与所述全差分放大器的正端连接，所述正开关为N+1个；所述第一电压输出点及至第N+1电压输出点分别通过一个负开关与所述全差分放大器的负端连接，所述负开关为N+1个；
还包括：与外部时钟信号连接的除M锁相环，与所述除M锁相环连接的非门及计数器，与所述计数器连接的种子逻辑发生器，与所述种子逻辑发生器连接的移位寄存器，所述移位寄存器的时钟信号输入端与所述非门的输出端连接；
所述移位寄存器通过逻辑开关依次控制所述第1+H正开关及第N+1-H负开关打开，H为小于等于N且大于等于0的整数，以使所述全差分放大器输出正弦波；
除M锁相环的输出连接计数器的时钟输入和非门的输入。
2.根据权利要求1所述乘时钟倍数跟随的高线性度正弦波发生器，其特征在于：还包括与所述全差分放大器连接的滤波器，用于去除时钟毛刺。
3.根据权利要求1所述乘时钟倍数跟随的高线性度正弦波发生器，其特征在于：所述计数器为具有复位功能的N位计数器。
CN201610675501.9A 2016-08-16 2016-08-16 乘时钟倍数跟随的高线性度正弦波发生器 Active CN106656048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610675501.9A CN106656048B (zh) 2016-08-16 2016-08-16 乘时钟倍数跟随的高线性度正弦波发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610675501.9A CN106656048B (zh) 2016-08-16 2016-08-16 乘时钟倍数跟随的高线性度正弦波发生器

Publications (2)

Publication Number Publication Date
CN106656048A CN106656048A (zh) 2017-05-10
CN106656048B true CN106656048B (zh) 2023-08-18

Family

ID=58852883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610675501.9A Active CN106656048B (zh) 2016-08-16 2016-08-16 乘时钟倍数跟随的高线性度正弦波发生器

Country Status (1)

Country Link
CN (1) CN106656048B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486018A (en) * 1966-02-02 1969-12-23 Solartron Electronic Group Electrical signal function generators
US4368432A (en) * 1980-11-12 1983-01-11 Siemens Corporation Sine wave generator for different frequencies
US4524326A (en) * 1982-07-22 1985-06-18 Amca International Corp. Digitally-driven sine/cosine generator and modulator
US6288517B1 (en) * 1998-09-29 2001-09-11 Raytheon Company Hardware multiphase sinewave generator
CN103607174A (zh) * 2013-12-02 2014-02-26 哈尔滨理工大学 一种多通道正弦信号发生器及多通道正弦信号发生方法
CN105391403A (zh) * 2015-12-08 2016-03-09 青岛盛嘉信息科技有限公司 一种正弦信号发生器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336152A (ja) * 2003-04-30 2004-11-25 Sony Corp 正弦波発生回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486018A (en) * 1966-02-02 1969-12-23 Solartron Electronic Group Electrical signal function generators
US4368432A (en) * 1980-11-12 1983-01-11 Siemens Corporation Sine wave generator for different frequencies
US4524326A (en) * 1982-07-22 1985-06-18 Amca International Corp. Digitally-driven sine/cosine generator and modulator
US6288517B1 (en) * 1998-09-29 2001-09-11 Raytheon Company Hardware multiphase sinewave generator
CN103607174A (zh) * 2013-12-02 2014-02-26 哈尔滨理工大学 一种多通道正弦信号发生器及多通道正弦信号发生方法
CN105391403A (zh) * 2015-12-08 2016-03-09 青岛盛嘉信息科技有限公司 一种正弦信号发生器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
丁军浩.基于DDS技术的多路隔离正弦波发生电路.《仪表技术与传感器》.2017,第41-44页. *

Also Published As

Publication number Publication date
CN106656048A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN102870328B (zh) 具有减少的至偏置节点的耦合的pll电荷泵
CN103595244B (zh) 具有频率抖动功能的弛张振荡器
US7932773B2 (en) Charge domain filter circuit
US8089310B2 (en) Charge domain filter circuit
CN108735254A (zh) 工作周期校正电路及应用其的频率合成器
CN103684458B (zh) 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法
CN110048706A (zh) 一种模拟信号隔离转换电路
CN112181038A (zh) 一种抑制纹波的带隙基准电路
CN113094022B (zh) 一种模拟乘法器
US7982534B2 (en) Charge domain filter
US9130610B1 (en) Transmission apparatus and transmission method
CN107809240A (zh) 用于锁相环电路的环路滤波器及锁相环电路
CN106656048B (zh) 乘时钟倍数跟随的高线性度正弦波发生器
CN106452365B (zh) 除时钟倍数跟随的高线性度正弦波发生器
CN104199581A (zh) 一种基于大ctp、小ctp的电容检测电路和电容检测装置
Bui et al. High-speed differential frequency-to-voltage converter
CN205986787U (zh) 除时钟倍数跟随的高线性度正弦波发生器
US8018272B2 (en) Filter circuit and communication device
US6967508B2 (en) Compact frequency doubler/multiplier circuitry
CN205986786U (zh) 乘时钟倍数跟随的高线性度正弦波发生器
US7961039B2 (en) Forwarded clock filtering
KR100640598B1 (ko) 듀티 보정회로
CN105356885B (zh) 一种轨到轨输入的连续时间差异积分调制器
JP6183354B2 (ja) 電圧電流変換器およびそれを用いた積分回路、フィルタ回路、ならびに電圧電流変換方法
CN216451352U (zh) 一种实现时钟频率比较的模拟电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant