CN106653091A - 芯片抗辐射能力的评测方法、装置及芯片 - Google Patents

Abstract

本发明提供一种芯片抗辐射能力的评测方法、装置及芯片。其中，芯片内部集成MBIST电路，该方法包括：通过向MBIST电路发送测试执行信号，触发MBIST电路执行读写操作；确定MBIST电路执行写操作完成，触发粒子束对芯片进行辐射；在辐射结束后，确定MBIST电路开始执行读操作，在MBIST电路执行读操作的过程中，获取芯片辐射后的存储数据，根据存储数据与预设数据中的不同的数据位，获取芯片的抗辐射能力。本发明提供的评测方法、装置及芯片方式灵活且电路结构简单，节约了评测开销。

Description

芯片抗辐射能力的评测方法、装置及芯片

技术领域

本发明涉及集成电路的评测方法，尤其涉及一种芯片抗辐射能力的评测方法、装置及芯片。

背景技术

随着半导体生产工艺向深亚微米、超深亚微米方向迅速发展，集成电路的特征尺寸不断缩小，但是电离辐射效应的损伤也更为明显。由于宇宙和外层空间中存在着大量的宇宙射线，当集成电路应用在航天器上时，其抗辐射能力的大小和测评变得极为重要。

当前集成电路设计的规模越来越大，存储器在芯片中的面积将超过80％。存储器抗辐射能力的高低直接决定着其所在芯片的抗辐射能力。现有存储器抗辐射能力测评常用的方法可以概括为：在存储器被写入数据后，用粒子束照射存储器，然后再读出存储器中的数据，判断读出的数据是否受粒子束影响而发生比特翻转，最后统计存储器在辐射一定时间后比特翻转的概率。

但是通常芯片中存储器没有与外部的输入/输出管脚直接相连，无法直接对存储器进行读写。因此现有技术通常需为存储器设计专门的外部电路和功能逻辑，利用功能逻辑通过软件控制对存储器进行读写操作，但这种方式灵活性差且开销大。

发明内容

本发明实施例提供一种芯片抗辐射能力的评测方法、装置及芯片，以解决现有评测方法灵活性差且开销大的问题。

本发明实施例一方面提供一种芯片抗辐射能力的评测方法，芯片内部集成有存储器内建自测试MBIST电路，所述方法包括：

通过向所述MBIST电路发送测试执行信号，触发所述MBIST电路执行读写操作；

确定所述MBIST电路执行写操作完成，触发粒子束对所述芯片进行辐射；

在辐射结束后，确定所述MBIST电路开始执行读操作，在所述MBIST电路执行读操作的过程中，获取所述芯片辐射后的存储数据，根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力。

本发明实施例另一方面提供一种芯片抗辐射能力的评测装置，芯片内部集成有存储器内建自测试MBIST电路，所述评测装置包括：

测试执行模块，用于通过向所述MBIST电路发送测试执行信号，触发所述MBIST电路执行读写操作；

辐射模块，用于确定所述MBIST电路执行写操作完成，触发粒子束对所述芯片进行辐射；

抗辐射能力计算模块，用于在辐射结束后，确定所述MBIST电路开始执行读操作，在所述MBIST电路执行读操作的过程中，获取所述芯片辐射后的存储数据，根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力。

本发明实施例另一方面提供一种芯片，包括：芯片主体、存储器内建自测试MBIST电路和如上所述的评测装置；

所述评测装置用于通过向所述MBIST电路发送测试执行信号，触发所述MBIST电路执行读写操作；确定所述MBIST电路执行写操作完成，触发粒子束对所述芯片主体进行辐射；在辐射结束后，确定所述MBIST电路开始执行读操作，在所述MBIST电路执行读操作的过程中，获取所述芯片主体辐射后的存储数据，根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力。

本发明提供的芯片抗辐射能力的评测方法、装置及芯片，利用芯片内部集成的自测试电路，先对存储器进行写操作，在写操作完成后进行粒子束辐射，对辐射后的存储器进行读操作，读取辐射后的存储数据，将存储数据与预设数据相比较，得到被粒子束影响而发生翻转的数据位，根据数据位的数量对芯片的抗辐射能力进行评价。本发明提供的测评方法，方式灵活且电路结构简单，节约了评测开销。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明芯片抗辐射能力的评测方法一实施例的流程图；

图2为本发明芯片抗辐射能力的评测方法另一实施例的流程图；

图3为本发明芯片抗辐射能力的评测装置一实施例的结构示意图；

图4为本发明芯片抗辐射能力的评测装置另一实施例的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明芯片抗辐射能力的评测方法一实施例的流程图。本实施例的执行主体可以为芯片内的新增逻辑，也可以为芯片抗辐射能力的评测装置，该装置可以通过软件和/或硬件实现，该装置还可以嵌入到芯片或终端中实现。

本实施例中的芯片内部集成有存储器内建自测试(Memory Built-InSelf-Test，简称MBIST)电路，MBIST电路是在芯片内部加入少量的专用测试逻辑以实现对内嵌存储器的单独测试。MBIST电路包括测试向量产生电路，通过执行测试向量产生电路生成的多种测试向量，能够实现对存储器的多种读写操作。如图1所示，本发明提供的芯片抗辐射能力的评测方法包括：

步骤101、通过向MBIST电路发送测试执行信号，触发MBIST电路执行读写操作；

步骤102、确定MBIST电路执行写操作完成，触发粒子束对芯片进行辐射；

步骤103、在辐射结束后，确定MBIST电路开始执行读操作，在MBIST电路执行读操作的过程中，获取芯片辐射后的存储数据，根据存储数据与预设数据中的不同的数据位，获取芯片的抗辐射能力。

本实施例中，考虑到芯片内部的MBIST电路具有存储器的读写功能，可将该读写功能与粒子束照射相结合，实现在不增加大量外部电路的基础上，完成对芯片抗辐射能力的评测。

具体的，可在步骤101之前，首先判断芯片内部MBIST电路的测试状态是否处于处于空闲状态。MBIST电路内设置有状态机，用于指示该电路当前的状态，当MBIST电路正在进行自测试时，状态机的状态为工作状态，当MBIST电路没有在进行自测试时，则为空闲状态。当MBIST电路为空闲状态时，执行步骤101，向MBIST电路发送测试执行信号，该测试执行信号用于使MBIST电路执行读写操作，且根据测试执行信号内容的不同，可选择执行MBIST电路中不同的读写操作。在本申请中由于要对存储器的抗辐射能力进行测试，因而可选择对存储器中所有存储单元进行读写的读写操作。当读写操作开始执行后，MBIST电路中状态机的状态切换为工作状态。

在步骤102中，芯片抗辐射能力的评测装置先检测MBIST电路执行写操作是否完成，当写操作完成时，触发粒子束打开，通过粒子束对芯片进行辐射，模拟芯片被应用到航天器上时，在宇宙和外层空间中遇到的宇宙射线。具体在确认写操作是否完成时，可利用MBIST电路的地址信号进行判断。当MBIST电路正在以地址上升的方式进行写数据，则当地址信号显示当前地址为最大值时，表明MBIST电路刚完成一次对存储器中所有存储单元的写操作。

在步骤103中，在辐射结束后，确定MBIST电路开始执行读操作，在执行读操作的过程中，能够读取到芯片被辐射后的存储数据，由于经过辐射后，存储空间中存储的数据可能受粒子束影响而发生比特翻转，例如原本存储了1的数据位中的数据可能变更为0。将读取到的存储数据和预设数据相比较，可得到存储数据中与预设数据不同的数据位，可根据数据位统计计算出芯片的抗辐射能力。

本发明提供的芯片抗辐射能力的评测方法，利用芯片内部集成的自测试电路，评测装置先对存储器进行写操作，在写操作完成后控制粒子束进行辐射，对辐射后的存储器进行读操作，读取辐射后的存储数据，将存储数据与预设数据相比较，得到被粒子束影响而发生翻转的数据位，根据数据位的数量对芯片的抗辐射能力进行评价。本发明提供的测评方法，方式灵活且电路结构简单，节约了评测开销。

下面，采用具体的实施例，详细说明本实施例芯片抗辐射能力的评测方法的具体实现方式。

图2为本发明实施例芯片抗辐射能力的评测方法另一实施例的流程图。本实施例在图1所示实施例的基础上，增加了通过控制MBIST电路中的时钟信号开始，利用时钟信号翻转产生的上升沿来触发读写操作的执行，并通过控制MBIST电路中的时钟信号的停止来控制辐射的开始和结束的具体实现方法。如图2所示，该评测方法包括：

步骤201、通过向MBIST电路发送测试执行信号，控制MBIST电路的时钟启动，在时钟启动后，触发MBIST电路执行读写操作；

步骤202、确定MBIST电路执行写操作完成，通过暂停MBIST电路的时钟，控制MBIST电路暂停工作，触发粒子束对芯片进行辐射；

步骤203、在辐射结束后，通过启动MBIST电路的时钟，控制MBIST电路开始执行读操作；

步骤204、确定MBIST电路开始执行读操作，在MBIST电路执行读操作的过程中，获取芯片辐射后的存储数据，根据存储数据与预设数据中的不同的数据位，获取芯片的抗辐射能力。

本实施例中的步骤204与图1所示实施例中的步骤103类似，本实施例此处不再赘述。

在本实施例中，在确定芯片内部的自测试电路处于空闲状态，并向MBIST电路发送测试执行信号之后，测试装置通过测试执行信号，控制MBIST电路的时钟启动，使得MBIST电路可以在该时钟下开始读写操作；在步骤202中，当检测到写操作完成后，测试装置暂停MBIST电路的时钟，即MBIST电路中的时钟信号不再翻转，无法提供时钟的上升沿或下降沿触发信号，从而暂停了MBIST电路的工作，然后对写满数据的存储器通过粒子束进行辐射，在辐射预设时间后，执行步骤203，通过再次启动MBIST电路的时钟，使得时钟信号重新开始翻转，控制MBIST电路可以继续读操作。在上述步骤中，粒子束辐射预设时间可提前设定。通过对MBIST电路的时钟的控制，实现了对芯片的读写操作及辐射时间的灵活控制。

在上述实施例的基础上，本实施例提供的方法还可以将芯片读操作结果输出，以便对芯片进行分析。具体如下：

将与预设数据不同的存储数据的地址和数据位输出，以便对芯片进行分析。

本申请实施例提供芯片抗辐射能力的评测方法不仅可以对芯片的抗辐射能力进行评价，同时，还可将芯片中存储器读操作的结果输出，具体的，将与预设数据不同的存储数据的地址和数据位输出，可用于对芯片的分析，统计芯片中易被粒子束翻转的数据位，并定位芯片中存储器内抗辐照能力薄弱的单元。

下面采用具体的实施例，对根据存储数据与预设数据中的不同的数据位，获取芯片的抗辐射能力的过程进行详细说明。在具体实现过程中，包括以下可行的实现方式。

一种可行的实现方式，获取与预设数据不同的存储数据的数据位的位数，作为芯片的抗辐射能力。

在对芯片的抗辐射能力进行衡量时，具体的，可以在读操作读出的存储数据中，对存储数据与预设数据进行按位比较，得到不相同的数据位，采用累加的方法统计共有多少个不同的数据位，将数据位的多少作为芯片的抗辐射能力，即数值越大，抗辐射能力越低。

另一种可行的实现方式，获取与预设数据不同的存储数据的数据位的位数占所有存储数据的位数的比例，作为芯片的抗辐射能力。

与上述实现方式类似，只是在累计得到不同的数据位后，将不同的数据位占所有存储数据的比例，作为所述芯片的抗辐射能力，同样数值越大，抗辐射能力越低。

在具体实际应用中，芯片的抗辐射能力还有其他计算或表示方法，本发明仅以上述方法为例，而非对其的限定。

进一步地，在上述实现方式的基础上，还可以将评测方法多次执行取均值，以得到更准确的抗辐射能力。

又一种可行的实现方式，对MBIST电路的时钟进行控制，使MBIST电路重复执行读写操作，从而多次获取芯片辐射后的存储数据。

即在向MBIST电路发送测试执行信号时，选择重复执行读写操作的测试执行信号，该测试执行信号直接指示MBIST电路多次循环执行步骤101中的触发MBIST电路执行读写操作、步骤102和步骤103。这样，只需在循环过程中，多次配合进行时钟的暂停和恢复，即可实现对芯片的多次读写，获得多次的存储数据。将每次获取的芯片辐射后的存储数据均与预设数据进行比较，统计多次获得的不同的数据位。可统计累加各次的不同数据位的数量，以计算芯片的抗辐射能力；也可仅统计累加首次出现的与存储数据不同的预设数据中的数据位，并计算芯片抗辐射能力。

在具体操作中，也可多次向MBIST电路发送测试执行信号，以实现重复读写存储器的目的。示例性的，直接重复循环执行步骤101、102和103，以实现对芯片的多次读写，获得多次的存储数据。

图3为本发明芯片抗辐射能力的评测装置一实施例的结构示意图。如图3所示，该评测装置包括：

测试执行模块301，用于通过向MBIST电路发送测试执行信号，触发MBIST电路执行读写操作；

辐射模块302，用于确定MBIST电路执行写操作完成，触发粒子束对芯片进行辐射；

抗辐射能力计算模块303，用于在辐射结束后，确定MBIST电路开始执行读操作，在MBIST电路执行读操作的过程中，获取芯片辐射后的存储数据，根据存储数据与预设数据中的不同的数据位，获取芯片的抗辐射能力。

图4为本发明芯片抗辐射能力的评测装置另一实施例的结构示意图。本实施例在图3所示装置实施例的基础上，增加了通过控制MBIST电路中的时钟信号开始，利用时钟信号翻转产生的上升沿来触发读写操作的执行，并通过控制MBIST电路中的时钟信号的停止来控制辐射的开始和结束的具体实现方法。如图4所示，该评测装置还包括：

启动模块401，用于通过向MBIST电路发送测试执行信号，控制MBIST电路的时钟启动，在时钟启动后，触发MBIST电路执行读写操作；

暂停模块402，用于通过暂停MBIST电路的时钟，控制MBIST电路暂停工作；

重启动模块403，用于通过启动MBIST电路的时钟，控制MBIST电路开始执行读操作。

在具体实现过程中，在上述任一实施例的基础上，抗辐射能力计算模块303，包括：

数量统计模块，用于获取与预设数据不同的存储数据的数据位的位数，作为芯片的抗辐射能力；或者

比例统计模块，用于获取与预设数据不同的存储数据的数据位的位数占所有存储数据的位数的比例，作为芯片的抗辐射能力。

在上述任一实施例的基础上，在具体使用过程中，测试执行模块、辐射模块、抗辐射能力计算模块、启动模块、暂停模块和重启动模块重复工作。

具体的，测试执行模块每次向MBIST电路发送测试执行信号，则触发启动模块控制MBIST电路的时钟启动，在时钟启动后，触发MBIST电路执行读写操作；辐射模块，确定MBIST电路执行写操作完成后，暂停模块通过暂停MBIST电路的时钟，控制MBIST电路暂停工作，触发粒子束对芯片进行辐射；在辐射结束后，重启动模块通过启动MBIST电路的时钟，控制MBIST电路开始执行读操作，抗辐射能力计算模块，确定MBIST电路开始执行读操作，在MBIST电路执行读操作的过程中，获取芯片辐射后的存储数据，根据存储数据与预设数据中的不同的数据位，获取芯片的抗辐射能力。

在具体实现过程中，为实现多次重复执行读写存储器，以实现对芯片的多次读写，获得多次的存储数据以准确评价芯片的抗辐射能力，只需测试执行模块多次向MBIST电路发送测试执行信号即可。

在上述任一实施例的基础上，本发明提供的芯片抗辐射能力的评测装置，还包括：

输出模块，用于将与预设数据不同的存储数据的地址和数据位输出，根据与所述预设数据不同的存储数据的地址和数据位，对芯片进行分析。

本发明实施例提供的芯片抗辐射能力的评测装置，可执行上述方法实施例，其具体实现原理和技术效果，可参见上述方法实施例，本实施例此处不再赘述。

本发明实施例还提供一种芯片，包括：芯片主体、MBIST电路和如上述任一装置实施例所述的评测装置；

评测装置用于通过向MBIST电路发送测试执行信号，触发MBIST电路执行读写操作；确定MBIST电路执行写操作完成，触发粒子束对芯片主体进行辐射；在辐射结束后，确定MBIST电路开始执行读操作，在MBIST电路执行读操作的过程中，获取芯片主体辐射后的存储数据，根据存储数据与预设数据中的不同的数据位，获取芯片的抗辐射能力。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种芯片抗辐射能力的评测方法，其特征在于，芯片内部集成有存储器内建自测试MBIST电路，所述方法包括：

通过向所述MBIST电路发送测试执行信号，触发所述MBIST电路执行读写操作；

确定所述MBIST电路执行写操作完成，触发粒子束对所述芯片进行辐射；

在辐射结束后，确定所述MBIST电路开始执行读操作，在所述MBIST电路执行读操作的过程中，获取所述芯片辐射后的存储数据，根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力。

2.根据权利要求1所述的评测方法，其特征在于，所述通过向所述MBIST电路发送测试执行信号，触发所述MBIST电路执行读写操作，包括：

通过向所述MBIST电路发送所述测试执行信号，控制所述MBIST电路的时钟启动，在所述时钟启动后，触发所述MBIST电路执行读写操作；

所述确定所述MBIST电路执行写操作完成之后，还包括：

通过暂停所述MBIST电路的时钟，控制所述MBIST电路暂停工作；

在辐射结束后，还包括：

通过启动所述MBIST电路的时钟，控制所述MBIST电路开始执行读操作。

3.根据权利要求1或2所述的评测方法，其特征在于，所述根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力，包括：

获取与所述预设数据不同的存储数据的数据位的位数，作为所述芯片的抗辐射能力；或者

获取与所述预设数据不同的存储数据的数据位的位数占所有所述存储数据的位数的比例，作为所述芯片的抗辐射能力。

4.根据权利要求2所述的评测方法，其特征在于，

所述根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力之前，还包括：

通过对所述MBIST电路的时钟进行控制，触发所述MBIST电路重复执行读写操作，多次获取所述芯片辐射后的存储数据；

根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力，包括：

根据多次获取的所述芯片辐射后的存储数据与所述预设数据中的不同的数据位，获取所述芯片的抗辐射能力。

5.根据权利要求1或2或4所述的评测方法，其特征在于，所述根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力之后，还包括：

将与所述预设数据不同的存储数据的地址和数据位输出，根据与所述预设数据不同的存储数据的地址和数据位，对所述芯片进行分析。

6.一种芯片抗辐射能力的评测装置，其特征在于，芯片内部集成有存储器内建自测试MBIST电路，所述评测装置包括：

测试执行模块，用于通过向所述MBIST电路发送测试执行信号，触发所述MBIST电路执行读写操作；

辐射模块，用于确定所述MBIST电路执行写操作完成，触发粒子束对所述芯片进行辐射；

抗辐射能力计算模块，用于在辐射结束后，确定所述MBIST电路开始执行读操作，在所述MBIST电路执行读操作的过程中，获取所述芯片辐射后的存储数据，根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力。

7.根据权利要求6所述的评测装置，其特征在于，还包括：

启动模块，用于通过向所述MBIST电路发送所述测试执行信号，控制所述MBIST电路的时钟启动，在所述时钟启动后，触发所述MBIST电路执行读写操作；

暂停模块，用于通过暂停所述MBIST电路的时钟，控制所述MBIST电路暂停工作；

重启动模块，用于通过启动所述MBIST电路的时钟，控制所述MBIST电路开始执行读操作。

8.根据权利要求6或7所述的评测装置，其特征在于，所述抗辐射能力计算模块，包括：

数量统计模块，用于获取与所述预设数据不同的存储数据的数据位的位数，作为所述芯片的抗辐射能力；或者

比例统计模块，用于获取与所述预设数据不同的存储数据的数据位的位数占所有所述存储数据的位数的比例，作为所述芯片的抗辐射能力。

9.根据权利要求7所述的评测装置，其特征在于，所述测试执行模块、所述辐射模块、所述抗辐射能力计算模块、所述启动模块、所述暂停模块和所述重启动模块重复工作。

10.根据权利要求6或7或9所述的评测装置，其特征在于，还包括：

输出模块，用于将与所述预设数据不同的存储数据的地址和数据位输出，根据与所述预设数据不同的存储数据的地址和数据位，对所述芯片进行分析。

11.一种芯片，其特征在于，包括：芯片主体、存储器内建自测试MBIST电路和如权利要求6-10任一项所述的评测装置；

所述评测装置用于通过向所述MBIST电路发送测试执行信号，触发所述MBIST电路执行读写操作；确定所述MBIST电路执行写操作完成，触发粒子束对所述芯片主体进行辐射；在辐射结束后，确定所述MBIST电路开始执行读操作，在所述MBIST电路执行读操作的过程中，获取所述芯片主体辐射后的存储数据，根据所述存储数据与预设数据中的不同的数据位，获取所述芯片的抗辐射能力。