CN116343888A - 一种存储芯片的验证方法、电子设备及存储介质 - Google Patents

一种存储芯片的验证方法、电子设备及存储介质 Download PDF

Info

Publication number
CN116343888A
CN116343888A CN202310243018.3A CN202310243018A CN116343888A CN 116343888 A CN116343888 A CN 116343888A CN 202310243018 A CN202310243018 A CN 202310243018A CN 116343888 A CN116343888 A CN 116343888A
Authority
CN
China
Prior art keywords
control signal
model
initial state
test
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310243018.3A
Other languages
English (en)
Inventor
唐子波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xincuntianxia Electronic Technology Co ltd
Original Assignee
Shanghai Xincuntianxia Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xincuntianxia Electronic Technology Co ltd filed Critical Shanghai Xincuntianxia Electronic Technology Co ltd
Priority to CN202310243018.3A priority Critical patent/CN116343888A/zh
Publication of CN116343888A publication Critical patent/CN116343888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及存储芯片技术领域，具体提供了一种存储芯片的验证方法、电子设备及存储介质，该方法包括以下步骤：建立用于改写存储单元模型和参考模型的存储数据的特殊状态控制信号；根据外部输入的验证请求获取验证所需的初始状态；根据初始状态设定特殊状态控制信号，以将存储单元模型的存储数据和参考模型改写为初始状态；根据验证请求生成测试激励；将测试激励发送至待测设计和参考模型，以得到测试结果和参考结果；根据测试结果和参考结果的差异性生成验证结果；该方法能够有效地提高存储芯片的验证效率。

Description

一种存储芯片的验证方法、电子设备及存储介质
技术领域
本申请涉及存储芯片技术领域，具体而言，涉及一种存储芯片的验证方法、电子设备及存储介质。
背景技术
NOR FLASH存储芯片在验证阶段，往往有让待测设计预先处在某一特定状态的需求，然后验证在该特定状态下，待测设计能是否正确响应接下来的指令。为了达到该特定状态，目前的做法是对待测设计进行一系列的操作，如擦写FLASH CELL，擦写状态寄存器，擦写config寄存器等。这一系列操作对于数模混合仿真而言，往往耗时很长，极大的影响了NOR FLASH存储芯片的验证效率。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种存储芯片的验证方法、电子设备及存储介质，能够有效地提高存储芯片的验证效率。
第一方面，本申请提供了一种存储芯片的验证方法，用于验证待测设计，待测设计包括预先构建的存储单元模型，存储芯片的验证方法包括以下步骤：
建立用于改写存储单元模型和参考模型的存储数据的特殊状态控制信号；
根据外部输入的验证请求获取验证所需的初始状态；
根据初始状态设定特殊状态控制信号，以将存储单元模型的存储数据和参考模型改写为初始状态；
根据验证请求生成测试激励；
将测试激励发送至待测设计和参考模型，以得到测试结果和参考结果；
根据测试结果和参考结果的差异性生成验证结果。
本申请提供的一种存储芯片的验证方法，通过根据初始状态设定特殊状态控制信号的方式直接将存储单元模型的存储数据和参考模型改写为初始状态，由于该方法在将存储单元模型的存储数据和参考模型改写为初始状态前无需对待测设计进行一系列的操作，因此相较于现有技术，该方法能够有效地简化改写初始状态的过程和缩短改写初始状态所需要的时间，从而有效地提供存储芯片的验证效率。
可选地，根据初始状态设定特殊状态控制信号，以将存储单元模型和参考模型改写为初始状态的步骤包括：
根据初始状态改变特殊状态控制信号的设定值，以将存储单元模型的存储数据改写为初始状态；
将设定后的特殊状态控制信号传递给参考模型，以使参考模型根据特殊状态控制信号调节至初始状态。
可选地，待测设计还包括预先构建的电压信息模型，将测试激励发送至待测设计和参考模型，以得到测试结果和参考结果的步骤包括：
将测试激励发送至待测设计和参考模型；
测试激励触发待测设计运行，以使待测设计触发电压信息模型进行仿真以得到测试结果；
参考模型根据测试激励生成参考结果。
可选地，电压信息模型的数量为多个，一个操作指令对应于若干个电压信息模型。
可选地，存储单元模型为基于C语言建模的二维数组，存储单元模型的存储单元数量和存储单元分布与待测设计一致。
可选地，二维数组包括位线信息和字线信息。
可选地，特殊状态控制信号为全芯片擦除状态控制信号、全芯片编程状态控制信号、部分地址区间“01010101”控制信号、全芯片随机值控制信号、过擦除控制信号和擦除干扰控制信号中的任意一种或多种。
可选地，测试激励包括单一操作指令或操作指令组合。
第二方面，本申请还提供了一种电子设备，包括处理器以及存储器，上述存储器存储有计算机可读取指令，当上述计算机可读取指令由上述处理器执行时，运行如上述第一方面提供的方法中的步骤。
第三方面，本申请还提供了一种存储介质，其上存储有计算机程序，上述计算机程序被处理器执行时运行如上述第一方面提供的方法中的步骤
由上可知，本申请提供的一种存储芯片的验证方法、电子设备及存储介质，通过根据初始状态设定特殊状态控制信号的方式直接将存储单元模型的存储数据和参考模型改写为初始状态，由于该方法在将存储单元模型的存储数据和参考模型改写为初始状态前无需对待测设计进行一系列的操作，因此相较于现有技术，该方法能够有效地简化改写初始状态的过程和缩短改写初始状态所需要的时间，从而有效地提供存储芯片的验证效率。
附图说明
图1为本申请实施例提供的一种存储芯片的验证方法的流程图。
图2为本申请实施例提供的存储数据为0或1的存储单元模型的结构示意图。
图3为与图2的存储数据对应的阈值电压图。
图4为本申请实施例提供的一种电子设备的结构示意图。
附图标记：101、处理器；102、存储器；103、通信总线。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1-图3所示，第一方面，本申请提供了一种存储芯片的验证方法，用于验证待测设计，待测设计包括预先构建的存储单元模型，存储芯片的验证方法包括以下步骤：
S1、建立用于改写存储单元模型和参考模型的存储数据的特殊状态控制信号；
S2、根据外部输入的验证请求获取验证所需的初始状态；
S3、根据初始状态设定特殊状态控制信号，以将存储单元模型的存储数据和参考模型改写为初始状态；
S4、根据验证请求生成测试激励；
S5、将测试激励发送至待测设计和参考模型，以得到测试结果和参考结果；
S6、根据测试结果和参考结果的差异性生成验证结果。
在器件或电路设计完成后，需要对器件或电路的功能进行验证，因此需要进行功能验证的器件或电路即为待测设计，具体地，待测设计可以为电荷泵、模拟电路、数字电路或逻辑控制电路等包括用于存储数据的存储单元的器件或电路中的任意一种，待测设计包括预先构建的存储单元模型，该存储单元模型能表征待测设计中的存储单元。在验证待测设计的功能是否正常时需要将待测设计生成的测试结果与参考结果进行比较，因此本申请需要一个用于生成参考结果的参考模型，参考模型属于标准模型，参考模型生成的参考结果为待测设计功能正常时生成的结果，具体地，参考模型为全芯片参考模型，参考模型包括参考存储单元模型，参考存储单元模型的功能与存储单元模型的功能相同，参考模型用于根据测试激励生成参考结果。
步骤S1在存储单元模型和参考模型外建立用于改写存储单元模型和参考模型的存储数据的特殊状态控制信号。应当理解的是，现有技术通过字线电压和位线电压改变存储单元的阈值电压的方式改写存储单元中的存储数据，而该实施例的特殊状态控制信号通过直接设定存储单元的阈值电压的方式改写存储单元模型的存储数据。
步骤S2的验证请求为对应于待测设计要验证的功能的测试用例，初始状态为验证待测设计的功能时存储单元需要存储的初始数据，步骤S2根据验证请求获取验证所需的初始状态。应当理解的是，在现有技术获取初始状态时，现有技术需要对待测设计进行一系列的操作，如擦写FLASH CELL，擦写状态寄存器，擦写config寄存器等，而该实施例根据验证请求直接获取验证所需的初始状态，因此该实施例在获取初始状态时无需对待测设计进行一系列的操作，也即该实施例简化了获取初始状态的过程。
由于初始状态为验证待测设计的功能时存储单元需要存储的的初始数据，而特殊状态控制信号能改写存储单元模型和参考模型的存储数据，因此步骤S3根据初始状态设定特殊状态控制信号相当于根据初始状态更改特殊状态控制信号的设定值，以将存储单元模型和参考模型的存储数据改写为初始状态对应的初始数据，从而实现将存储单元模型的存储数据和参考模型改写为初始状态。
由于验证请求用于请求验证待测设计在初始状态下是否能够正确响应测试激励，因此步骤S4可以根据验证请求生成对应的测试激励，该测试激励包括单一操作指令或操作指令组合，该操作指令可以为读操作指令、写操作指令、擦除操作指令、挂起恢复指令或重置操作指令等指令中的任意一种。
步骤S5将测试激励发送给待测设计和参考模型，以使测试激励触发待测设计生成测试结果和使参考模型根据测试激励生成参考结果，该测试结果为存储单元模型进行测试后的存储数据。步骤S6根据测试结果和参考结果的差异性生成验证结果，该验证结果能反映待测设计在初始状态下是否能够正确响应测试激励，具体地，若测试结果与参考结果一致，则验证结果反映待测设计在初始状态下能正确响应测试激励；若测试结果与参考结果不一致，则验证结果反映待测设计在初始状态下不能正确响应测试激励。应当理解的是，步骤S5的测试激励触发待测设计生成测试结果相当于将待测设计中的存储单元各个极的电压调节至测试激励对应的电压，以使待测设计进行仿真并生成测试结果。
该实施例的工作原理为：该方法通过根据初始状态设定特殊状态控制信号的方式直接将存储单元模型的存储数据和参考模型改写为初始状态，由于该方法在将存储单元模型的存储数据和参考模型改写为初始状态前无需对待测设计进行一系列的操作，因此相较于现有技术，该方法能够有效地简化改写初始状态的过程和缩短改写初始状态所需要的时间，从而有效地提供存储芯片的验证效率。
本申请提供的一种存储芯片的验证方法，通过根据初始状态设定特殊状态控制信号的方式直接将存储单元模型的存储数据和参考模型改写为初始状态，由于该方法在将存储单元模型的存储数据和参考模型改写为初始状态前无需对待测设计进行一系列的操作，因此相较于现有技术，该方法能够有效地简化改写初始状态的过程和缩短改写初始状态所需要的时间，从而有效地提供存储芯片的验证效率。
在一些实施例中，步骤S3包括：
S31、根据初始状态改变特殊状态控制信号的设定值，以将存储单元模型的存储数据改写为初始状态；
S32、将设定后的特殊状态控制信号传递给参考模型，以使参考模型根据特殊状态控制信号调节至初始状态。
步骤S31根据初始状态改变特殊状态控制信号的设定值后，特殊状态控制信号将存储单元模型的存储数据改写为初始状态对应的初始数据，以将存储单元模型的存储数据改写为初始状态。步骤S32将设定后的特殊状态控制信号传递给参考模型，参考模型根据特殊状态控制信号的设定值解析待测设计的初始状态，并根据解析到的初始状态更改参考模型中对应的存储数据，以调节至初始状态。
在一些实施例中，待测设计还包括预先构建的电压信息模型，步骤S5包括：
S51、将测试激励发送至待测设计和参考模型；
S52、测试激励触发待测设计运行，以使待测设计触发电压信息模型进行仿真以得到测试结果；
S53、参考模型根据测试激励生成参考结果。
该实施例的电压信息模型用于将待测设计中的存储单元各个极的电压调节至测试激励对应的电压，电压信息模型包括电压信息和选中状态信息，选中状态信息表征存储单元是否被选中，电压信息表示存储单元被选中时各个极需要调节到的具体电压值，因此步骤S52相当于触发电压信息模型选中存储电源并根据电压信息调节存储单元各个极的电压，以进行仿真并生成测试结果。参考模型根据测试激励生成参考结果属于现有技术，此处不再进行详细论述。应当理解的是，不同测试激励对应不同的电压信息，具体地，测试激励为读操作指令时，电压信息表示存储单元被选中时需要将栅极电压调节为6V；测试激励为写操作指令时，电压信息表示存储单元被选中时需要将栅极电压调节为8.4V和将漏极电压调节为3.9V；测试激励为擦除操作指令时，电压信息表示存储单元被选中时需要将栅极电压调节为-9V和将BULK（衬底）电压调节为7V。
在一些实施例中，电压信息模型的数量为多个，一个操作指令对应于若干个电压信息模型。
在一些实施例中，存储单元模型为基于C语言建模的二维数组，存储单元模型的存储单元数量和存储单元分布与待测设计一致。该实施例相当于利用二维数组表征待测设计中的存储单元，二维数组中的每一个元素均对应于待测设计中的一个存储单元，因此该二维数组的元素数量与待测设计的存储单元数量一致（即存储单元模型的存储单元数量与待测设计一致），二维数组中的元素的分布与待测设计中的存储单元的分布一致（即存储单元模型的存储单元分布与待测设计一致）。例如，待测设计包括8Mbit的存储空间，则该实施例的二维数组可以表示为：double CELL_VT[1023][8191]，其中double表示二维数据的类型，CELL_VT[1023][8191]表示名称为CELL_VT的二维数组。
在一些实施例中，二维数组包括位线信息和字线信息。由于待测设计通过字线和位线确定存储单元在待测设计中的位置，而二维数组的元素数量和元素分布与待测设计一致，因此为了能选中待测设计中的某一个存储单元，二维数组对应有位线信息和字线信息。
在一些实施例中，特殊状态控制信号为全芯片擦除状态控制信号、全芯片编程状态控制信号、部分地址区间“01010101”控制信号、全芯片随机值控制信号、过擦除控制信号和擦除干扰控制信号中的任意一种或多种。具体地，全芯片擦除状态控制信号用于将存储单元模型和参考模型的存储数据改写为1，全芯片编程状态控制信号用于将存储单元模型和参考模型的存储数据改写为0，部分地址区间“01010101”控制信号用于将存储单元模型和参考模型中的部分地址的存储数据改写为01交替的数据，更具体地，存储数据为1对应的阈值电压为7.5V，存储数据为0对应的阈值电压为3.5V，过擦除控制信号用于将存储单元模型和参考模型中对应的存储单元的阈值电压调节为0.4V，擦除干扰控制信号用于将存储单元模型和参考模型中对应的存储单元的阈值电压调节为6.5V。应当理解的是，若特殊状态控制信号用于改写特定位置的存储单元的存储数据（即特殊状态控制信号为部分地址区间“01010101”控制信号、过擦除控制信号或擦除干扰控制信号），特殊状态控制信号包括地址信息和状态信息，地址信息为特定位置对应的地址，状态信息能反映需要将特定位置的存储单元改写为哪一种状态，特殊状态控制信号改写特定位置的存储单元的存储数据的过程为：特殊状态控制信号根据地址信息寻找并选中对应的存储单元（即特定位置的存储单元），再根据状态信息改写该存储单元的存储数据。
由上可知，本申请提供的一种存储芯片的验证方法，通过根据初始状态设定特殊状态控制信号的方式直接将存储单元模型的存储数据和参考模型改写为初始状态，由于该方法在将存储单元模型的存储数据和参考模型改写为初始状态前无需对待测设计进行一系列的操作，因此相较于现有技术，该方法能够有效地简化改写初始状态的过程和缩短改写初始状态所需要的时间，从而有效地提供存储芯片的验证效率。
第二方面，请参照图4，图4为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备，包括：处理器101和存储器102，处理器101和存储器102通过通信总线103和/或其他形式的连接机构（未标出）互连并相互通讯，存储器102存储有处理器101可执行的计算机可读取指令，当电子设备运行时，处理器101执行该计算机可读取指令，以执行时执行实施例的任一可选的实现方式中的方法，以实现以下功能：S1、建立用于改写存储单元模型和参考模型的存储数据的特殊状态控制信号；S2、根据外部输入的验证请求获取验证所需的初始状态；S3、根据初始状态设定特殊状态控制信号，以将存储单元模型的存储数据和参考模型改写为初始状态；S4、根据验证请求生成测试激励；S5、将测试激励发送至待测设计和参考模型，以得到测试结果和参考结果；S6、根据测试结果和参考结果的差异性生成验证结果。
第三方面，本申请实施例提供一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时，执行实施例的任一可选的实现方式中的方法，以实现以下功能：S1、建立用于改写存储单元模型和参考模型的存储数据的特殊状态控制信号；S2、根据外部输入的验证请求获取验证所需的初始状态；S3、根据初始状态设定特殊状态控制信号，以将存储单元模型的存储数据和参考模型改写为初始状态；S4、根据验证请求生成测试激励；S5、将测试激励发送至待测设计和参考模型，以得到测试结果和参考结果；S6、根据测试结果和参考结果的差异性生成验证结果。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-OnlyMemory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read OnlyMemory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
由上可知，本申请提供的一种存储芯片的验证方法、电子设备及存储介质，通过根据初始状态设定特殊状态控制信号的方式直接将存储单元模型的存储数据和参考模型改写为初始状态，由于该方法在将存储单元模型的存储数据和参考模型改写为初始状态前无需对待测设计进行一系列的操作，因此相较于现有技术，该方法能够有效地简化改写初始状态的过程和缩短改写初始状态所需要的时间，从而有效地提供存储芯片的验证效率。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个机器人，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以上升至一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种存储芯片的验证方法，用于验证待测设计，其特征在于，所述待测设计包括预先构建的存储单元模型，所述存储芯片验证方法包括以下步骤：
建立用于改写所述存储单元模型和参考模型的存储数据的特殊状态控制信号；
根据外部输入的验证请求获取验证所需的初始状态；
根据所述初始状态设定所述特殊状态控制信号，以将所述存储单元模型的存储数据和所述参考模型改写为所述初始状态；
根据所述验证请求生成测试激励；
将所述测试激励发送至所述待测设计和所述参考模型，以得到测试结果和参考结果；
根据所述测试结果和所述参考结果的差异性生成验证结果。
2.根据权利要求1所述的存储芯片的验证方法，其特征在于，所述根据所述初始状态设定所述特殊状态控制信号，以将所述存储单元模型的存储数据和所述参考模型改写为所述初始状态的步骤包括：
根据所述初始状态改变所述特殊状态控制信号的设定值，以将所述存储单元模型的存储数据为初始状态；
将设定后的特殊状态控制信号传递给所述参考模型，以使所述参考模型根据特殊状态控制信号调节至初始状态。
3.根据权利要求1所述的存储芯片的验证方法，其特征在于，所述待测设计还包括预先构建的电压信息模型，所述将所述测试激励发送至所述待测设计和所述参考模型，以得到测试结果和参考结果的步骤包括：
将所述测试激励发送至所述待测设计和所述参考模型；
所述测试激励触发所述待测设计运行，以使所述待测设计触发所述电压信息模型进行仿真以得到测试结果；
所述参考模型根据所述测试激励生成参考结果。
4.根据权利要求3所述的存储芯片的验证方法，其特征在于，所述电压信息模型的数量为多个，一个操作指令对应于若干个所述电压信息模型。
5.根据权利要求1所述的存储芯片的验证方法，其特征在于，所述存储单元模型为基于C语言建模的二维数组，所述存储单元模型的存储单元数量和存储单元分布与所述待测设计一致。
6.根据权利要求5所述的存储芯片的验证方法，其特征在于，所述二维数组包括位线信息和字线信息。
7.根据权利要求1所述的存储芯片的验证方法，其特征在于，所述特殊状态控制信号为全芯片擦除状态控制信号、全芯片编程状态控制信号、部分地址区间“01010101”控制信号、全芯片随机值控制信号、过擦除控制信号和擦除干扰控制信号中的任意一种或多种。
8.根据权利要求1所述的存储芯片的验证方法，其特征在于，所述测试激励包括单一操作指令或操作指令组合。
9.一种电子设备，其特征在于，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-8任一项所述方法中的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-8任一项所述方法中的步骤。
CN202310243018.3A 2023-03-14 2023-03-14 一种存储芯片的验证方法、电子设备及存储介质 Pending CN116343888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310243018.3A CN116343888A (zh) 2023-03-14 2023-03-14 一种存储芯片的验证方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310243018.3A CN116343888A (zh) 2023-03-14 2023-03-14 一种存储芯片的验证方法、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN116343888A true CN116343888A (zh) 2023-06-27

Family

ID=86881633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310243018.3A Pending CN116343888A (zh) 2023-03-14 2023-03-14 一种存储芯片的验证方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116343888A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116933702A (zh) * 2023-09-14 2023-10-24 北京开源芯片研究院 一种验证方法、装置、电子设备及可读存储介质
CN118335178A (zh) * 2024-06-13 2024-07-12 深圳市晶凯电子技术有限公司 基于时序分析的存储芯片高效测试方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116933702A (zh) * 2023-09-14 2023-10-24 北京开源芯片研究院 一种验证方法、装置、电子设备及可读存储介质
CN116933702B (zh) * 2023-09-14 2023-12-22 北京开源芯片研究院 一种验证方法、装置、电子设备及可读存储介质
CN118335178A (zh) * 2024-06-13 2024-07-12 深圳市晶凯电子技术有限公司 基于时序分析的存储芯片高效测试方法

Similar Documents

Publication Publication Date Title
CN116343888A (zh) 一种存储芯片的验证方法、电子设备及存储介质
US9858366B2 (en) Simulator and simulating method for flash memory background
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
US11093369B2 (en) Reconfigurable simulation system and method for testing firmware of storage
CN112542209A (zh) 非易失性芯片错误注入验证方法、装置、存储介质和终端
CN106681893B (zh) 一种nand flash模拟器的实现方法
CN117497036A (zh) NAND Flash颗粒模拟装置、读写方法和系统
US20230305734A1 (en) Platform for non-volatile memory storage devices simulation
CN211878599U (zh) 应用于现场可编辑门阵列fpga的仿真验证系统
CN110619918B (zh) 一种ftl掉电测试方法、系统、装置及存储介质
CN108334313A (zh) 用于大型soc研发的持续集成方法、装置及代码管理系统
CN116882335B (zh) 操作时间仿真获取方法、装置、电子设备及存储介质
CN112464498B (zh) 一种存储器的真实建模验证方法、装置、存储介质和终端
CN112464499B (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端
CN112447256B (zh) 存储器的真实建模注错验证方法、装置、存储介质和终端
CN112466376B (zh) 基于真实建模的过擦除验证方法、装置、存储介质和终端
CN109446014A (zh) 一种bmc测试信息验证方法、装置、终端及存储介质
US9411919B2 (en) Method and apparatus for bitcell modeling
Ray et al. Abstracting and verifying flash memories
CN113223597B (zh) 闪存测试方法、装置、存储介质和终端设备
CN115312107B (zh) 闪存芯片的擦除操作电压的更新方法、装置、设备及介质
CN114003431B (zh) 一种Nvme固态硬盘非4k对齐Trim数据校验方法、系统及装置
US20050288913A1 (en) Circuit design simulation
US11971818B1 (en) Memory view for non-volatile memory module
CN116343887A (zh) Nor flash的验证方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination