CN115312107B - 闪存芯片的擦除操作电压的更新方法、装置、设备及介质 - Google Patents
闪存芯片的擦除操作电压的更新方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN115312107B CN115312107B CN202211229127.1A CN202211229127A CN115312107B CN 115312107 B CN115312107 B CN 115312107B CN 202211229127 A CN202211229127 A CN 202211229127A CN 115312107 B CN115312107 B CN 115312107B
- Authority
- CN
- China
- Prior art keywords
- operation voltage
- erasing operation
- configuration information
- storage area
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Read Only Memory (AREA)
Abstract
本发明涉及存储器技术领域,具体公开了一种闪存芯片的擦除操作电压的更新方法、装置、设备及介质,其中,该方法包括步骤:基于存储区域的使用次数或外部输入的更新请求生成更新命令;基于更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作,并记录不同擦除操作电压配置信息完成擦除操作所用的时长信息;根据最小的时长信息获取最优擦除操作电压配置信息,并将最优擦除操作电压配置信息写入对应存储区域的配置电压标记位;该方法基于多组擦除操作电压配置信息的擦除生成的时长信息来获取与存储区域最匹配的最优擦除操作电压配置信息,能确保最优擦除操作电压配置信息能调制出与存储区域当前特性最契合的擦除操作电压。
Description
技术领域
本申请涉及存储器技术领域,具体而言,涉及一种闪存芯片的擦除操作电压的更新方法、装置、设备及介质。
背景技术
对于闪存芯片(nor flash)的各类操作而言,擦除操作普遍占用较长的操作时间,而实际使用过程中,闪存芯片的擦除性能容易受到多种因素影响,如应用场景的温度、闪存芯片的使用次数、制造工艺偏差等,这都会导致闪存芯片出厂配置的擦除操作电压不是对应存储区域的最佳选择,而导致擦除效率降低。
现有的厂家一般对同一系列产品配置一组操作电压进行相关执行命令的操作,但制造工艺偏差会使得不同闪存芯片的存储单元的擦写差异较大,使得预先配置的操作电压并不能很好地匹配该所有闪存芯片使用,尤其是影响了擦除操作的执行效率;其次,闪存芯片所在的环境也会影响存储单元的性能而导致预先配置的操作电压不能高效完成擦除操作;此外,随着闪存芯片使用次数增大,其存储区域的特性也会产生变化,导致对应存储区域的擦除难度增大,一般的闪存芯片无法根据存储区域的特性变化而进行更新调整。
针对上述问题,目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种闪存芯片的擦除操作电压的更新方法、装置、设备及介质,实现擦除操作电压的自动更新。
第一方面,本申请提供了一种闪存芯片的擦除操作电压的更新方法,用于更新闪存芯片的擦除操作电压,所述闪存芯片存储有多组关于不同电压值的擦除操作电压配置信息,所述方法包括以下步骤:
基于存储区域的使用次数或外部输入的更新请求生成更新命令;
基于所述更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作,并记录不同擦除操作电压配置信息完成擦除操作所用的时长信息;
根据最小的所述时长信息获取最优擦除操作电压配置信息,并将所述最优擦除操作电压配置信息写入对应存储区域的配置电压标记位。
本申请的闪存芯片的擦除操作电压的更新方法,基于使用次数或外部输入的更新请求触发更新存储区域的擦除操作电压,更新过程基于比较多组擦除操作电压配置信息的擦除生成的时长信息来获取与存储区域最匹配的最优擦除操作电压配置信息,使得擦除操作电压的配置过程基于存储区域的实际运行效果进行决定,能确保写入配置电压标记位的最优擦除操作电压配置信息能调制出与存储区域当前特性最契合的擦除操作电压,保证该存储区域在后续使用过程中能高效、顺利地完成擦除操作。
所述的闪存芯片的擦除操作电压的更新方法,其中,所述存储区域为存储阵列或块或扇区。
在该示例中,闪存芯片内置有多种擦除方式,常用的擦除方式主要包括如阵列擦除、块擦除和扇区擦除,因此,存储区域可设置为存储阵列或块或扇区。
所述的闪存芯片的擦除操作电压的更新方法,其中,所述闪存芯片的每个存储区域设有对应的使用次数标记位。
所述的闪存芯片的擦除操作电压的更新方法,其中,基于所述存储区域的使用次数生成更新命令的步骤包括:
获取每个存储区域的使用次数;
在使用次数达到预设阈值时,生成关于相应存储区域的更新命令。
所述的闪存芯片的擦除操作电压的更新方法,其中,所述预设阈值包括1次、200次、20000次、50000次、80000次中的一个或多个。
所述的闪存芯片的擦除操作电压的更新方法,其中,所述基于所述更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作的步骤包括:
基于不同擦除操作电压配置信息调用不同的擦除操作电压对相应的存储区域进行擦除操作,所述存储区域在每次进行擦除操作前均进行预编程操作。
所述的闪存芯片的擦除操作电压的更新方法,其中,擦除操作电压包括擦除电压和/或弱编程电压。
第二方面,本申请还提供了一种闪存芯片的擦除操作电压的更新装置,用于更新闪存芯片的擦除操作电压,所述闪存芯片存储有多组关于不同电压值的擦除操作电压配置信息,所述装置包括:
触发模块,用于基于存储区域的使用次数或外部输入的更新请求生成更新命令;
计时模块,用于基于所述更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作,并记录不同擦除操作电压配置信息完成擦除操作所用的时长信息;
更新模块,用于根据最小的所述时长信息获取最优擦除操作电压配置信息,并将所述最优擦除操作电压配置信息写入对应存储区域的配置电压标记位。
本申请的闪存芯片的擦除操作电压的更新装置更新过程基于比较多组擦除操作电压配置信息的擦除生成的时长信息来获取与存储区域最匹配的最优擦除操作电压配置信息,使得擦除操作电压的配置过程基于存储区域的实际运行效果进行决定,能确保写入配置电压标记位的最优擦除操作电压配置信息能调制出与存储区域当前特性最契合的擦除操作电压,保证该存储区域在后续使用过程中能高效、顺利地完成擦除操作。
第三方面,本申请还提供了一种电子设备,包括处理器以及存储器,所述存储器存储有计算机可读取指令,当所述计算机可读取指令由所述处理器执行时,运行如上述第一方面提供的所述方法中的步骤。
第四方面,本申请还提供了一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
由上可知,本申请提供了一种闪存芯片的擦除操作电压的更新方法、装置、设备及介质,其中,闪存芯片的擦除操作电压的更新方法基于使用次数或外部输入的更新请求触发更新存储区域的擦除操作电压,更新过程基于比较多组擦除操作电压配置信息的擦除生成的时长信息来获取与存储区域最匹配的最优擦除操作电压配置信息,使得擦除操作电压的配置过程基于存储区域的实际运行效果进行决定,能确保写入配置电压标记位的最优擦除操作电压配置信息能调制出与存储区域当前特性最契合的擦除操作电压,保证该存储区域在后续使用过程中能高效、顺利地完成擦除操作,实现擦除操作电压的自动更新。
附图说明
图1为本申请实施例提供的闪存芯片的擦除操作电压的更新方法的流程图。
图2为本申请实施例提供的闪存芯片的擦除操作电压的更新装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
附图标记:201、触发模块;202、计时模块;203、更新模块;301、处理器;302、存储器;303、通信总线。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
第一方面,请参照图1,本申请一些实施例提供了一种闪存芯片的擦除操作电压的更新方法,用于更新闪存芯片的擦除操作电压,闪存芯片存储有多组关于不同电压值的擦除操作电压配置信息,方法包括以下步骤:
S1、基于存储区域的使用次数或外部输入的更新请求生成更新命令;
S2、基于更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作,并记录不同擦除操作电压配置信息完成擦除操作所用的时长信息;
S3、根据最小的时长信息获取最优擦除操作电压配置信息,并将最优擦除操作电压配置信息写入对应存储区域的配置电压标记位。
具体地,使用次数为对应存储区域的擦写次数,即反映了对应存储区域的使用程度,一般情况下,闪存芯片中的存储单元随着使用次数增多,会变得更难擦除、更易写入,导致基于原本擦除操作电压配置信息产生的擦除操作电压不再合适于该存储区域;因此,本申请实施例的闪存芯片的擦除操作电压的更新方法可基于存储区域的使用次数进行触发以更新擦除操作电压配置信息,以使闪存芯片能基于更新后的擦除操作电压配置信息产生与存储区域特性合适的擦除操作电压。
应当理解的是,基于使用次数触发生成更新命令时,本申请实施例的闪存芯片的擦除操作电压的更新方法可通过判断使用次数的数值大小来判断是否需要进行更新。
更具体地,外部输入的更新请求可以是基于上位机输入的请求信号或者用户人为输入的请求信号,使得本申请实施例的闪存芯片的擦除操作电压的更新方法能基于特别情况更新针对对应存储区域的闪存芯片的擦除操作电压,特殊情况可以是工作环境改变引起闪存芯片性能下降、运行意外造成的闪存芯片的性能下降、运行出现擦除失败等情况。
更具体地,外部输入的更新请求为根据产品需求或用户需求产生,如为了解决制造工艺偏差造成擦除操作电压并非为对应存储区域的最佳选择的问题,可在闪存芯片产品出厂时输入从外部输入更新请求,使闪存芯片中的各个存储区域更新对应的操作电压配置信息,使得每个存储区域在进行擦除操作时配置出对应最佳的擦除操作电压,以提高擦除操作效率。
更具体地,为了实现擦除操作电压的自适应更新,在本申请实施例中,步骤S1优选为基于存储区域的使用次数生成更新命令,如为了解决制造工艺偏差造成擦除操作电压并非为对应存储区域的最佳选择的问题,可在使用次数为1次时生成更新命令。
更具体地,本申请实施例的闪存芯片的擦除操作电压的更新方法用于针对存储区域更新擦除操作电压,该存储区域可以是闪存芯片的全片区域,可以是闪存芯片中的部分分区区域。
更具体地,在本申请实施例中,更新命令相当于生成了一个更新使能信号,使得闪存芯片在产生更新命令后进入擦除操作电压更新模式,并基于步骤S2-步骤S3进行针对该存储区域的擦除操作电压配置信息的更新,应当理解的是,该更新过程在不影响闪存芯片其他存储区域的正常操作下进行。
更具体地,在闪存芯片运行过程中,擦除操作是通过上电读取擦除操作电压配置信息,并根据该擦除操作电压配置信息调制相应的擦除操作电压对相应的存储区域进行擦除的处理过程,因此,本申请实施例的闪存芯片的擦除操作电压的更新方法通过更新擦除操作电压配置信息来改变擦除操作的擦除操作电压,使得闪存芯片在后续使用过程中,可重复调制更新后的擦除操作电压来对存储区域进行擦除,而不是直接改变擦除操作电压的大小来进行更新。
更具体地,在本申请实施例中,闪存芯片中内置有多组关于不同电压值的擦除操作电压配置信息,即闪存芯片能通过读取其内存储的不同的擦除操作电压配置信息来调制不同的擦除操作电压,故步骤S2-步骤S3的更新过程为从其内存储的多个擦除操作电压配置信息挑选与存储区域当前特性最为契合的擦除操作电压配置信息,将该擦除操作电压配置信息视为最优擦除操作电压配置信息,并写在对应存储区域的配置电压标记位中,使得闪存芯片在后续对该存储区域进行擦除时,能基于该配置电压标记位读取出最优擦除操作电压配置信息,并基于该擦除操作电压配置信息调制与该存储区域最合适的擦除操作电压来进行擦除。
更具体地,擦除操作是多命令组成的综合处理操作,目的是将存储区域内的所有存储单元的阈值电压调压调整到低电压范围内,即擦除操作电压包括多个命令的电压值,不同命令的电压值会相互影响执行时间,因此,步骤S2中需考虑整个擦除操作命令对相应存储区域擦除成功的所用时长,即时长信息,其中,用时最小的擦除操作电压可视为与存储区域当前特性最契合的擦除操作电压,故本申请实施例的闪存芯片的擦除操作电压的更新方法将该用时最小的擦除操作电压对应的擦除操作电压配置信息视为最优擦除操作电压配置信息并写入对应的配置电压标记位。
应当理解的是,步骤S2中调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作的过程应当保证该存储区域在同一编程状态下进行擦除操作,即步骤S2相当于一个对存储区域重复进行编程、擦除操作的过程,并记录每次擦除操作的时长信息,该时长信息不包含编程耗时,以有效确保时长信息的可靠性。
更具体地,本申请实施例的闪存芯片的擦除操作电压的更新方法设定为在存储区域处于擦除状态或即将需要执行擦除操作时触发擦除操作电压配置信息的更新操作,以避免误操作而将存储区域中的存储数据清除。
本申请实施例的闪存芯片的擦除操作电压的更新方法,基于使用次数或外部输入的更新请求触发更新存储区域的擦除操作电压,更新过程基于比较多组擦除操作电压配置信息的擦除生成的时长信息来获取与存储区域最匹配的最优擦除操作电压配置信息,使得擦除操作电压的配置过程基于存储区域的实际运行效果进行决定,能确保写入配置电压标记位的最优擦除操作电压配置信息能调制出与存储区域当前特性最契合的擦除操作电压,保证该存储区域在后续使用过程中能高效、顺利地完成擦除操作,实现擦除操作电压的自动更新,解决了应用场景的温度变化、闪存芯片的使用次数增加、制造工艺偏差等原因引起的闪存芯片出厂配置的擦除操作电压不是对应存储区域的最佳选择的问题。
在一些优选的实施方式中,步骤S2调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作的过程中,利用每个擦除操作电压配置信息进行多次擦除操作,使得每个擦除操作电压配置信息均产生多个时长信息,以获取更多的数据作为参考比较,提高擦除操作电压的配置精度。
在一些优选的实施方式中,存储区域为存储阵列或块或扇区。
具体地,本申请实施例的闪存芯片的擦除操作电压的更新方法可针对不同大小的存储区域进行擦除操作电压配置信息的更新;应当理解的是,在本申请实施例中,每个存储区域具有对应的配置电压标记位,用于存储其对应的擦除操作电压配置信息,使得本申请闪存芯片的擦除操作电压的更新方法能针对同一闪存芯片中的不同存储区域根据不同的擦除操作电压配置信息配置对应的擦除操作电压进行擦除操作,且能针对不同存储区域进行擦除操作电压的更新。
更具体地,闪存芯片内置有多种擦除方式,常用的擦除方式主要包括如阵列擦除(array erase)、块擦除(block erase)和扇区擦除(sector erase),因此,存储区域可设置为存储阵列或块或扇区。
更具体地,本申请实施例的闪存芯片的擦除操作电压的更新方法主要针对一种大小的存储区域为例进行解释,但在实际应用中,闪存芯片中同时根据存储区域的类型复合性地使用本申请实施例的闪存芯片的擦除操作电压的更新方法,即对于扇区、块、存储阵列等存储区域设有对应的启动途径来进行更新,即闪存芯片中同时配置有扇区、块、存储阵列对应的配置电压标记位,存储有对应于扇区、块、存储阵列的多组关于不同电压值的擦除操作电压配置信息,使得闪存芯片能根据实际使用情况,更新不同扇区、块、存储阵列的擦除操作电压。
在一些优选的实施方式中,闪存芯片的每个存储区域设有对应的使用次数标记位。
具体地,由于本申请实施例的方法可基于存储区域的使用次数进行触发生成更新命令,因此,每个存储区域需要配置对应的使用次数标记位进行使用次数的计数,在实际使用过程中,还可使用计数器建立使用次数标记位以简化计数逻辑,使用次数标记位可通过记录存储区域的Cycle(编程擦除循环)次数或擦除次数来表征使用次数。
在一些优选的实施方式中,基于存储区域的使用次数生成更新命令的步骤包括:
S11、获取每个存储区域的使用次数;
S12、在使用次数达到预设阈值时,生成关于相应存储区域的更新命令。
具体地,本申请实施例的闪存芯片的擦除操作电压的更新方法能同时对多个存储区域的使用次数进行检测,并通过实时监控每个存储区域的使用次数是否达到预设阈值来判断擦除操作电压是否需要更新,实现了闪存芯片中多存储区域的擦除操作电压自动性更新,使得每个存储区域能在适当时刻及时更新与之匹配的擦除操作电压。
更具体地,在本申请实施例中,为简化判断逻辑,采用存储区域的擦除次数来表征其使用次数。
更具体地,预设阈值可根据闪存芯片的使用特性进行设定,尤其是针对闪存芯片明显的特性变化时刻进行设定。
在一些优选的实施方式中,预设阈值包括1次、200次、20000次、50000次、80000次中的一个或多个。
具体地,闪存芯片的使用次数为1次表明闪存芯片处于出厂阶段,在该阶段对存储区域进行擦除操作电压的更新可保证闪存芯片出厂品质,并能充当产品质量验证手段。
更具体地,闪存芯片的使用次数为200次可视为闪存芯片在其实际应用场景稳定下来进行工作,由于实际应用场景的环境因素(如温度、湿度)与出厂环境具有一定差异,会影响存储区域的特性,故在该情况下对存储区域进行擦除操作电压的更新,能使闪存芯片匹配于环境使用。
更具体地,预设阈值设置为1次、200次的做法尤其适用于存储区域为存储阵列的情况。
更具体地,闪存芯片的使用次数一般为10万次,预设阈值设置为20000次、50000次、80000次对应于闪存芯片整个生命周期的初期、中期、后期的中间节点,这几个时期的存储单元的特性差异较大,故需在上述情况下对存储区域进行擦除操作电压配置信息的更新,以更新调节擦除操作电压。
在一些别的实施例中,预设阈值还可以根据用户需求自行输入设定。
在一些优选的实施方式中,基于更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作的步骤包括:
基于不同擦除操作电压配置信息调用不同的擦除操作电压对相应的存储区域进行擦除操作,存储区域在每次进行擦除操作前均进行预编程操作。
具体地,预编程操作为将存储区域内所有存储单元的数据编写为“0”的过程,能确保每次擦除操作均基于存储区域处于同样的编程状态下进行,有效确保时长信息的可靠性。
在一些优选的实施方式中,基于外部输入的更新请求生成更新命令的步骤包括:
根据闪存芯片的使用状况生成更新建议信息给用户;
在用户输入的更新请求时,生成更新命令。
具体地,使用状况可以是闪存芯片的总的使用时长或使用次数上或擦除用时,更新建议信息为预先设定的建议信息,即在闪存芯片的总的使用时长或使用次数上或擦除用时满足一定条件后产生建议信息,其通过搭载该闪存芯片的设备的通知模块(如显示屏、显示灯)等通知用户闪存芯片的使用状况达到了擦除操作电压需要进行更新的时机(如闪存芯片使用至生命周期的前/中/后期的转换节点),以供用户参考判断是否需要更新擦除操作电压配置信息,使更新擦除操作电压配置信息后的闪存芯片能重返高效擦除的状态,变废为宝,还能延长闪存芯片的生命周期。
更具体地,更新建议信息可以是文字建议信息,如告诉用户闪存芯片当前使用至生命周期的前/中/后期的转换节点,建议用户进行擦除操作电压的更新,还可以是询问信息,如告诉用户闪存芯片当前使用至生命周期的前/中/后期的转换节点,询问用户是否需要进行擦除操作电压的更新,待用户确认(相当于用户输入的更新请求)后,立即生产更新命令。
在一些优选的实施方式中,擦除操作电压包括擦除电压和/或弱编程电压。
具体地,由前述内容可知,擦除操作为多命令操作,如包括:擦除、过擦除修复、弱编程、精细化擦除等命令,在这些命令中,擦除和弱编程命令尤为重要,且占据了擦除操作的大部分时间,故本申请实施例的擦除操作电压配置信息至少需要配置更新擦除电压及弱编程电压中的一种,在本申请实施例中,更新擦除操作电压的过程为更新擦除电压和弱编程电压,即闪存芯片能通过读取不同的擦除操作电压配置信息调至不同的擦除电压和弱编程电压。
在一些优选的实施方式中,定义存储区域在更新擦除操作电压前使用的擦除电压为第一电压、弱编程电压为第二电压,则步骤S2调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作的过程为:调用擦除电压大于或等于第一电压且弱编程电压小于或等于第二电压的操作电压配置信息对相应的存储区域进行擦除操作。
具体地,在上述实施方式下,本申请实施例的闪存芯片的擦除操作电压的更新方法尤其适用于制造工艺偏差较大的闪存芯片,能有效解决制造工艺偏差使得不同闪存芯片的存储单元的擦写差异较大而导致预先配置的操作电压不能高效完成擦除操作的问题。
其次,本申请实施例的闪存芯片的擦除操作电压的更新方法也适用于使用时间长的闪存芯片,由于闪存芯片中的存储单元随着使用次数增多会变得更难擦除、更易写入,故可直接采用擦除电压大于或等于第一电压且弱编程电压小于或等于第二电压的操作电压配置信息进行测试更新,减少更新所需的测试次数和数据分析量,以提高更新效率。
第二方面,请参照图2,本申请一些实施例还提供了一种闪存芯片的擦除操作电压的更新装置,用于更新闪存芯片的擦除操作电压,闪存芯片存储有多组关于不同电压值的擦除操作电压配置信息,装置包括:
触发模块201,用于基于存储区域的使用次数或外部输入的更新请求生成更新命令;
计时模块202,用于基于更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作,并记录不同擦除操作电压配置信息完成擦除操作所用的时长信息;
更新模块203,用于根据最小的时长信息获取最优擦除操作电压配置信息,并将最优擦除操作电压配置信息写入对应存储区域的配置电压标记位。
本申请实施例的闪存芯片的擦除操作电压的更新装置,基于使用次数或外部输入的更新请求触发更新存储区域的擦除操作电压,更新过程基于比较多组擦除操作电压配置信息的擦除生成的时长信息来获取与存储区域最匹配的最优擦除操作电压配置信息,使得擦除操作电压的配置过程基于存储区域的实际运行效果进行决定,能确保写入配置电压标记位的最优擦除操作电压配置信息能调制出与存储区域当前特性最契合的擦除操作电压,保证该存储区域在后续使用过程中能高效、顺利地完成擦除操作。
在一些优选的实施方式中,本申请实施例的闪存芯片的擦除操作电压的更新装置用于执行上述第一方面提供的闪存芯片的擦除操作电压的更新方法。
第三方面,请参照图3,本申请一些实施例还提供了一种电子设备的结构示意图,本申请提供一种电子设备,包括:处理器301和存储器302,处理器301和存储器302通过通信总线303和/或其他形式的连接机构(未标出)互连并相互通讯,存储器302存储有处理器301可执行的计算机程序,当电子设备运行时,处理器301执行该计算机程序,以执行时执行上述实施例的任一可选的实现方式中的方法。
第四方面,本申请实施例提供一种存储介质,其上存储有计算机程序,该计算机程序被处理器执行时,执行上述实施例的任一可选的实现方式中的方法。其中,存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(Static Random Access Memory, 简称SRAM),电可擦除可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM),可擦除可编程只读存储器(Erasable Programmable Read Only Memory, 简称EPROM),可编程只读存储器(Programmable Red-Only Memory, 简称PROM),只读存储器(Read-Only Memory, 简称ROM),磁存储器,快闪存储器,磁盘或光盘。
综上,本申请实施例提供了一种闪存芯片的擦除操作电压的更新方法、装置、设备及介质,其中,闪存芯片的擦除操作电压的更新方法基于使用次数或外部输入的更新请求触发更新存储区域的擦除操作电压,更新过程基于比较多组擦除操作电压配置信息的擦除生成的时长信息来获取与存储区域最匹配的最优擦除操作电压配置信息,使得擦除操作电压的配置过程基于存储区域的实际运行效果进行决定,能确保写入配置电压标记位的最优擦除操作电压配置信息能调制出与存储区域当前特性最契合的擦除操作电压,保证该存储区域在后续使用过程中能高效、顺利地完成擦除操作,实现擦除操作电压的自动更新。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种闪存芯片的擦除操作电压的更新方法,用于更新闪存芯片的擦除操作电压,其特征在于,所述闪存芯片存储有多组关于不同电压值的擦除操作电压配置信息,所述方法包括以下步骤:
基于存储区域的使用次数或外部输入的更新请求生成更新命令;
基于所述更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作,并记录不同擦除操作电压配置信息完成擦除操作所用的时长信息;
根据最小的所述时长信息获取最优擦除操作电压配置信息,并将所述最优擦除操作电压配置信息写入对应存储区域的配置电压标记位。
2.根据权利要求1所述的闪存芯片的擦除操作电压的更新方法,其特征在于,所述存储区域为存储阵列或块或扇区。
3.根据权利要求1所述的闪存芯片的擦除操作电压的更新方法,其特征在于,所述闪存芯片的每个存储区域设有对应的使用次数标记位。
4.根据权利要求1所述的闪存芯片的擦除操作电压的更新方法,其特征在于,基于所述存储区域的使用次数生成更新命令的步骤包括:
获取每个存储区域的使用次数;
在使用次数达到预设阈值时,生成关于相应存储区域的更新命令。
5.根据权利要求4所述的闪存芯片的擦除操作电压的更新方法,其特征在于,所述预设阈值包括1次、200次、20000次、50000次、80000次中的一个或多个。
6.根据权利要求1所述的闪存芯片的擦除操作电压的更新方法,其特征在于,所述基于所述更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作的步骤包括:
基于不同擦除操作电压配置信息调用不同的擦除操作电压对相应的存储区域进行擦除操作,所述存储区域在每次进行擦除操作前均进行预编程操作。
7.根据权利要求6所述的闪存芯片的擦除操作电压的更新方法,其特征在于,擦除操作电压包括擦除电压和/或弱编程电压。
8.一种闪存芯片的擦除操作电压的更新装置,用于更新闪存芯片的擦除操作电压,其特征在于,所述闪存芯片存储有多组关于不同电压值的擦除操作电压配置信息,所述装置包括:
触发模块,用于基于存储区域的使用次数或外部输入的更新请求生成更新命令;
计时模块,用于基于所述更新命令调用不同擦除操作电压配置信息对相应的存储区域进行擦除操作,并记录不同擦除操作电压配置信息完成擦除操作所用的时长信息;
更新模块,用于根据最小的所述时长信息获取最优擦除操作电压配置信息,并将所述最优擦除操作电压配置信息写入对应存储区域的配置电压标记位。
9.一种电子设备,其特征在于,包括处理器以及存储器,所述存储器存储有计算机可读取指令,当所述计算机可读取指令由所述处理器执行时,运行如权利要求1-7任一项所述方法中的步骤。
10.一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时运行如权利要求1-7任一项所述方法中的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211229127.1A CN115312107B (zh) | 2022-09-30 | 2022-09-30 | 闪存芯片的擦除操作电压的更新方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211229127.1A CN115312107B (zh) | 2022-09-30 | 2022-09-30 | 闪存芯片的擦除操作电压的更新方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115312107A CN115312107A (zh) | 2022-11-08 |
CN115312107B true CN115312107B (zh) | 2022-12-13 |
Family
ID=83866436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211229127.1A Active CN115312107B (zh) | 2022-09-30 | 2022-09-30 | 闪存芯片的擦除操作电压的更新方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115312107B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6269025B1 (en) * | 2000-02-09 | 2001-07-31 | Advanced Micro Devices, Inc. | Memory system having a program and erase voltage modifier |
CN107545923A (zh) * | 2016-06-27 | 2018-01-05 | 桑迪士克科技有限责任公司 | 基于擦除速度的字线控制 |
CN113409881A (zh) * | 2021-06-28 | 2021-09-17 | 芯天下技术股份有限公司 | 闪存擦除中断恢复测试方法、装置、电子设备及存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7778088B2 (en) * | 2006-12-19 | 2010-08-17 | Spansion Llc | Erasing flash memory using adaptive drain and/or gate bias |
JP5072723B2 (ja) * | 2008-06-11 | 2012-11-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2022
- 2022-09-30 CN CN202211229127.1A patent/CN115312107B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6269025B1 (en) * | 2000-02-09 | 2001-07-31 | Advanced Micro Devices, Inc. | Memory system having a program and erase voltage modifier |
CN107545923A (zh) * | 2016-06-27 | 2018-01-05 | 桑迪士克科技有限责任公司 | 基于擦除速度的字线控制 |
CN113409881A (zh) * | 2021-06-28 | 2021-09-17 | 芯天下技术股份有限公司 | 闪存擦除中断恢复测试方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115312107A (zh) | 2022-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101471141B (zh) | 执行故障测试、块管理、擦除以及编程的方法 | |
US7383431B2 (en) | Control system and method for rewriting data in a flash memory and a data storage medium in which a program is stored for rewriting data in a flash memory | |
US7904637B2 (en) | Information processing apparatus, lifetime monitoring method and program for monitoring lifetime of storage device including flash memory | |
CN112256207A (zh) | 提高非易失型闪存擦写寿命方法、装置、存储介质和终端 | |
CN112542203A (zh) | 非易失性存储器的坏块修复方法、装置、存储介质和终端 | |
CN113314180B (zh) | 一种多次编程电子熔丝装置 | |
CN115312107B (zh) | 闪存芯片的擦除操作电压的更新方法、装置、设备及介质 | |
CN111696598B (zh) | 存储装置及其低级格式化方法 | |
US7962810B2 (en) | Recording medium structure capable of displaying defect rate | |
CN111312326A (zh) | 闪存寿命测试方法、装置、电力采集终端及存储介质 | |
CN115938411A (zh) | 闪存芯片的擦除电压配置方法、装置、设备及存储介质 | |
CN111324554B (zh) | 闪存数据的管理方法及装置、电梯控制器 | |
CN113885791A (zh) | Flash存储器的数据写入方法、读取方法和装置 | |
CN115312103B (zh) | 闪存芯片的擦除电压配置方法、装置、设备及存储介质 | |
CN115309345B (zh) | nor flash的擦除方法、装置、设备及介质 | |
CN115312108B (zh) | 一种存储芯片的读写方法、电子设备及存储介质 | |
CN109273043A (zh) | Nand存储器及其坏块标记方法 | |
CN110427161B (zh) | 一种用于串行闪存的数据存储方法 | |
CN112464499B (zh) | 非易失芯片擦写数据检查方法、装置、存储介质和终端 | |
CN114974387B (zh) | 基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘 | |
CN116994636B (zh) | 存储芯片随机磨损测试方法、装置及其存储介质 | |
CN115458014A (zh) | 擦除操作的电压配置方法、装置、电子设备及存储介质 | |
KR100282520B1 (ko) | 플래쉬 메모리의 오류셀 보상회로 및 방법 | |
CN102236584A (zh) | 用来抑制数据错误的方法以及相关的记忆装置及其控制器 | |
CN118098309A (zh) | 提高nor flash配置模块数据准确率的方法、装置、存储介质及存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |