CN106648033A

CN106648033A - 一种低功耗的微控制器soc

Info

Publication number: CN106648033A
Application number: CN201710000818.7A
Authority: CN
Inventors: 万上宏; 叶媲舟; 涂柏生
Original assignee: SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Current assignee: SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority date: 2017-01-03
Filing date: 2017-01-03
Publication date: 2017-05-10

Abstract

本发明公开了一种低功耗的微控制器SOC，包括微控制器内核、数据存储器接口模块、程序存储器、第一随机存储器、第二随机存储器、供电电压控制单元、电源模块和电源门控单元PGC，本发明的有益效果是：当微控制器SOC所处的应用阶段里仅需要进行小量的数据存取时，通过将电源门控单元（PGC）关断，可以关断第二随机存储器（RAM2）的供电电压，从而节省功耗。当微控制器SOC所处的应用阶段里需要保持存储于第二随机存储器(RAM2)中的数据，但并不需要对RAM2进行读写操作时，通过供电电压控制单元（VSC）可以输出第二随机存储器的“半工作电压”，使RAM2处于“半功耗模式”，从而节省功耗。

Description

一种低功耗的微控制器SOC

技术领域

本发明涉及芯片技术领域，具体是一种低功耗的微控制器SOC。

背景技术

对于芯片设计来说，在设计目标上往往存在冲突，即它们的性能要足够强大，同时功耗又要足够低。本发明提供一种低功耗的微控制器SOC设计方案。在微控制器SOC中，数据存储空间由两块随机存储器（RAM1、RAM2）构成。在应用中，当微控制器SOC所处的应用阶段里仅需要进行小量的数据存取时，将电源门控单元（PGC）关断，可以关断第二随机存储器（RAM2）的供电电压，从而节省功耗。在应用中，当微控制器SOC所处的应用阶段里需要保持存储于第二随机存储器(RAM2)中的数据，但并不需要对RAM2进行读写操作时，通过供电电压控制单元（VSC）可以输出第二随机存储器的“半工作电压”，使RAM2处于“半功耗模式”，从而节省功耗。在微控制器SOC典型的应用中，数据存储器的功耗占总功耗的比例可超过30%，并且微控制器SOC需要进行大量数据存取的时间比例比较小，通过本方案可以有效地降低微控制器SOC的功耗，同时方案具有很强的实用性。

发明内容

本发明的目的在于提供一种低功耗的微控制器SOC，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种低功耗的微控制器SOC，包括微控制器内核、数据存储器接口模块、程序存储器、第一随机存储器、第二随机存储器、供电电压控制单元、电源模块和电源门控单元PGC，所述微控制器内核分别连接数据存储器接口模块和程序存储器，数据存储器接口模块还分别连接第一随机存储器和第二随机存储器，第一随机存储器还连接电源模块，第二随机存储器还连接供电电压控制单元，供电电压控制单元还连接电源门控单元PGC。

作为本发明的进一步方案：所述电源门控单元PGC和电源模块均连接电源VDD2。

与现有技术相比，本发明的有益效果是：当微控制器SOC所处的应用阶段里仅需要进行小量的数据存取时，通过将电源门控单元（PGC）关断，可以关断第二随机存储器（RAM2）的供电电压，从而节省功耗。当微控制器SOC所处的应用阶段里需要保持存储于第二随机存储器(RAM2)中的数据，但并不需要对RAM2进行读写操作时，通过供电电压控制单元（VSC）可以输出第二随机存储器的“半工作电压”，使RAM2处于“半功耗模式”，从而节省功耗。在微控制器SOC典型的应用中，数据存储器的功耗占总功耗的比例可超过30%，并且微控制器SOC需要进行大量数据存取的时间比例比较小，通过本方案可以有效地降低微控制器SOC的功耗，具有很强的实用性。

附图说明：

图1为本发明的整体框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，一种低功耗的微控制器SOC，包括微控制器内核、数据存储器接口模块、程序存储器、第一随机存储器、第二随机存储器、供电电压控制单元、电源模块和电源门控单元PGC，所述微控制器内核分别连接数据存储器接口模块和程序存储器，数据存储器接口模块还分别连接第一随机存储器和第二随机存储器，第一随机存储器还连接电源模块，第二随机存储器还连接供电电压控制单元，供电电压控制单元还连接电源门控单元PGC。

电源门控单元PGC和电源模块均连接电源VDD2。

本发明的工作原理是：原理如图 1所示。微控制器SOC内部包括电源模块（POWER）、电源门控单元（PGC）、供电电压控制单元（VSC）、程序存储器（PMEM）、第一随机存储器（RAM1）、第二随机存储器（RAM2）、数据存储接口模块（DMEM_INTF）、微控制器内核（MCU_CORE）等组成部分。

在微控制器SOC中，用户程序存储于程序存储器（PMEM）中，微控制器内核（MCU_CORE）通过程序存储总线(pmem_bus)从程序存储器中读出用户的指令码，然后执行相应的操作。数据存储器是微控制器SOC中用来保存数据的存储器。在本方案中，由两块随机存储器RAM1与RAM2构成微控制器SOC的数据存储器。

微控制器内核（MCU_CORE）需要读写片内数据存储器时，数据存储接口模块（DMEM_INTF）负责对地址进行译码，将访问地址映射到两块随机存储器中之一的物理地址。对于用户来说，微控制器SOC内部的数据程序器是依然是一块连续的数据存储空间，而不会因为SOC内部采用了两块随机存储器而有所不同，不会影响用户的使用习惯。

微控制器SOC工作时，外部供电至微控制器SOC，然后在微控制器SOC内部的电源模块（POWER）会产生两个供电电压。其中，一个供电电压为第一随机存储器（RAM1）进行供电。另一个供电电压为第二随机存储器（RAM2）进行供电。第一随机存储器（RAM1）的供电电压是常开的。第二随机存储器（RAM2）的供电电压可以通过电源门控单元（PGC）关闭或者开启。电源门控单元（PGC）的开关受控于微控制器内核输出的功耗门控信号（pgate）。当电源门控单元（PGC）检测到功耗门控信号（pgate）为低电平状态时，电源门控单元（PGC）将被关闭，第二随机存储器（RAM2）的供电将被判断，即随机存储器内部的存储的内容亦将由于断电而丢失，但其将完全不产生功耗。当电源门控单元（PGC）检测到功耗门控信号（pgate）为高电平状态时，电源门控单元（PGC）将被开启，电源门控单元（PGC）后的输出供电电压VDD2_G将被连接至供电电压控制单元（VSC）的输入端。供电电压控制单元（VSC）会根据其控制端口对输入电压进行转换，产生输出电压直接作为第二随机存储器（RAM2）的供电电压。供电电压控制单元（VSC）的输出电压VDD2_A受控于微控制器内核输出的供电电压控制信号（vs_ctrl）。当供电电压控制单元（VSC）检测到供电电压控制信号（vs_ctrl）为低电平状态时，供电电压控制单元（VSC）的输出电压将低于随机存储器读写时所需的供电电压，我们称之为“半工作电压”。当第二随机存储器（RAM2）的供电电压仅为“半工作电压”时，第二随机存储器（RAM2）不能被进行读或者写操作，而仅能保持内部存储的数据不丢失。当供电电压控制单元（VSC）检测到供电电压控制信号（vs_ctrl）为高电平状态时，供电电压控制单元（VSC）的输出电压将等于VDD2，我们称之为“全工作电压”。当第二随机存储器（RAM2）的供电电压为“全工作电压”时，第二随机存储器（RAM2）可以被进行读或者写操作。第二随机存储器（RAM2）的供电电压被关断时的功耗模式为“零功耗模式”；第二随机存储器（RAM2）工作于“半工作电压”的功耗模式为“半功耗模式”；第二随机存储器（RAM2）工作于“全工作电压”的功耗模式为“全功耗模式”。第二随机存储器（RAM2）处于“半功耗模式”时的功耗要比“全功耗模式”小很多。

在应用中，当微控制器SOC所处的应用阶段里仅需要进行小量的数据存取时，用户只需要使用到微控制器SOC中的第一随机存储器（RAM1）。此时，通过将电源门控单元（PGC）关断，可以关断第二随机存储器（RAM2）的供电电压，使微控制器SOC能够节省不必要的部分功耗。在应用中，当微控制器SOC所处的应用阶段里需要保持存储于第二随机存储器(RAM2)中的数据，但并不需要对RAM2进行读写操作时，通过供电电压控制单元（VSC）可以输出第二随机存储器的“半工作电压”，使RAM2处于“半功耗模式”，从而可以节省微控制器SOC的功耗。在应用中，当微控制器SOC所处的应用阶段里需要对RAM2进行读写操作时，通过供电电压控制单元（VSC）可以输出第二随机存储器的“全工作电压”，使RAM2能够进行读写操作，完成微控制器SOC对数据存储的大容量需求。当需要用到第二随机存储器的存储空间时，MCU内核（MCU_CORE）输出的供电控制信号（vs1_ctrl）输入至可编程DC-DC开关电压调节器（PRG_DC2DC）的编程控制端口，降低微控制器SOC的供电电压。同时，MCU内核（MCU_CORE）输出的时钟控制信号（ck1_ctrl）可以通过可编程时钟产生器（PRG_CKGEN）降低其输出时钟clk1的时钟频率。微控制器SOC在对频率要求不高的应用阶段时，由于其工作时钟以及工作电压同时被降低，使得其功耗能够被大大地降低。

而对于典型的应用，微控制器SOC一般只在很小的时间比例中大容量的数据存取，而在其余的大多数时间里面，只需要随机存取器(RAM1)就足够了。因此，当微控制器SOC不需要大容量的数据存取时，且不需要保持第二随机存储器（RAM2）的数据时，可以通过将第二随机存储器（RAM2）的供电电压关断来达到降低功耗的目的。当微控制器SOC不需要大容量的数据存取时，但需要保持第二随机存储器（RAM2）的数据时，可以通过将第二随机存储器（RAM2）的供电电压降低于“半工作电压”来达到降低功耗的目的。在典型的应用中，数据存储器的功耗占总功耗的比例可超过30%，通过本方案可以有效地降低微控制器SOC的功耗，同时方案具有很强的实用性。

Claims

1.一种低功耗的微控制器SOC，包括微控制器内核、数据存储器接口模块、程序存储器、第一随机存储器、第二随机存储器、供电电压控制单元、电源模块和电源门控单元PGC，其特征在于，所述微控制器内核分别连接数据存储器接口模块和程序存储器，数据存储器接口模块还分别连接第一随机存储器和第二随机存储器，第一随机存储器还连接电源模块，第二随机存储器还连接供电电压控制单元，供电电压控制单元还连接电源门控单元PGC。

2.根据权利要求1所述的一种低功耗的微控制器SOC，其特征在于，所述电源门控单元PGC和电源模块均连接电源VDD2。