CN106886506A - 一种基于otp的低功耗微控制器 - Google Patents

一种基于otp的低功耗微控制器 Download PDF

Info

Publication number
CN106886506A
CN106886506A CN201710072373.3A CN201710072373A CN106886506A CN 106886506 A CN106886506 A CN 106886506A CN 201710072373 A CN201710072373 A CN 201710072373A CN 106886506 A CN106886506 A CN 106886506A
Authority
CN
China
Prior art keywords
memory
otp
otp memory
microcontroller
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710072373.3A
Other languages
English (en)
Inventor
万上宏
叶媲舟
涂柏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Original Assignee
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd filed Critical SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority to CN201710072373.3A priority Critical patent/CN106886506A/zh
Publication of CN106886506A publication Critical patent/CN106886506A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种基于OTP的低功耗微控制器，包括电源开关控制单元PGCCR2、电源模块、电压控制单元、存储器OTP1、存储器OTP2、OTP存储器接口模块、静态随机存取存储器和微控制器内核，本发明的有益效果是：在应用中，当微控制器SOC所处的应用阶段里仅需要从OTP存储器1中获取指令码时，通过将电源开关控制单元（PGCC）关断，可以关断OTP存储器2（OTP2）的供电电压，从而节省功耗。当微控制器SOC所处的应用阶段里只需要以相对低的速率获取OTP存储器2(OTP2)中的指令码时，通过控制OTP存储器2工作于相对低的工作电压，满足应用需求，并且与OTP存储器2工作于标准电压相比，可以获得更低的功耗。

Description

一种基于OTP的低功耗微控制器
技术领域
本发明涉及一种控制器，具体是一种基于OTP的低功耗微控制器。
背景技术
对于芯片设计来说，在设计目标上往往存在冲突，即它们的性能要足够强大，同时功耗又要足够低。本发明提供一种基于OTP的低功耗微控制器SOC设计方案。在微控制器SOC中，程序存储空间由两块OTP存储器（OTP1、OTP2）构成。在应用中，当微控制器SOC所处的应用阶段里仅需要从OTP存储器1中获取指令码时，通过将电源开关控制单元（PGCC）关断，可以关断OTP存储器2（OTP2）的供电电压，从而节省功耗。当微控制器SOC所处的应用阶段里只需要以相对低的速率获取OTP存储器2(OTP2)中的指令码时，通过控制OTP存储器2工作于相对低的工作电压，满足应用需求，并且与OTP存储器2工作于标准电压相比，可以获得更低的功耗。在微控制器SOC典型的应用中，通过本方案可以有效地降低微控制器SOC的功耗，同时方案具有很强的实用性。
发明内容
本发明的目的在于提供一种速度标尺调节方法及装置，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种基于OTP的低功耗微控制器，包括电源开关控制单元PGCCR2、电源模块、电压控制单元、存储器OTP1、存储器OTP2、OTP存储器接口模块、静态随机存取存储器和微控制器内核，所述电源开关控制单元PGCCR2的一端连接供电电压V2，另一端连接电压控制单元，电压控制单元还连接存储器OTP2，OTP存储器接口模块分别连接存储器OTP1、存储器OTP2和微控制器内核，存储器OTP1还连接电源模块。
作为本发明的进一步技术方案：所述微控制器内核还连接静态随机存取存储器。
与现有技术相比，本发明的有益效果是：在应用中，当微控制器SOC所处的应用阶段里仅需要从OTP存储器1中获取指令码时，通过将电源开关控制单元（PGCC）关断，可以关断OTP存储器2（OTP2）的供电电压，从而节省功耗。当微控制器SOC所处的应用阶段里只需要以相对低的速率获取OTP存储器2(OTP2)中的指令码时，通过控制OTP存储器2工作于相对低的工作电压，满足应用需求，并且与OTP存储器2工作于标准电压相比，可以获得更低的功耗。在微控制器SOC典型的应用中，通过本方案可以有效地降低微控制器SOC的功耗，同时方案具有很强的实用性。
附图说明：
图1为本发明的整体方框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，一种基于OTP的低功耗微控制器，包括电源开关控制单元PGCCR2、电源模块、电压控制单元、存储器OTP1、存储器OTP2、OTP存储器接口模块、静态随机存取存储器和微控制器内核，所述电源开关控制单元PGCCR2的一端连接供电电压V2，另一端连接电压控制单元，电压控制单元还连接存储器OTP2，OTP存储器接口模块分别连接存储器OTP1、存储器OTP2和微控制器内核，存储器OTP1还连接电源模块。
微控制器内核还连接静态随机存取存储器。
本发明的工作原理是：如图 1所示。微控制器SOC内部包括电源模块（POWER）、电源开关控制单元（PGCC）、电压控制单元（VCC）、静态随机存取存储器（SRAM）、OTP存储器1（OTP1）、OTP存储器2（OTP2）、OTP存储器接口模块（OTP_INTF）、微控制器内核（MCU_CORE）等组成部分。
在微控制器SOC中，OTP存储器1（OTP1）与OTP存储器2（OTP2）一起组成微控制器SOC的程序存储器。用户程序存储于OTP存储器1（OTP1）与OTP存储器2（OTP2），微控制器内核（MCU_CORE）通过指令总线(ins_bus)从程序存储器中读出用户的指令码，然后执行相应的操作。数据存储器是微控制器SOC中用来保存数据的存储器。在本方案中，由两块OTP存储器OTP1与OTP2构成微控制器SOC的数据存储器。
微控制器内核（MCU_CORE）需要读取指令码时，将指令存储空间地址发送至OTP存储器接口模块（OTP_INTF），OTP存储器接口模块（OTP_INTF）负责对地址进行译码，将访问地址映射到两块OTP存储器中之一的物理地址。对于用户来说，微控制器SOC内部的程序存储器是依然是一块连续的存储空间，而不会因为SOC内部采用了两块OTP存储器而有所不同，不会影响用户的使用习惯。
微控制器SOC工作时，外部供电至微控制器SOC，然后在微控制器SOC内部的电源模块（POWER）会产生两个供电电压。其中，一个供电电压为OTP存储器1（OTP1）进行供电。另一个供电电压为OTP存储器2（OTP2）进行供电。OTP存储器1（OTP1）的供电电压是常开的。OTP存储器2（OTP2）的供电电压可以通过电源开关控制单元（PGCC）关闭或者开启。电源开关控制单元（PGCC）的开关受控于微控制器内核输出的供电开关控制信号（v2en）。当电源开关控制单元（PGCC）检测到供电开关控制信号（v2en）为低电平状态时，电源开关控制单元（PGCC）将被关闭，OTP存储器2（OTP2）的供电将被关断，OTP存储器2将不产生功耗。当电源开关控制单元（PGCC）检测到供电开关控制信号（v2en）为高电平状态时，电源开关控制单元（PGCC）将被开启，电源开关控制单元（PGCC）后的输出供电电压VDD2_G将被连接至电压控制单元（VCC）的输入端。电压控制单元（VCC）会根据其控制端口对输入电压进行转换，产生输出电压直接作为OTP存储器2（OTP2）的供电电压。电压控制单元（VCC）的输出电压VDD2_A受控于微控制器内核输出的供电电压控制信号（vs_cfg）。
当用户应用只需从OTP存储器1中读回指令码并执行相应的操作，而不需要从OTP存储器2中读取指令时，通过关闭OTP存储器2（OTP2）的供电电压，OTP存储器2的功耗将为零，使微控制器芯片能够在应用时获得更低的功耗。
当用户应用需要从OTP存储器2中读取指令时，MCU内核输出的供电开关控制信号（v2en）为高电平状态，OTP存储器2（OTP2）的供电电压被开启，OTP存储器2中的存储的指令码可以被MCU内核获取。当用户应用对工作频率的要求不高时，MCU内核只需要以相对低的速率获取存储于OTP存储器2的指令码。此时，MCU内核通过其输出的供电电压控制信号（vs_cfg）将OTP存储器2置于相对低的工作电压，使MCU内核既能从OTP存储器2中正常读取指令码，同时又能够获得比OTP存储器2处于标准电压时更低的功耗。通过以上的控制，可以使微控制器芯片在应用时获得更低的功耗。当用户应用对工作频率的要求较高时，MCU内核需要以相对高的速率获取存储于OTP存储器2的指令码。此时，MCU内核通过其输出的供电电压控制信号（vs_cfg）增大OTP存储器2的工作电压。OTP存储器2获得相对高的供电电压后，MCU内核就能够以相对快的速率去读回存储于OTP存储器2的指令码。当用户应用需要以最快工作的速率去获取指令码时，MCU内核需要通过其输出的供电电压控制信号（vs_cfg）控制电压控制单元（VCC）输出OTP存储器2的标准工作电压，使其能够在安全的工作电压下支持最快获取速率。
对于一些典型的应用，微控制器SOC在较长的时间里只需要从OTP存储器1中读取指令码并执行相应的操作，通过将OTP存储器2置于零功耗模式，可以节省较多的功耗。对于一些典型的应用，微控制器SOC在较长的时间里只需要比较低的速率从OTP存储器2中读取指令码并执行相应的操作，通过将OTP存储器2置于相对低的工作电压，亦可以节省较多的功耗。并且，本方案具有较强的实用性。

Claims (2)

1.一种基于OTP的低功耗微控制器，其特征在于，包括电源开关控制单元PGCCR2、电源模块、电压控制单元、存储器OTP1、存储器OTP2、OTP存储器接口模块、静态随机存取存储器和微控制器内核，所述电源开关控制单元PGCCR2的一端连接供电电压V2，另一端连接电压控制单元，电压控制单元还连接存储器OTP2，OTP存储器接口模块分别连接存储器OTP1、存储器OTP2和微控制器内核，存储器OTP1还连接电源模块。
2.根据权利要求1所述的一种基于OTP的低功耗微控制器，其特征在于，所述微控制器内核还连接静态随机存取存储器。
CN201710072373.3A 2017-02-10 2017-02-10 一种基于otp的低功耗微控制器 Pending CN106886506A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710072373.3A CN106886506A (zh) 2017-02-10 2017-02-10 一种基于otp的低功耗微控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710072373.3A CN106886506A (zh) 2017-02-10 2017-02-10 一种基于otp的低功耗微控制器

Publications (1)

Publication Number Publication Date
CN106886506A true CN106886506A (zh) 2017-06-23

Family

ID=59179894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710072373.3A Pending CN106886506A (zh) 2017-02-10 2017-02-10 一种基于otp的低功耗微控制器

Country Status (1)

Country Link
CN (1) CN106886506A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046182A1 (en) * 2006-07-25 2008-02-21 Po-Yin Chao Integrated Circuit with Self-Proofreading Function, Measuring Device using the same and Method for Self-Recording Parameter
CN203338067U (zh) * 2013-05-29 2013-12-11 无锡华润矽科微电子有限公司 嵌入式系统中otp存储元件编程控制的电路结构
CN103777537A (zh) * 2014-01-28 2014-05-07 无锡云动科技发展有限公司 一种低功耗控制电路及存储装置
US20140297928A1 (en) * 2013-03-28 2014-10-02 Dialog Semiconductor B.V. Electronic Circuit for and Method of Executing an Application Program Stored in a One-Time-Programmable (OTP) Memory in a System on Chip (SoC)
CN206441163U (zh) * 2017-02-10 2017-08-25 深圳市博巨兴实业发展有限公司 一种基于otp的低功耗微控制器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046182A1 (en) * 2006-07-25 2008-02-21 Po-Yin Chao Integrated Circuit with Self-Proofreading Function, Measuring Device using the same and Method for Self-Recording Parameter
US20140297928A1 (en) * 2013-03-28 2014-10-02 Dialog Semiconductor B.V. Electronic Circuit for and Method of Executing an Application Program Stored in a One-Time-Programmable (OTP) Memory in a System on Chip (SoC)
CN203338067U (zh) * 2013-05-29 2013-12-11 无锡华润矽科微电子有限公司 嵌入式系统中otp存储元件编程控制的电路结构
CN103777537A (zh) * 2014-01-28 2014-05-07 无锡云动科技发展有限公司 一种低功耗控制电路及存储装置
CN206441163U (zh) * 2017-02-10 2017-08-25 深圳市博巨兴实业发展有限公司 一种基于otp的低功耗微控制器

Similar Documents

Publication Publication Date Title
EP2677522B1 (en) Method and system for fast initialization of a memory unit
CN101329589B (zh) 一种低功耗读写寄存器的控制系统及方法
CN203520080U (zh) 一种通用变频器实时控制器
TWI224728B (en) Method and related apparatus for maintaining stored data of a dynamic random access memory
CN103064503A (zh) 片上系统及其缓存器
CN206441163U (zh) 一种基于otp的低功耗微控制器
CN103150288B (zh) 一种快速开机的soc芯片及其实现方法
CN201444394U (zh) 可修改配置参数的ddr2控制器
CN106648033A (zh) 一种低功耗的微控制器soc
CN201352461Y (zh) 一种闪存烧录装置
CN106886506A (zh) 一种基于otp的低功耗微控制器
CN206339932U (zh) 一种低功耗的微控制器soc
CN202563497U (zh) 一种flash-net动漫游戏通讯接口
CN201741409U (zh) 一种大容量nand flash扩展模块
CN100562837C (zh) 在一微处理器中减少电力消耗的电路与方法
CN109558336A (zh) 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
CN206133459U (zh) 降低mcu芯片待机功耗的系统
CN205318366U (zh) 一种固件烧写装置
Huang et al. SmartBackup: An efficient and reliable backup strategy for solid state drives with backup capacitors
CN202404579U (zh) 伪并行总线接口电路
CN205028277U (zh) 一种具有写入保护功能的固态硬盘
CN201397549Y (zh) 一种基于fpga的税控收款机
CN206460290U (zh) 一种基于arm+cpld结构的继电器组控制装置
CN104867520A (zh) 基于铁电存储器的励磁装置智能数据存储单元及工作方法
CN207895434U (zh) 一种片外norflash存储芯片启动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170623

RJ01 Rejection of invention patent application after publication