CN101091146A

CN101091146A - 管理移动装置功率的技术

Info

Publication number: CN101091146A
Application number: CNA2005800450962A
Authority: CN
Inventors: E·罗滕; A·伯科维茨; A·门德尔森; A·纳维
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2004-12-28
Filing date: 2005-12-28
Publication date: 2007-12-19
Also published as: WO2006071945A2; WO2006071945A3; TW200727124A; EP1831770A2; US20060143485A1

Abstract

描述管理移动装置的功率的系统、设备、方法和制品。设备可以包括功率管理模块，以便把处理器的操作上下文保存到至少一个存储器单元，并且把给处理器的功率减小到上下文保留点以下。描述了其它实施例并且提出了权利要求。

Description

管理移动装置功率的技术

背景技术

一些技术可以用来降低某些装置，特别是利用电池组作为电源的那些装置中的运行功率。装置可以具有各种操作模式，以便当该装置不是处在全操作状态时逐渐减少功率使用。例如，可以在某些非使用时段之后把装置置于“休眠模式”或“深休眠模式”，以便节省电池组功率。但是，装置的某些元件甚至在这样的各种不同的功率降低模式下仍然消耗显著数量的功率。因而，有必要改善用于装置或系统的功率降低技术。

附图说明

图1举例说明装置100的部分框图。

图2举例说明功率管理模块200。

图3举例说明编程逻辑300。

具体实施方式

各实施例可以一般地涉及利用一种低动态功耗状态来减小由包括使用电池组电源的电子装置(诸如便携式计算机)的各种电子装置消耗的功率量。所述实施例不限于这个方面。

图1举例说明装置100的部分框图。装置100可以包括若干元件、部件或模块，本文中总起来称其为“模块”。可以用以下各种形式来实现模块：电路；集成电路；专用集成电路(专用IC)；集成电路阵列；包括集成电路或集成电路阵列的芯片组；逻辑电路；存储器；集成电路阵列或芯片组的元件；堆叠式集成电路阵列；处理器；数字信号处理器；可编程逻辑器件；代码；固件；软件和它们的任何组合。尽管图1示出具有某种布局的有限数目的模块的装置100，但是，可以理解，装置100可以根据给定实现方案的需要按任意多种布局包括或多或少的模块。所述实施例不限于这个方面。

在一个实施例中，装置100可以包括移动装置。例如，移动装置100可以包括计算机，膝上计算机，超膝上型计算机，手持式计算机，蜂窝电话，个人数字助理(PDA)，无线PDA，组合式蜂窝电话/PDA，便携式数字音乐播放器，传呼机，双向传呼机，站，移动订户台等。所述实施例不限于这个方面。

在一个实施例中，装置100可以包括处理器102。例如，可以用通用处理器、诸如因特尔公司(位于SantaClara，加里福尼亚州)制造的处理器来实现处理器102。处理器102也可以包括专用处理器，诸如控制器，微控制器，嵌入式处理器，数字信号处理器(DSP)，网络处理器，输入/输出(I/O)处理器等。所述实施例不限于这个方面。

在一个实施例中，处理器102可以接收来自时钟发生器104的外部时钟信号(BCLK)，信号104a。处理器102还可以接收来自电压调整器106的电源电压106a。时钟发生器104和电压调节器106两者都可以控制来调整处理器102中的核心电压电平以及核心时钟频率，如下面进一步描述的。

在一个实施例中，处理器102可以耦合到高速缓存存储器114。处理器102还可以耦合到主机桥116，其包括用于控制系统存储器120的存储器控制器。主机桥116可以耦合到系统总线122。在一个实施例中，例如，系统总线122可以包括如在1995年6月1日出版的PCI本地总线规范(产品版本Rev2.1)中定义的外围组件互联(PCI)总线。系统总线122可以耦合其它部件，包括耦合到I/O装置126的视频控制器124和外围设备插槽128。I/O装置126的实例可以包括显示器或监视器。可以通过系统桥132把辅助或扩展总线130耦合到系统总线122。系统桥132可以包括不同端口的接口电路，所述不同端口包括一个或多个通用串行总线(USB)端口134和海量存储端口136。海量存储端口136可以连接到例如海量存储装置，诸如磁盘驱动器(诸如硬盘驱动器)，光盘驱动器(诸如紧凑型光盘(CD)驱动器或数字化通用光盘(DVD)驱动器)等。所述实施例不限于这个方面。

在一个实施例中，其它模块可以耦合到辅助总线130。例如，辅助总线130可以耦合到输入/输出(I/O)电路138。I/O电路138可以耦合到各种不同端口，诸如并行端口140，串行端口142，软盘驱动器144，红外端口146，等。可以在辅助总线130上设置用于存储基本输入/输出系统(BIOS)例程的非易失存储器148。此外，I/O装置150和音频控制装置152也可以耦合到辅助总线130。例如，I/O装置150可以包括键盘，鼠标，触摸板，触摸屏，指针，等等。所述实施例不限于这个方面。

在一个实施例中，装置100可以接收来自耦合到多个电池组110a、110b外部电源端口112的电源电路108和的主电源电压。另一方面，装置100可以由电池组110、外部电源112或两者的组合供电。当在电池组110和外部电源112之间切换对装置100的供电时，可能发生电源转变。例如，当将外部电源接入装置100或从装置100除去时，可能发生电源转变。在另一个实例中，当装置100连接到或“坞对接”到坞站(docking station)或基准单元(base unit)时，可能发生电源转变。电源转变可能从电源电路108发生中断。例如，所述中断可能包括系统管理中断(SMI)118。SMI 118可以将电源转变通知系统软件。例如，装置驱动器可以设置来通过电源和即插即用通知向操作系统登记来检测电源转变和坞接事件。所述实施例不限于这个方面。

图2可以举例说明功率管理模块200。在一个实施例中，装置100可以包括功率管理模块200。功率管理模块200可以管理和控制从电源电路108到处理器102的功率输送。在一个实施例中，例如，功率降低模块108可以按照高级配置和电源接口(ACPI)规范(“ACPI规范”，1999年12月修订版1.0)工作。例如，可能希望当利用电池组(诸如电池组110)工作时减小装置100中的功耗。若电池组110必须频繁地重新充电，则会降低装置100的有用性。ACPI规范陈述了关于如何根据装置100的使用程度降低便携式或其他类型计算机系统的动态功耗的信息。

ACPI规范一般可以为用于计算机系统的微处理器定义四种处理器功耗状态。所述四种处理器功耗状态有时称作功率状态C0-C3。CO功率状态可以表示处理器102执行指令的时候。C1-C3功率状态可以表示处理器102不执行指令的时候。在正工作的计算机系统中，操作系统可以动态地把空闲处理器转变到适当的功耗状态。

C1功率状态是具有最低的等待时间的处理器功率状态。C1功率状态可以把处理器102置于非执行功率状态。另外，C1功率状态没有其它软件可见效能。

C2功率状态相比C1功率状态提供改善的功率节省。类似于C1功率状态，除把处理器102置于非执行功率状态以外，C2功率状态也没有其它软件可见效能。但是，在C2功率状态下，处理器102仍然能够维持系统高速缓存的上下文。

与C1和C2功率状态相比较，C3功率状态还提供较低的动态功耗。处在C3功率状态时，处理器102的系统高速缓存仍旧可以被维持。但是，监听(snoop)被忽略。操作系统软件负责保证维持高速缓存的一致性。在C3功率状态下，处理器102可能不必能够维持该处理器高速缓存相对于其它系统活动的一致性。与C2功率状态相比，C3功耗状态使用较少的功率，但是一般具有较高的退出等待时间。

一般地说，C3功率状态可以使用几种技术来维持高速缓存一致性。例如，操作系统可以在进入C3功率状态之前对高速缓存进行刷新并使其无效。可以通过ACPI规范中描述的技术来提供对高速缓存的刷新。作为另一方案，可以提供硬件技术来防止总线主控器写入存储器。在这种情况下，可以在进入C3功率状态之前禁止总线主控器。当总线主控器请求访问时，处理器102可以从C3功率状态觉醒并且重新启动总线主控器访问。

相对于ACPI规范，因特尔公司进一步定义了第五功率状态。第五功率状态有时可以称作功率状态C4。与功率状态C0-C3相比，C4功率状态提供进一步的功率降低。C4功率状态一般把备用电压降低到最低工作点以下大约100-200mV。这可以使泄漏功耗有相当大的降低。

虽然ACPI规范和周知技术概述的低功耗状态可以有许多优点，但是，存在一些需要更大地降低功耗的实例。当前发展具有不断增大晶体管数目和核心频率的处理器的趋势也导致功率和功率密度不断地增大。另外，努力取得更快和更小元件的制造技术可以带来增大泄漏功率的结果。

然而，进一步减小给处理器的功率可能使处理器有可能丢失它们的操作上下文。操作上下文可以指在给定时刻处理器用来执行指令的信息。例如，处理器可以具有包括一个或多个执行单元、寄存器和它们之间的通信路径的数据通路。执行单元的实例可以包括算术逻辑单元(ALU)或移位器。寄存器可以包括数据寄存器和控制寄存器。寄存器的实例可以包括程序计数器(PC)、中断地址寄存器(IAR)、程序状态寄存器(PSR)、指令寄存器(IR)、存储器地址寄存器(MAR)、存储器数据寄存器(MDR)等。例如，所述PSR可以包含机器的所有状态标志，诸如中断使能、条件码等。在给定时刻存入处理器数据通路的寄存器和执行单元中的信息可以代表处理器的当前操作上下文。另外，在处理器使用的高速缓存和其他片上阵列/存储器中的任何数据也可以包括操作上下文的一部分。所述实施例不限于这个方面。

丢失处理器的操作上下文可能在使处理器觉醒到完全操作状态方面产生延迟。其结果是，用户可能必须等待较长时间才能使用所述处理器在其中运行的装置。另外，丢失操作上下文可能导致装置在没有外部协助的情况下完全不能被唤醒。例如，在某些设计约束条件下，诸如当实现“C状态”技术时，这可能是不能接受的。

某些实施例可以解决这些和其他问题。更具体地说，某些实施例可以涉及第六功率模式，本文中称为“超深休眠”模式。在一个实施例中，例如，功率管理模块200可以命令处理器102在准备进入超深休眠模式(本文中也称为功率状态C5)时保存其自身的操作上下文。一旦已经保存处理器102的操作上下文，功率管理模块200可以把给处理器102的电压减小到低于处理器102的上下文保留点的电平。例如，上下文保留点可以是这样的工作电平，在此工作电平下可能部分或完全丢失处理器102的操作上下文。例如，功率管理模块200可能把电压降低到0伏和0.65伏之间的大约任意位置。可以理解，上述值只是以举例方式给出的，所述实施例没有必要限于这个方面。

再一次参见图2，功率管理模块200可以控制提供给处理器102的核心时钟频率和电源电压电平。在一个实施例中，功率管理模块可以包括第一功率管理控制逻辑部分202和第二功率管理控制逻辑部分204。可以作为主机桥116的一部分或处理器(例如，102，212，214)的一部分来实现第一功率管理控制逻辑部分202。可以作为系统桥132的一部分来实现第二功率管理控制逻辑部分204。作为另一方案，可以按一个或多个单独的芯片的形式(或者以单一单独芯片的形式一起或者利用多个单独芯片)来实现功率管理控制逻辑202，204。所述实施例不限于这个方面。

在一个实施例中，功率管理控制逻辑202，204可以向电压调节器106提供控制信号，以便调整电压调节器106的电压电平。此外，功率管理控制逻辑202可以向处理器102提供控制信号，以便调整处理器102的内部时钟频率。另外，功率管理控制逻辑202，204可以根据给定实现方案的需要把处理器102转变到低功耗状态，包括可能的功率状态C0-C5或它们的包括功率状态C5的任何组合。所述实施例不限于这个方面。

在一个实施例中，功率管理控制逻辑202，204和装置100的其他部件可以在彼此之间传输各种不同的控制和接口信号。可以理解，这里描述的控制信号只是以举例方式给出的，可以按照给定的实现方案的需要使用具有其它值的其他信号。所述实施例不限于这个方面。

在一个实施例中，例如，功率管理控制逻辑202还可以向处理器102提供信号以及向时钟发生器50提供信号，以便把处理器102置于低动态功耗状态(例如，功率状态C0-C5)，使得可以改变处理器102的时钟频率和电源电压电平。

在一个实施例中，例如，功率管理控制逻辑202可以向系统电子电路206(例如，主机桥116和系统桥132)提供信号，表明正在改变来自电压调节器106的电压电平。功率管理控制逻辑202向系统电子电路206提供信号，指示来自电压调节器106的输出处在规范范围内的时间。

在一个实施例中，例如，无论何时装置100处在接通状态，系统电子电路206可以提供电压调节器接通信号。当该信号有效时，电压调节器106开始选定的输出。当电压调节器106的输出接通并且处在规范范围内时，电压调节器106断言一个信号，该信号又控制由功率管理控制逻辑202向系统电子电路206提供的信号的状态。

空闲状态功率主要是由晶体管泄漏引起的，这高度地取决于工作电压。因而，功率管理控制逻辑202可以把处理器102置于功率状态C4(DPRSLP)，以便把备用电压降低到比最低工作点低100-200mV，因此，显著地降低了空闲状态下的泄漏。但是，功率状态C4的电压电平可能受使处理器102维持其操作上下文的需要的限制。例如，在一定的低电压下，数据阵列往往丧失它们的上下文保留能力，尽管触发器阵列和逻辑电路在丢失它们的内容之前一般可以承受电压的进一步降低。继续降低到比该点更低，会要求软件干预，以便在破坏时恢复处理器102的操作上下文，这一般是非常复杂和慢的操作，它既影响性能又影响功率节省。这是为何在某些装置的功率管理规则中一般避免软件干预的一个理由。

在一个实施例中，功率状态C5可以具有比功率状态C4甚至更低的电压电平。因而，在功率状态C5下，可以使提供给处理器102的电压电平足够地低到足以使处理器102丢失它的操作上下文。因此，在把装置100降低到功率状态C5之前，功率管理控制逻辑202可以向处理器102提供CONTEXT_SAVE(上下文保存)信号208。所述CONTEXT_SAVE信号208可以使处理器102将其当前操作上下文保存到存储器中。当从空闲状态退出而到达完全操作状态时，功率管理控制逻辑202可以向处理器102CONTEXT_RESTORE(提供上下文恢复)信号210。所述CONTEXT-RESTORE信号210可以使处理器102恢复保存的操作上下文，从而使处理器102可以在提供给处理器102的功率被降低到功率电平C5之前在同一点重新开始操作。

在一个实施例中，处理器102可以将其操作上下文保存到存储器中。例如，处理器102可以将操作上下文保存到存储器212中。在一个实施例中，存储器212可以包括能够存储数据的任何计算机可读装置，包括易失的和非易失的存储器两者。例如，存储器212可以包括随机存取存储器(RAM)，动态随机存取存储器(DRAM)，双数据速率DRAM(DDRAM)，同步DRAM(SDRAM)，静态RAM(SRAM)，可编程只读存储器(ROM)(PROM)，可擦可编程只读存储器(EPROM)，电可擦可编程只读存储器(EEPROM)，闪存存储器，聚合物存储器诸如铁电聚合物存储器，双向开关半导体(ovonic)存储器，相变或铁电存储器，硅-氧化物-氮化物-氧化物-硅(SONOS)存储器等。所述实施例不限于这个方面。

在一个实施例中，存储器212可以在与处理器102的相同的芯片或管芯上。作为另一方案，处理器102可以把操作上下文存储到外部存储器中，诸如易失存储器120或非易失存储器148。所述实施例不限于这个方面。

在一个实施例中，存储器212可以包括支撑平面(sustain plane)216的一部分。当以易失存储器的形式实现时，例如，支撑平面216可以向存储器212提供足够的功率，以便防止存储器212丢失数据。例如，支撑平面216的电源可以包括用于装置100的同一电池组110a，或者诸如第二电池组110b的分开的电源。具有多个电池组允许改变施加于装置100的各个不同部分的电压电平。当以非易失存储器(诸如闪存存储器)的形式实现时，存储器212可能没有必要包括支撑平面216的一部分。所述实施例不限于这个方面。

在一个实施例中，存储器212可以耦合到控制逻辑214。控制逻辑214可以协助保存操作上下文和/或响应CONTEXT_RESTORE信号210而唤醒处理器102。例如，控制逻辑214可以协助恢复保存的处理器102的操作上下文，以便把处理器102置于完全操作状态。所述实施例不限于这个方面。

值得注意，尽管以功率管理控制逻辑202和/或控制逻辑214的一部分的形式来说明所述保存和恢复操作，但是，可以理解，可以在装置100的任意位置实现把处理器102置于功率状态C5中的保存和恢复操作，并且这仍然属于所述实施例的范围。所述实施例不限于这个方面。

在一个实施例中，可以全部或部分地保存处理器102的操作上下文。在部分保存时，例如，仅仅保存存储在压敏阵列中的操作上下文信息，而可以把电压降低到这样的点，在该点，阵列上下文丢失但是逻辑内容仍然被维持。作为实例，可以将用于处理器102的高速缓存存储器和控制阵列刷新到存储器212，并且一旦退出C5功率状态，可以重新启动所述阵列并且做好工作准备。值得注意，对于把处理器102恢复到先前状态，给定的操作上下文中的某些数据可能是没有必要的。可以通过将高速缓存刷新、将流水线腾空来清除这样的非必要的数据。所述实施例不限于这个方面。

在一个实施例中，可以利用单一存储器单元或多个存储单元来存储操作上下文。在一个实施例中，例如，可以将整个操作上下文存储到存储器212中。在另一个实施例中，例如，可以将操作上下文的一部分存入存储器212，而可以将另一部分存入存储器120和/或148。这种判定可以基于若干因素，诸如成本、速度、管芯面积、引脚计数、操作上下文信息的类型等。例如，假定在与处理器102的相同的芯片或管芯上实现存储器212，而存储器120，148是可以通过存储器总线访问的。可以将处理器102使用的一些较不关键的高速缓存和敏感阵列存储到较慢存储器120和/或148，而可以将较关键的处理器核心存储到较快的存储器212。这可以保证较关键的上下文信息具有较大的几率被存储在利用较快的较昂贵的存储器212的功率管理操作约束中。所述实施例不限于这个方面。

在一个实施例中，在正常处理器操作过程中，可以将处理器102的操作上下文信息的一部分直接存储到存储器单元212。例如，可以将由处理器102使用的一些高速缓存和敏感阵列直接存储到存储器单元212，作为正常处理器操作的的一部分。因为存储器单元212是支撑平面216的一部分，所以存储器单元212将能够维持所述高速缓存和敏感阵列，即使向处理器102提供的功率被降低到上下文保留点以下。当处理器102准备进入C5功率状态时，仅仅处理器核心上下文需要被保存到存储器212，从而减小了进入和/或退出功率状态C5所需的时间量。所述实施例不限于这个方面。

在一个实施例中，可以响应CONTEXT_RESTORE信号而将处理器102恢复到其操作状态。例如，可以使处理器102的电压回到正常操作电平。可以将处理器102的内部变量初始化，并且可以从存储器212和/或存储器120，148恢复保存的操作上下文。若有必要，可以从所述存储器单元恢复附加的阵列，以便完成恢复操作。

值得注意，尽管以信号来描述上下文保存和上下文恢复操作，但是，可以理解，可以利用其它技术来实现这些操作，诸如中断、软件例程、事件管理、间接指示器和其他“虚拟”技术。所述实施例不限于这个方面。

可以参照以下附图和伴随的实例来进一步描述装置100和功率管理模块200的操作。附图中的一些图可以包括编程逻辑。尽管这里提供的这样的图可以包括特定的编程逻辑，但是，可以理解，所述编程逻辑仅仅提供如何能够实现这里描述的一般功能性的实例。此外，给定的编程逻辑不必按照提供的次序执行，除非另有说明。另外，可以通过硬件元件、由处理器执行的软件元件或它们的任何组合来实现所述给定的编程逻辑。所述实施例不限于这个方面。

图3举例说明编程逻辑300。编程逻辑300可以代表由这里描述的一个或多个系统(诸如装置100和/或功率管理模块200)执行的操作。如编程逻辑300所示，在方框302，可以接收减小向处理器提供的功率的信号。在方框304，可以将处理器的操作上下文保存到存储单元。在方框306，可以把向处理器提供的功率降低到处理器的上下文保留点以下。例如，减小功率可以包括减小提供给处理器的电源电压。

在一个实施例中，操作上下文可以包括例如存入处理器数据通路的信息。更具体地说，操作上下文可以包括例如存入用于处理器的至少一个寄存器和执行单元的信息。

在一个实施例中，可以接收增大向处理器提供的功率的信号。可以从所述存储器单元恢复处理器的操作上下文。可以将向处理器提供的功率增大到超过处理器的上下文保留点。

这里已经提出许多具体细节以便透彻理解所述实施例。但是，本专业的技术人员将会明白，可以在没有这些具体细节的情况下实施所述实施例。在其他实例中，没有详细描述众所周知的操作、部件和电路，以免模糊所述实施例。可以理解，这里公开的具体的结构和功能细节可以是有代表性的，但不一定限制所述实施例的范围。

还值得注意，对“一个实施例”或“实施例”的任何引用意味着联系所述实施例所描述的特定的特征、结构或特性被包含在至少一个实施例中。在本说明书中不同的位置上出现的短语“在一个实施例中”不一定全都指同一实施例。

可以利用可以按照任何多个因素(诸如所需的计算速率、功率电平、热允差、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其他性能约束)改变的体系结构来实现某些实施例。例如，可以利用由通用或专用处理器执行的软件来实现实施例。在另一个实例中，可以用专用硬件(诸如电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)或数字信号处理器(DSP)等)来实现实施例。在又一个实例中，可以通过编程的通用计算机部件和定制硬件部件的任何组合来实现实施例。所述实施例不限于这个方面。

可以利用措词“耦合”和“连接”以及它们的派生词来描述某些实施例。应当指出，不打算把这些术语作为彼此的同义词。例如，可以利用术语“连接”来描述某些实施例，表示两个或两个以上元件处在彼此直接的物理或电接触中。在另一个实例中，可以利用术语“耦合”来描述某些实施例，表示两个或两个以上元件处在直接的物理或电接触中。但是，术语“耦合”还可以意味着所述两个或两个以上元件不是处在彼此直接接触中，但是仍然彼此相配合或彼此互相作用。所述实施例不限于这个方面。

例如，可以利用机器可读介质或制品来实现某些实施例，所述机器可读介质或制品可以存储指令或一组指令，若通过机器执行所述指令或一组指令，那么，可以使所述机器执行按照所述实施例的方法和/或操作。这样的机器可以包括，例如，任何适当的处理平台、计算平台、计算装置、处理装置、计算系统、处理系统、计算机、处理器等，并且可以利用硬件和/或软件的任何适当的组合来实现这样的机器。所述机器可读介质或制品可以包括，例如，任何适当类型的存储器单元、存储器装置、存储器制品、存储器介质、存储装置、存储制品、存储介质和/或存储装置，例如，存储器、可拆卸的或不可拆卸的介质、可擦除或不可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、紧凑型光盘只读存储器(CD-ROM)、可记录紧凑型光盘(CD-R)、可重写紧凑型光盘(CD-RW)、光盘、磁介质、各种不同类型的数字通用盘(DVD)、带、盒带等。指令可以包括适当类型的代码，诸如源代码、编译代码、解译代码、可执行的代码、静态代码、动态代码等。可以利用任何适当的高级、低级、面向对象的、可视的、编译和/或解译编程语言，诸如，C、C++、Java、BASIC、Perl、Matlab、Pascal、可视化BASIC、汇编语言、机器码等来实现所述指令。所述实施例不限于这个方面。

除非另有具体说明，可以理解，术语诸如“处理”、“运算”、“计算”、“确定”等是指计算机或计算系统或类似的电子计算装置的动作和/或过程，它对代表计算系统的寄存器和/或存储器中的物理量的数据进行操作和/或变换成类似地代表计算系统的存储器、寄存器或其它这样的信息存储器、传输或显示装置中的物理量的其它数据。所述实施例不限于这个方面。

虽然如这里所描述的那样，已经举例说明了所述实施例的某些特征，但是，对于本专业的技术人员来说，将出现许多修改、替代、变化和等同物。因此要明白，后附的权利要求书用来涵盖所有这样的修改和变化，因为它们落在所述实施例的真正的精神范围内。

Claims

1.一种设备，它包括功率管理模块，以便将关于处理器的操作上下文保存到至少一个存储器单元，并且把给所述处理器的功率减小到上下文保留点以下。

2.如权利要求1所述的设备，所述操作上下文包括在处理器数据通路中存储的信息，所述处理器数据通路包括用于所述处理器的至少一个寄存器和至少一个执行单元。

3.如权利要求1所述的设备，其中所述处理器将耦合到第一电源，而所述存储器单元将耦合到第二电源。

4.如权利要求1所述的设备，其中所述功率管理模块包括功率管理控制逻辑，所述功率管理控制逻辑把上下文保存信号发送到所述处理器，所述处理器响应所述上下文保存信号而把所述操作上下文保存到所述存储器单元。

5.如权利要求4所述的设备，其中所述功率管理控制逻辑将把上下文恢复信号发送到所述处理器，所述处理器响应所述上下文恢复信号而把所述操作上下文从所述存储器单元恢复到所述处理器。

6.如权利要求1所述的设备，其中所述操作上下文保存到多个存储器单元中。

7.一种系统，它包括：

第一电源；

包括静态随机访问存储器的至少一个存储器单元；

耦合到所述存储器单元和所述第一电源的处理器；和

耦合到所述处理器、所述存储器单元和所述第一电源的功率管理模块，所述功率管理模块把所述处理器的操作上下文保存到所述存储器单元并且把由所述第一电源提供给所述处理器的功率减小到上下文保留点以下。

8.如权利要求7所述的系统，其中所述操作上下文包括在处理器数据通路中存储的信息，所述处理器数据通路包括用于所述处理器的至少一个寄存器和至少一个执行单元。

9.如权利要求7所述的系统，还包括耦合到所述存储器单元的第二电源，所述第二电源向所述存储器单元提供功率。

10.如权利要求7所述的系统，其中所述功率管理模块包括功率管理控制逻辑，所述功率管理控制逻辑把上下文保存信号发送到所述处理器，所述处理器响应所述上下文保存信号而把所述操作上下文保存到所述存储器单元中。

11.如权利要求10所述的系统，其中所述功率管理控制逻辑将把上下文恢复信号发送到所述处理器，所述处理器响应所述上下文恢复信号而把所述操作上下文从所述存储器单元恢复到所述处理器。

12.如权利要求7所述的系统，还包括多个存储器单元，并且其中所述操作上下文保存到所述多个存储器单元中。

13.一种方法，它包括：

接收用于减小给处理器的功率的信号；

把处理器的操作上下文保存到存储器单元中；和

把给所述处理器的功率减小到与所述处理器的上下文保留点以下。

14.如权利要求13所述的方法，其中所述操作上下文包括在处理器数据通路中存储的信息。

15.如权利要求13所述的方法，其中所述操作上下文包括在用于所述处理器的至少一个寄存器和执行单元中存储的信息。

16.如权利要求13所述的方法，其中所述减小给所述处理器的功率的步骤包括把给所述处理器的电源电压减小到所述上下文保留点以下。

17.如权利要求13所述的方法，还包括：

接收用以增大给所述处理器的功率的信号；

从所述存储器单元恢复所述处理器的操作上下文；和

把给所述处理器的功率增大到所述处理器的上下文保留点以上。

18.一种制品，它包括包含指令的计算机可读存储介质，若执行所述指令，则启动系统执行以下操作：接收用以减小给处理器的功率的信号；把处理器的操作上下文保存到存储器单元中；和把给所述处理器的功率减小到所述处理器的上下文保留点以下。

19.如权利要求18所述的制品，其中所述操作上下文包括在处理器数据通路中存储的信息。

20.如权利要求18所述的制品，其中所述操作上下文包括在用于所述处理器的至少一个寄存器和执行单元中存储的信息。

21.如权利要求18所述的制品，还包括指令，若执行所述指令，则启动系统执行以下操作：把给所述处理器的电源电压减小到所述上下文保留点以下。

22.如权利要求18所述的制品，还包括指令，若执行所述指令，则启动所述系统执行以下操作：接收用以增大给所述处理器的功率的信号；从所述存储器单元恢复所述处理器的所述操作上下文；和把给所述处理器的功率增大到所述处理器的上下文保留点以上。