CN104205000B

CN104205000B - 基于电路的动态电容控制功率门电路

Info

Publication number: CN104205000B
Application number: CN201280072143.2A
Authority: CN
Inventors: V·斯维尔兰; M·泽尔里克森; K·科怀恩; N·尼尔拉坎塔姆; N·昂格尔
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2017-09-15
Anticipated expiration: 2032-03-30
Also published as: CN104205000A; US9594412B2; WO2013147850A1; US20130275782A1

Abstract

在一个实施例中，本发明包括一种装置，该装置具有：估计逻辑，用于在多个处理器周期期间估计处理器的处理器电路的动态电容；功率门计算器，用于基于动态电容估计，计算用于耦合至负载线以及在电压调节器和处理器电路之间的功率门电路的控制值；和控制器，用于基于控制值控制功率门电路的阻抗。其它实施例被描述和被要求保护。

Description

基于电路的动态电容控制功率门电路

技术领域

各实施例与集成电路中的功率管理相关。

背景技术

在诸如处理器之类的各种集成电路中，工作负载改变可以非常迅速地发生。因此，动态电容(Cdyn)也可以迅速变化，例如在非常少的时钟周期中从很低至很高值变化。但是，包括数字控制器和将经调节电压提供给处理器的电压调节器的电压调节器回路的响应更慢的多，则因此用于设备的特定电压(VID)被设置为最差情况电流消耗，也被称为功率病毒(power virus)。甚至在最差情况电压降的情况下，电路电压不必下降至目标值以下。设置此电路电压使得电路所见电压足以用于无差错操作。

但是，为最差情况电流消耗设置VID暗示在大多数情况中(即当不运行功率病毒时)，电路经历比需求电压更大的供应电压，且因此电路消耗太多功率，作为额外的泄露以及来自电路切换所跨越的额外电压。

为了辅助功率管理，集成电路管芯可以包括一个或多个门控功率域，用于门控功率域的功率可以被选择地应用和中断，参考功率门控。通常地，当不需要门控功率域的电路时，功率门控被用来间歇性地禁用或停用整个门控功率域以保存功率。这可以被称为将门控功率域置于睡眠模式或状态。

功率门在电源和门控配电网(门控电网)之间呈现固有的阻抗。根据欧姆定律，基于功率门的阻抗和对应门控功率域的电流消耗，门控电网电压可以与电源电压不同。

可以基于预期负载条件设定控电压。出于谨慎，可假定最大负载条件或最大电流消耗。但是在操作期间，门控功率域从门控电网消耗的电流可能比预期更少，和/或电流消耗随着时间可能变化。门控功率域消耗的电流可能比预期更少时，在总负载线上的电压降比预期的更少。因此，门控电网电压可以比目标门控电压更高。更高的门控电压可能不必提高门控功率域的性能，且可通过增加的泄露和/或活跃的功耗降低功率效率。

附图简述

图1是根据本发明的实施例的配电系统的框图。

图2是根据本发明的实施例的控制器的框图。

图3是根据本发明的实施例的执行动态功率门控的方法的流程图。

图4是根据本发明的一个实施例用于估计动态电容的方法的流程图。

图5是根据本发明的实施例的处理器的框图。

图6是根据一个实施例的处理器的协同设计的环境框图。

图7是根据本发明的一个实施例的处理器核的框图。

图8是根据本发明的实施例的系统的框图。

详细描述

在各个实施例中，在电压调节器和诸如处理器之类的半导体管芯电路之间耦合的功率门电路可以被控制为正确地实现最小的过电压并且因此当运行非功率病毒应用时最小化总功率。更特定的是，各实施例可以提供动态功率门控(DPG)系统以独立地控制在电压调节器和处理器电路之间耦合的多个功率门。在一个实施例中，系统可以包括控制器和可以在控制器的控制下被独立控制的功率门。

当某些处理器块/核是不活动时，为了控制泄露，处理器包括功率门以当电路空载时减少漏电流。这些功率门可以是在电压调节器和由电压调节器供电的电路之间耦合的负载线的一部分，且相比于通过功率控制单元(PCU)的控制回路调节VID，可更快速地(例如在大约几个时钟周期中)调节这些功率门。

为了控制通常针对大多数非功率病毒应用发生的过电压，大量将启用的功率门可以被控制。通过随着Cdyn变化而改变所启用的功率门的晶体管门宽度，使得能够控制功率门的阻抗，因此在当由应用消耗的Cdyn比功率病毒的Cdyn少的情况时吸收过电压，且因此吸收为其计算VID的电流。因此，甚至当电路在运行时，功率门的某些部分被禁用，因此将设备上(Vcc设备)的门控供应电压降至合适的电平，从而减少活跃的和泄露的功率。在其它实施例中，可通过适当控制功率门的门电压使得所有功率门在较低电平下被启用，和/或通过混合偏置和切换部分使得功率门中的一些被完全启用、一些被完全禁用且其它被部分启用以在降低电平下传导，来控制阻抗。

现在参考图1，所示出的是根据本发明的实施例的配电系统的框图。如图1所示，系统10可以被用来将经调节的电压提供至诸如处理器之类的集成电路。虽然本文描述的各实施例是关于多核处理器，然而理解本发明的范围在这点上不受限制，且其他各实施例可以结合从由高度控制送达的经调节且可控的电压处获益的其他集成电路或其他电子设备使用。

如图1所示，系统10包括电压调节器20。在各个实施例中，电压调节器20可以是将经调节的电压提供至第一配电网络25的片外调节器。第一配电网络25可以包括诸如电线、耦合元件等的将经调节的电压提供至处理器内部电路的电路。依次地，从配电网络25输出的电压可以通过功率门电路30和通过第二配电网络35被提供，第二配电网络35可以类似地包括诸如电线、耦合元件等的电路以因此提供经调节的电压至电路40。注意到设备电压V_{cc_设备}可以在此第二配电网络的输出处被提供至电路40。在图1的实施例中，电路40可以对应多核处理器或其他此集成电路的某些或所有电路。

如图1所示，功率门30可以作为多个切换设备实现。在所示的特定实施例中，可存在多个金属氧化物半导体场效应晶体管(MOSFET)M1-Mn。在一个实现中，每个MOSFET可以是P沟道MOSFET(PMOS)，虽然其他实施例可能使用N沟道MOSFETs(NMOS)或其他这样的切换设备。对于图1所示的电路，可以在PMOS设备的门端子处通过从控制器50接收的控制信号门控每个PMOS设备M1-Mn。因此当被启用时，经调节的电压可以被提供至电路40，例如，从每个MOSFET的源端子至漏端子。因此，启用的开关通过第二配电网络35提供功率门控电压V_{cc_设备}。如下文将进一步描述，控制器50可以基于各个输入操作以控制这些开关。如下文将进一步描述的，一般而言，输入可对应关于处理器的操作参数的信息，包括其活动等级、各种开销、固定值等。

现参照图2，所示出的是根据本发明实施例的控制器的框图。如图2所示，控制器50可以包括各种可配置逻辑、其他硬件、固件和其组合以生成用于功率门电路的控制信号。如所示，控制器50包括下文将进一步描述的动态电容估计器60，可以接收关于处理器活动等级的输入。因此，估计器60可以生成估计的电容比，其在一个实施例中可以对应于：C＝C_{dyn_app}/C_{动态功率病毒}，其中C_dyn-app是在处理器(或被分析的部分)上正被执行的当前工作负载的动态电容，且C_{动态功率病毒}是对应于在处理器(或部分)上被执行的功率病毒的最大工作负载的动态电容。

因此，估计器60将所估计的比率C提供给更新逻辑70。在各个实施例中，更新逻辑70可以修改或更新此比率为更新的值C`。为了这个目的，更新逻辑70可以接收各种信息，包括诸如关于停止、时钟门控信号、数据模式等的附加的硬件动态信息，和在一些实施例中的可编程权重。

基于所有的该信息，更新逻辑70可以生成被提供给功率门设置计算器80的经更新的比率C`。在一个实施例中，例如，更新逻辑70可以使用增加或减少预先确定的比特数以生成C`。在各个实施例中，计算器80可以使用经更新的比率值，连同阻抗值R的比率和功率值A的比率一起计算功率门设置。在一个实施例中，该阻抗值R的比率可以根据以下计算：R＝R_{PG_功率病毒}/R_负载线，其中R_{PG_功率病毒}是功率门阻抗(当完全开启时)以及R_负载线是总负载线阻抗。在一个实施例中，该比率功率值A可以根据以下计算：A＝P_{AC_功率病毒}/P_功率病毒，其中P_{AC_功率病毒}是当处理器正在执行功率病毒应用时的活动功率以及P_功率病毒是处理器在执行功率病毒应用时的总功率。在一个实施例中，计算器80可以计算对应于1/M的功率门设置，此处1/M对应于应该被保留启用以优化/最小化过电压的功率门的宽度的一部分。换言之，M可以被定义为：M＝W_{PG_功率病毒}/W_{PG_App}，其中W_{PG_功率病毒}是在功率病毒应用期间核中启用的所有功率门的总宽度，而W_{PG_App}是在典型的应用期间被启用以最小化过电压的功率门的总宽度。

此功率门设置值1/M可以被提供给功率门控制器90。在一个实施例中，功率门控制器90可以基于此功率门设置生成控制信号。例如，功率门控制器90可以设置某些控制信号为低电平有效(假设功率门是PMOS设备使得这些开关设备将被启用)。相反，高电平无效的信号将被生成用于对应的保持断开的开关。虽然在图2的实施例中的高电平中被示出，然而理解本发明的范围不限于这点。

现参考图3，示出根据本发明的实施例的执行动态功率门控的方法的流程图。如图3所示，方法200可至少部分地通过耦合于功率门电路的控制器执行。在一个实施例中，该控制器可以被实现为处理器的功率控制单元(PCU)的逻辑，虽然该控制器在其他实施例中可以位于其他位置。注意到该操作可以在中间件中被执行，该中间件在实际硬件的顶端运行且将高级软件(诸如OS或应用)的指令转换为本机、硬件代码。如所示，方法200可以通过确定一组要执行的指令(块210)开始。例如，给定大小的指令窗口，如以处理器的给定周期数(例如5-10周期)中执行的指令可以被分组在一起。根据该指令组，估计的动态电容比率(C)可以被估计(块220)。将在下文进一步描述估计执行的细节。但是，只需要说明该估计可基于由指令执行导致的近似动态电容就足够了。这进而可以至少部分地基于正在执行的指令类型，以及更具体地基于用来执行这些指令的处理器电路的类型。

仍然参考图3，控制接下来传递到块230，其中该比率可以被调节。更特别地，该值可以基于硬件动态信息被调节，这将会在下文进一步描述。因此，经调节的动态电容比率(C`)可以被确定。下一步，控制传递到块240，其中该经调节的比率C`可以被转换成功率门阻抗设置(块240)。然后，可通过使用该功率门阻抗设置控制该功率门阻抗(块250)。例如，可以从控制器发送控制信号至功率门电路的开关，以因此导致至少一些开关被启用且一些开关被禁用，由此将合适的电压电平提供至处理器电路。虽然在图3的实施例中的高等级中讨论，然而理解本发明的范围不限于关于此点。

现参考图4，示出根据本发明的一个实施例用于估计动态电容的方法的流程图。方法300也可以在相同的控制器中实现为图2的操作。更特别地，方法300可以对应关于在图3的块200中执行的操作的更多细节。

如所示，方法300可以提供针对指令组窗口的每个时钟周期执行的操作循环。如上文所述，在一个实施例中该窗口可以在约5-10各周期之间。在每一个该窗口周期，控制开始于块310且传递到块320，其中该周期的每个指令可以被映射至动态电容(块320)。在一个实施例中，基于表的映射可以被执行使得对于每一种指令类型，给定的电容值可以被确定。如上文所讨论，在一个实施例中该电容可以基于被启用以用于指令执行的电路的类型。在某些实施例中，例如，该表可以在非易失性存储中被固定和存储。但是，在其他实施例中，该表可以动态地生成，且当处理器温度和/或诸如供电电压之类的其他参数超过特定阈值时可以被更新。

仍参考图4，接下来，控制传递到块330，其中可将周期的同时执行的指令的动态电容相加以获得动态电容和。接下来，控制传递到块340，其中可将校正因子与该动态电容和相加，因此获得经调节的电容和。该块310-340循环可以在被分析的指令窗口的每个周期中被执行。依据结论，控制接下来传递到块350。

在块350中，经调节的电容和可以由指令窗口的多个周期被平均，因此获得每个周期的平均经调节的电容。作为一个示例，在该更大的指令组窗口中的三个周期可以被平均使得每个周期与平均值相关联，该平均值是窗口内的多周期的平均。仍然参考图4，控制接下来传递到块360，其中这些平均经调节的电容和的最大值可以被选择。因此，例如，对于10个周期的指令窗口，可以选择具有最高值的平均经调节的电容和。在块370使用该值，可以计算动态电容比率。更具体地，使用该最大平均经调节的电容和及处理器的最大电容可以计算该比率，处理器的最大电容在一个实施例中可以对应于功率病毒的动态电容值。因此，方法300可以生成估计的动态电容比率，在实施例中示出的该估计的动态电容比率可以用于进一步处理，诸如以上参考图3所描述的。

因此，如上文流程图所阐述的，各个步骤或阶段可以在DPG控制流中执行以将功率门阻抗设置至最优点。作为示例，这些步骤可包括：为给定的指令集估计Cdyn比率(C)；用附加的硬件动态信息(C＝>C’)修改Cdyn估计；将经调节的Cdyn转变成功率门阻抗设置(C’＝>1/M)；以及设置功率门电路的阻抗，以启用/禁用总电路中的仅确定百分比。

在该示例实施例中，估计Cdyn是在正确设置功率门过程中的第一步骤。典型地，指令执行诸如加(ADD)、乘(MULT)、加载(LD)和相似操作等的不同操作。这在表1中示出，其中示出在7个连续周期中指令的执行。

表1

然后如表2所示，每个指令被分配合适的Cdyn值。然后如表3所示，C比率(关于最大C值(Cpv))被导出(最右边一列)。注意到表中使用的数字仅是指令可以使用的各个Cdyn值的示例。

表2

表3

可出现用于代码部分的估计Cdyn的不同方法。在示例实施例中，可以使用以下步骤：如表2所示，当每个指令使用不同数量的晶体管行为以完成不同任务时，映射每个指令至对应的Cdyn值；组合每个同时执行的指令的Cdyn值(例如，如表3的“每周期Cdyn和”列所示的通过把他们相加在一起)以计算给定周期的Cdyn；加入固定的Cdyn成本如Cdyn空闲或与不管多少指令被执行的运行的块有关的Cdyn(如表3的名为“每周期Cdyn和+Cdyn校正因子”列所示)。在表3的示例中，0.4被加至每行/周期。接下来，每个周期的Cdyn值可以与在给定平均窗口中的邻近周期的值取平均。该窗口平均可以被用来将流水线阶段和周期间共享的存在的本地电荷考虑在内。这在表3的名为“跨窗口平均”列中示出。在此特定情况中，可以使用窗口大小为3。最后，最差情况Cdyn可以被选择用于给定代码窗口(列“Cdyn估计”)，其在表3的实施例中以Cdyn比率(C)表达。Cdyn比率是正被分析的代码的Cdyn与功率病毒的Cdyn的比率。在表3，假设功率病毒Cdyn是10，且因此获得0.3的比率。

下文的表4因此示出以下Cdyn估计步骤，该估计可以被修改以将当代码运行时其可发生的某些额外硬件动态信息考虑在内。此修改可以包含不能在Cdyn估计中被很好预测的影响。作为示例，这些修改可以包含诸如处理器停止、主要时钟门控信号和极少的数据模式等的事件。例如，如果处理器在高速缓存中反复地未命中，以及必须等待来自外部存储器的数据，处理器行为将减少且初始Cdyn估计可以被改变。该修改的Cdyn比率C`因此包括动态信息的影响。

表4

以上表4中示出根据本发明的一个实施例的此修改的示例。如表4所示，初始C估计是0.3。高速缓存行为使其增加0.1；当前端仍在运行时，后端流水线停止使其减少0.2。这导致净减少0.1。因此，最后的Cdyn比率(C’)估计是0.2，而不是初始估计(C)的0.3。接下来，该最后的Cdyn比率(C’)可以被转换为功率门设置(1/M)。在实施例中，该转换可以依据以下参数：R，对应于PG阻抗(当完全接通时)与总负载线阻抗的比率；和A，对应于功率病毒活动功率与功率病毒总功率的比率。每个参数取决于供应电压和温度。1/M由以下表达式给出：

可以用很多不同方式来执行计算。一个方法是包含用于C’、R和A的所有预期的/量化值的1/M值的大的检查表。为了更有效，仅包含诸如R和A等的缓慢变化的参数的子部分的小的检查表可以被使用。更小的表可以周期地被更新为Vcc且温度变化在给定的范围之外(例如，超过/低于给定阈值)。对此小表的输入可以因此为C’，且输出1/M。该1/M值对应可以被保持启用以优化/最小化过电压的功率门宽度部分。因此，基于此控制值，1-1/M功率门可被禁用，使电压门阻抗增加M倍并吸收不必要的过电压。这通过使V_{cc_设备}最小化并使通过电路的泄露最小化而减少了总功率，使V_{cc_设备}最小化直接减少了电路中的每个节点转换的ΔVcc。

注意到可对每个电路(例如核)执行一个以上的DPG区域/计算以将电路行为中的空间差和电压降考虑在内。即，可以为每个电路定义多个区域，且可导出多个决策、计算和1/M设置，以及为每电路/核的不同区域保留启用不同数量的功率门。因此，根据各个实施例，动态电容可以被估计和转换成功率门设置。因此，该动态电容可以被动态地估计，并且基于该值，可启用/禁用功率门的仅仅一部分以优化负载线。因此，在各个实施例中，根据本发明的实施例，半导体产品可能在平均值上比没有动态功率表的产品使用更少的功率。

如本文所述的用于执行DPG的控制系统可以接收各种输入和为功率门电路阻抗估计合适的设置(例如，禁用功率门的正确部分以实现合适的电压降)。为了实现DPG操作的正确控制，可以获得电流消耗的良好估计。如果电流被低估，功率门阻抗将被设置过高且导致IR降的过高。进而，这将导致比目标更低的V_{cc_设备}且可能导致错误的计算。另一方面，如果电流消耗被高估，电路的一些过电压将减少节约功率。

现参照图5，所示出的是根据本发明实施例的处理器的框图。如图5所示，处理器400可以是包括多个核410_a–410_n的多核处理器。如图所示，每个核可以被耦合以接收来自对应功率门电路412_a–412_n的供电电压。在一些实施例中，功率门电路412可以作为线性调节器以提供经调节电压至对应的核。

在各个实施例中，这些功率门电路可以作为开关被控制以当核处于低功率状态时关闭该核的功率以因此减少功率消耗。此外，根据各种实施例，基于正在核上执行的实际指令(或基于核利用的另一测量)，对应功率门电路的可控制阻抗可以被更新，以因此减少提供给对应核的过电压，以通过活动功率和泄露功率两者的减少再一次减少功率消耗。

如图5的实施例所示，电压调节器405可以被耦合至处理器400以提供经调节的电压，经调节的电压进而可以被耦合至每个功率门电路。注意到虽然示出对应的每核功率门电路，然而理解本发明的范围在这点上不被限制且在其他实现中，单个功率门电路可以与所有核相关联，或更多的更细粒度控制可以通过提供每核多功率门电路或处理器电路的其他部分实现。

此外，通过提供可以独立控制的多功率门电路，当一个或多个其它核处在低功率状态时，提供允许一个或多个电压调节器提供更大供应至对应核的能力是可能的。即，在某些实施例中控制功率门电路可以基于关于所有这些功率门电路的状态的信息。当一个或多个该功率门电路正呈现满阻抗时(诸如没有电压被提供给相应的核)，如果想要对应的核可能达到更大的性能电平，一个或多个启用的功率门电路可以供应更大电压。正是如此，因为这些不消耗任何电流的内部负载线部分表示电流可用于内部负载线的其他部分，所有这些部分共同地耦合外部负载线至电压调节器。

更进一步，通过提供与共享负载线实现连接的多功率门电路，当多电路中的一个(例如多核中的一个)在少于功率病毒等级中操作时减少在负载线的共享部分上存在的过电压是可能的。例如，假设共享负载线实现和负载线的非共享部分独立地耦合至多核中的每个，在共享负载线实现中负载线的一部分被共享。一般地，当多个核都在功率病毒电平操作时，共享负载线上提供的电压将被设置为足以操作多个核。例如，假设核中的一个减少其功率消耗至功率病毒电平的一半。在这个例子中，过电压可存在于负载线共享部分上。通过提供关于核的该减少负载水平的信息，例如，通过合理控制功率门电路，用于其他核的功率门电路(它可能还在功率病毒电平上操作)可以选择性地被控制以增加其阻抗以因此解决负载线共享部分上的过电压。通过使用此实现，功率减少两倍或更多对比于独立控制可以通过使用来自这些不同功率门电路的信息来实现。注意到在该实现中，当先前更低操作电平-核开始在更高电平中操作时，例如对应功率病毒电平，可出现阻抗的迅速减小。

各种核可以通过互连415被耦合至非核或包括各组件的系统代理逻辑420。如所示，该非核420可以包括可以是末级高速缓存的共享的高速缓存430。此外，该非核可以包括集成存储器控制器440、各种接口450和功率控制单元455。

在各个实施中，功率控制单元455可以包括功率门逻辑457，功率门逻辑457在一个实施例中可以执行固件以实现动态电容估计和对应的功率门阻抗控制。以此方法，功率门逻辑457可以确定用于对应功率门电路的合适的阻抗。注意到虽然在图5的实施例的这个位置中示出，然而理解本发明的范围不限于这点。例如，在其他实现中提供与每个功率门电路有关的本地控制器是可能的，每个功率门电路可以被实现为诸如中间件层之类的软件、固件和/或硬件的组合，当代码被安排在基础的微体系结构运行时，基于将被执行的新来的指令，中间件层可以确定动态电容以及执行对应功率门电路控制。

进一步参见图5，处理器400可经由例如存储器总线与系统存储器460通信。另外，通过接口450可对诸如外围设备、海量存储器等多种芯片外组件作出连接。虽然在图5的实施例中示出具有该特定实现，但本发明的范围不限于此方面。

现参考图6，协同设计环境500包括处理器505和存储器520，存储器520在一个实施例中可以是诸如动态随机存取存储器(DRAM)之类的系统存储器。如可看到的，处理器505可具有给定微体系结构并且可通过例如点对点互连、总线或其他这样的方式来耦合到存储器520。如可看到的，处理器505可以是协同设计的处理器，它包括前端单元，如可直接从OS或应用程序接收指令的指令获取器506。可能是宏指令的这些指令，例如对应于应用程序的用户级指令，可以使用解码器507解码，解码器507可以操作以解码指令以及访问对应的微操作(uops)，例如，存在于处理器505的微代码存储中。进而，解码器507可以将uop提供给一个或多个执行单元508，执行单元508可包括各算术逻辑单元(ALU)、专用硬件以及其他类型的计算单元。来自这些指令的结果可被提供给隐退单元509，隐退单元509用于隐退指令以按程序次序将结果存储到处理器的体系结构状态，如果没有发生故障或异常的话。尽管被描述为有序机器，但各实施例可以等同地使用无序机器来实现。

在存储器520的可见部分(即，第一部分530)中，可以储存一个或多个操作系统535和应用程序538。这一部分被称为“可见”的，是因为它对用户级代码(即，应用程序538)而言是可见的并且对OS(OS 535和程序538两者)是可见的。取决于要在这些程序中执行的指令的类型，通信可以与处理器505直接进行，例如通过使用处理器中存在的指令解码器来处理这些指令。

或者，对于可使用经转换的代码来优化的各代码序列或对于其中没有提供微架构支持的序列，各实施例可以使用存储器的隐藏部分(即，第二部分540)来向处理器550提供经转换的代码。具体而言，如可看到的，OS 535和应用程序538两者都可与仿真引擎545通信，仿真引擎545可包括运行时间执行单元，包括解释、转换以及优化机制。注意，隐藏存储器540对OS或应用程序而言不是可见的或可访问的。仿真引擎545因而可以向转换高速缓存548提供代码和地址信息，转换高速缓存548可包括可被提供给处理器505以供执行的经转换的代码。在一个实施例中，转换高速缓存548中存储的代码可被加密。这一经转换的代码可针对处理器的底层微体系结构来编写和优化，例如目标ISA代码。

如图6中进一步示出的，也可存在功率门控制逻辑547。如所示，提供给仿真引擎545的输入指令可以进一步被接收入功率门控制逻辑547中。基于这些输入指令，功率门控制逻辑547可以确定用于指令的给定窗口的动态电容，且基于该信息确定在指令执行期间被应用的合适的功率门阻抗。在实施例中，关于动态功率门阻抗的该信息可以通过指令的方式实现，该指令因此可以通过仿真引擎545生成且可以作为在窗口内被执行的第一指令。注意到基于直接被提供至处理器505的指令，在一些实施例中确定动态电容和对应的功率门阻抗控制是更可能的。

现在参照图7，示出了根据本发明一个实施例的处理器核的框图。如图7所示，处理核600可以是多级流水线类型的无序处理器。如图7所示，核600可以工作在经由如本文所述控制的功率门电路609接收的电压下。注意到如果仅使用一个DPG域，功率门电路609可以将V_{cc_设备}电压应用至核的所有组件。在多DPG域的情况下，每个块可以具有分开的功率门电路和分开(逻辑上)的V_{cc_设备}。

如图7所示，核心600包括前端单元610，前端单元610可用于获取将被执行的指令并将这些指令准备好以供以后在处理器中使用。例如，前端单元610可包括获取单元601、指令高速缓存603和指令解码器605。在一些实现中，前端单元610可进一步包括跟踪高速缓存、微码存储以及微操作存储。获取单元601可(例如，从存储器或指令高速缓存603)获取宏指令并将它们馈送至指令解码器605以将它们解码为原语，即用于通过处理器执行的微操作。如进一步所示，前端单元610可以包括功率门控制单元607，其可以被用来确定动态电容和基于其生成用于功率门电路609的控制信号。该确定可以基于在前端单元610正在处理的输入指令，和可存在于高速缓存存储器650中的功率门控制表655中存在的信息。具体地，如上文所讨论的，这些表可以包含关于对应指令、各种硬件信息、校正因子等的电容值的信息，以及关于功率门控制信号、阻抗比率、功率比率的预期/量化值的信息。

无序(OOO)引擎615耦合在前端单元610与执行单元620之间，无序引擎615可用于接收微指令并将它们准备好以供执行。更具体地，OOO引擎615可包括多个缓冲器，多个缓冲器用于重排序微指令流并分配执行所需的多个资源，以及提供对多个寄存器文件(例如，寄存器文件630和扩展寄存器文件635)中的存储位置上的逻辑寄存器的重命名。寄存器文件630可包括用于整数和浮点操作的单独的寄存器文件。扩展寄存器文件635可提供向量尺寸单元的存储，例如，每寄存器256或512位。

在执行单元620中可存在多种资源，包括例如多种整数、浮点和单指令多数据(SIMD)逻辑单元等其它专门硬件。例如，除了这些执行单元以外，此类执行单元可包括一个或多个算术逻辑单元(ALU)622。

来自执行单元的结果可被提供至隐退逻辑，即重排序缓冲器(ROB)640。更具体地，ROB 640可包括多种阵列和逻辑以接收与被执行的指令相关联的信息。然后，通过ROB 640检查该信息以确定指令是否可以有效隐退并且结果数据是否被提交至处理器的架构状态，或阻止指令的正常隐退的一个或多个异常是否发生。当然，ROB 640可处理与隐退相关联的其他操作。

如图7所示，ROB640被耦合至高速缓存650，高速缓存650在一个实施例中可以是低级高速缓存(例如L1高速缓存)，虽然本发明的访问不限于此点。而且，执行单元620可直接耦合至高速缓存650。例如，从高速缓存650，可发生与更高级高速缓存、系统存储器等等的数据通信。虽然在图7的实施例中用高级框图示出，但应理解本发明的范围不限于此方面。例如，虽然图7的实现方式涉及了诸如所谓的x86指令集架构(ISA)之类的乱序机，但本发明的范围在此方面不受限制。即，其他实施例可在以下处理器中实现：顺序处理器；诸如基于ARM的处理器之类的精简指令集计算(RISC)处理器；或具有另一类型ISA的处理器，该另一类型的ISA可经由仿真引擎和相关联的逻辑电路来仿真不同ISA的指令和操作。

实施例可在许多不同的系统类型中实现。现在参照图8，其中示出了根据本发明一实施例的系统的框图。如图8所示，多处理器系统700是点对点互连系统，并包括通过点对点互连750而耦合的第一处理器770和第二处理器780。如图8所示，处理器770和780中的每一个可以是多核处理器，包括第一和第二处理器核(即，处理器核774a和774b以及处理器核784a和784b)，但处理器中也可能存在更多核。如本文所描述的，因此，每个处理器可以包括逻辑以确定动态电容以及控制功率门电路。

仍参考图8，第一处理器770还包括存储器控制器中枢(MCH)772和点对点(P-P)接口776和778。类似地，第二处理器780包括MCH 782和P-P接口786和788。如图8所示，MCH 772和782将处理器耦合到相应的存储器，即存储器732和存储器734，这些存储器可以是本地附连到相应处理器的系统存储器(诸如，DRAM)的诸个部分。第一处理器770和第二处理器780可分别经由P-P互连752和754耦合至芯片组790。如图8中所示，芯片组790包括P-P接口794和798。

此外，芯片组790包括用于通过P-P互连739将芯片组790与高性能图形引擎738进行耦合的接口792。芯片组790又可以通过接口796耦合到第一总线716。如图8所示，各种输入/输出(I/O)设备714以及总线桥接器718可以耦合到第一总线716，总线桥接器718将第一总线716耦合到第二总线720。在一个实施例中，各种设备可耦合到第二总线720，包括例如键盘/鼠标722、通信设备726以及数据存储单元728，如可包括代码730的盘驱动器或其他大容量存储设备。进一步地，音频I/O 724可以耦合到第二总线720。各实施例可以被合并入其他类型的系统中，包括诸如智能移动电话之类的移动设备、平板计算机、上网本、超极本等。

以下示例关于更多的实施例。根据一个方面，装置包括估计逻辑以在处理器周期组中发生指令窗口期间估计处理器的电路(例如，核)的动态电容。接着，基于该估计，功率门计算机可以计算用于耦合至负载线的和在电压调节器和电路之间的功率门电路的控制值。接下来，基于该控制值，控制器可以控制功率门电路的阻抗。在一些实施例中，更新逻辑可以被用来基于硬件动态信息修改动态电容估计。

在实施例中，动态电容估计可以是第一处理器周期期间第一处理器电路的动态电容估计和功率病毒执行期间第一处理器电路的动态电容的比率。该更新逻辑可以从动态电容估计加上或减去预先确定值以获得修改的动态电容。映射表可以包括条目，每一个条目将指令类型映射到至电容值。控制器可以增加功率门电路的阻抗以在功率门电路中通过电压调节器吸收过电压输出以减少处理器的功率消耗。

另一个方面包括一个方法，其用于在指令组执行期间估计电路的动态电容，基于硬件动态信息调节动态电容估计以获得经调节的动态电容估计，以及基于经调节的动态电容估计控制功率门电路的阻抗。

在指令组内的每个周期中，该估计可以包括：映射周期的每个指令至动态电容；求和周期的并发指令的动态电容以获得动态电容和；且增加校正因子至动态电容和以获得经调节的电容和。该估计还可以包括：从周期的子集平均经调节的电容和以获得在指令组内的每个周期中的平均经调节的电容和；以及选择周期的最大平均经调节的电容和。该估计还可以包括使用处理器的最大平均经调节的电容和和最大动态电容计算动态电容比率。在实施例中，当指令组被转换至用于在处理器中执行的机器指令时，动态电容的该估计可以被完成。在实施例中，指令可以被存储以引起利用在处理器的转换高速缓存中的机器指令，基于动态电容估计，调节功率门电路的阻抗，在来自转换高速缓存的机器指令输出的执行的开始时使用指令可以控制功率门电路的阻抗。

更进一步的方面被指向有多核处理器、耦合至多核处理器以提供经调节的电压的电压调节器、以及耦合至多核处理器的DRAM的系统。该处理器可以包括在负载线和其核以及控制器之间耦合的一个或多个功率门电路。该控制器可以被配置为在一个或多个核中响应不同指令组执行的最大和最小阻抗之间调节功率门电路的阻抗，以减少提供给核的过电压。

功率门电路可以被配置为增加功率门电路的阻抗以在功率门电路中通过电压调节器吸收过电压输出以减少处理器的功率消耗。在实施例中，多核处理器还可以包括用于转换第一指令组至第一机器指令组以及在转换高速缓存中存储第一机器指令组以及引起指令的生成以引起功率门电路阻抗的调节的引擎。

更进一步的方面涉及具有某些装置的设备，包括用于在第一多周期期间估计电路的动态电容的装置，用于基于动态电容估计计算耦合至负载线和在电压调节器和电路装置之间耦合的功率门电路的控制值的装置，以及用于基于控制值控制功率门电路阻抗的装置。在一个实施例中，用于修改动态电容估计的装置可以被呈现，该动态电容估计来自基于硬件动态信息进行估计的装置。

各实施例可在许多不同类型的系统中使用。例如，在一个实施例中，通信设备可以被安排为执行在此所述的各个方法和技术。当然，本发明的范围不限于通信设备，而是其他实施例可以针对用于处理指令的其他类型的装置或者包括指令的一个或多个机器可读介质，所述指令响应于在计算设备上被执行而致使该设备执行在此所述的方法和技术中一个或多个。

实施例可以代码的形式实现，而且可存储在其上存储有可用于对系统编程以执行这些指令的非临时存储介质上。存储介质可包括但不限于：包括软盘、光盘、固态驱动器(SSD)、压缩盘只读存储器(CD-ROM)、可重写压缩盘(CD-RW)以及磁光盘的任何类型的磁盘；诸如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)之类的随机存取存储器(RAM)、可擦写可编程只读存储器(EPROM)、闪存、电可擦写可编程只读存储器(EEPROM)之类的半导体器件；磁卡或光卡，或适合于存储电子指令的任何其他类型的介质。

虽然已经针对有限个实施例描述了本发明，但本领域技术人员将会理解从中得出的多种修改和变化。所附权利要求旨在覆盖落入本发明的真实精神和范围中的所有这些修改和变化。

Claims

1.一种用于功率管理的装置，包括：

估计逻辑单元，用于在第一多个处理器周期期间估计处理器的第一处理器电路的动态电容以获得动态电容估计，其中所述动态电容估计包括在第一多个处理器周期期间第一处理器电路的所估计的动态电容与在执行功率病毒期间第一处理器电路的动态电容之间的比率；

功率门计算器，所述功率门计算器耦合至所述估计逻辑单元，并用于基于动态电容估计，计算用于耦合至负载线并且在电压调节器和第一处理器电路之间的功率门电路的控制值；以及

控制器，所述控制器耦合至所述功率门计算器，并用于基于控制值，控制功率门电路的阻抗。

2.如权利要求1所述的装置，其特征在于，还包括更新逻辑单元，所述更新逻辑单元与所述估计逻辑单元耦合，并用于基于硬件动态信息修改来自所述估计逻辑单元的动态电容估计。

3.如权利要求2所述的装置，其特征在于，所述更新逻辑单元进一步用第一个值调节所述动态电容估计以获得经修改的动态电容。

4.如权利要求1所述的装置，其特征在于，还包括映射表，所述映射表包括多个条目，每个条目都将指令类型映射到电容值。

5.如权利要求1所述的装置，其特征在于，所述控制器进一步用于增加功率门电路的阻抗，以通过功率门电路中的电压调节器吸收过电压输出，从而降低处理器的功耗。

6.一种用于功率管理的方法，包括：

估计第一处理器电路在执行指令组期间的动态电容，所述估计包括对于所述指令组内的多个周期中的每一个周期：

将周期的每个指令映射到动态电容；

对周期的并发指令的动态电容求和以获得动态电容和；以及

将校正因子加到动态电容和上以获得经调节的电容和；

基于硬件动态信息，调节动态电容估计以获得经调节的动态电容估计；以及

基于经调节的动态电容估计，控制功率门电路的阻抗，其中所述功率门电路耦合至负载线并且在电压调节器和第一处理器电路之间。

7.如权利要求6所述的方法，其特征在于，估计用于指令组的动态电容还包括对于所述指令组内多个周期的每一个周期：

对来自多个周期的子集的经调节电容和求平均，以获得指令组内多个周期中每一个周期的平均经调节电容和；以及

选择多个周期的最大平均经调节的电容和。

8.如权利要求7所述的方法，其特征在于，估计用于指令组的动态电容还包括使用最大平均经调节的电容和以及处理器的最大动态电容来计算动态电容比率。

9.如权利要求6所述的方法，其特征在于，还包括在指令组被转换至用于在处理器中执行的机器指令时估计动态电容。

10.如权利要求9所述的方法，其特征在于，还包括存储指令，所述指令导致利用处理器的转换高速缓存中的机器指令基于动态电容估计来调节功率门电路的阻抗。

11.如权利要求10所述的方法，其特征在于，还包括使用指令在执行从转换高速缓存输出的机器指令的开始时控制功率门电路的阻抗。

12.一种用于功率管理的装置，包括：

存储器；以及

处理器，耦合至所述存储器，所述处理器用于执行根据权利要求6到11中任意一项的方法。

13.一种用于功率管理的系统，包括：

多核处理器，所述多核处理器包括：

多个核，用于独立执行指令，

至少一个功率门电路，其耦合在负载线和所述多个核之间，以及

控制器，所述控制器耦合至所述至少一个功率门电路，并用于响应所述多个核中至少一个核中不同指令组的执行，将所述至少一个功率门电路的阻抗调节为在最大阻抗和最小阻抗之间的多个值；

电压调节器，所述电压调节器耦合至所述多核处理器，并用于向所述负载线提供经调节的电压器；以及

动态随机存取存储器(DRAM)，其耦合至所述多核处理器。

14.如权利要求13所述的系统，其特征在于，还包括映射表，所述映射表包括多个条目，每个条目都将指令与电容值相关联。

15.如权利要求14所述的系统，其特征在于，所述控制器进一步用于访问所述映射表，以确定第一指令组的多个指令中每一个指令的电容值。

16.如权利要求15所述的系统，其特征在于，所述控制器进一步用于基于所述多个指令中每一个指令的电容值，在执行所述第一指令组时估计所述多核处理器的第一个核的动态电容。

17.如权利要求16所述的系统，其特征在于，所述控制器进一步用于基于所述动态电容估计，计算用于至少一个功率门电路的控制值。

18.如权利要求13所述的系统，其特征在于，所述至少一个功率门电路进一步用于增加所述功率门电路的阻抗，以通过功率门电路中的电压调节器吸收过电压输出，从而降低处理器的功耗。

19.如权利要求15所述的系统，其特征在于，所述多核处理器还包括将所述第一指令组转换至第一机器指令组并且将所述第一机器指令组存储在转换高速缓存中的引擎，所述控制器导致生成指令以导致调节所述功率门电路的阻抗。

20.一种用于功率管理的装置，包括：

动态电容估计装置，用于在第一多个周期期间估计电路装置的动态电容以获得动态电容估计，其中所述动态电容估计包括在第一多个处理器周期期间第一处理器装置的所估计的动态电容与在执行功率病毒期间第一处理器装置的动态电容之间的比率；

功率门计算装置，其耦合至动态电容估计装置，并用于基于所述动态电容估计，计算用于耦合至负载线并且在电压调节器和所述电路装置之间的功率门电路的控制值；以及

阻抗控制装置，其耦合至所述功率门计算装置，并用于基于所述控制值控制所述功率门电路的阻抗。

21.如权利要求20所述的装置，其特征在于，还包括动态电容更新装置，其耦合至所述动态电容估计装置，并用于基于硬件动态信息修改来自所述动态电容估计装置的动态电容估计。

22.如权利要求21所述的装置，其特征在于，所述动态电容更新装置进一步用于将第一个值加到所述动态电容估计上以获得经修改的动态电容。