CN106646179B - 一种半导体阵列器件测试方法 - Google Patents
一种半导体阵列器件测试方法 Download PDFInfo
- Publication number
- CN106646179B CN106646179B CN201611019809.4A CN201611019809A CN106646179B CN 106646179 B CN106646179 B CN 106646179B CN 201611019809 A CN201611019809 A CN 201611019809A CN 106646179 B CN106646179 B CN 106646179B
- Authority
- CN
- China
- Prior art keywords
- contact
- semiconductor array
- semiconductor
- testing method
- component testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000012360 testing method Methods 0.000 title claims abstract description 29
- 239000000523 sample Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 10
- 239000010937 tungsten Substances 0.000 claims abstract description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 7
- 230000003628 erosive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06744—Microprobes, i.e. having dimensions as IC details
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种半导体阵列器件测试方法，包括处理待测试半导体阵列器件，裸露出钨栓层；在待测试半导体阵列器件的栅极导电层上方，间隔预设距离进行刻蚀，直至裸露出栅极导电层；在刻蚀处填充导电介质,形成附加触点；将应与栅极触点接触的纳米探针与附加触点接触，进行附加触点预设范围内半导体单元的电学特性测试。本发明的有益效果是：对于不能同时与栅极触点位于测试机台上的漏极触点和源极触点所对应的半导体单元，在其附近添加一个与栅极导通的附加触点使此附加触点与此半导体单元对应的漏极触点和源极触点可同时位于测试机台上，用此附加触点替代栅极触点，从而实现使用纳米探针测试仪测试此半导体单元的电学特性。
Description
技术领域
本发明涉及半导体测试技术领域，特别涉及一种半导体阵列器件测试方法。
背景技术
在半导体器件失效分析中，通常采用纳米探针测试仪在半导体器件的钨栓层测试半导体器件的电学特性，根据电学特性分析半导体器件的失效原因。具体操作是在半导体器件的漏极、源极和栅极对应的钨栓上各连接一根纳米探针，通过纳米探针在漏极、源极和栅极上施加不同的电压，获取相应的电学特性。但是，半导体阵列器件(如存储芯片)的特点是：在钨栓层，每一行半导体单元共用一处栅极触点，而漏极触点和源极触点随着半导体单元位置的不同而不同；因而，受测试机台面积的限制，纳米探针仪只能测试靠近栅极触点一定范围内的半导体单元的电学特性；对于超出此范围外的半导体单元，因为其漏极触点和源极触点不能与栅极触点同时位于测试机台上，故其电学特性无法采用纳米探针仪测试。
发明内容
本发明目的是提供一种半导体阵列器件测试方法，解决现有技术中存在的上述问题。
本发明解决上述技术问题的技术方案如下：
一种半导体阵列器件测试方法，包括如下步骤：
步骤1，处理待测试半导体阵列器件，裸露出钨栓层；
步骤2，在所述待测试半导体阵列器件的栅极导电层上方，间隔预设距离进行刻蚀，直至裸露出所述栅极导电层；
步骤3，在刻蚀处填充导电介质,形成附加触点；
步骤4，将应与栅极触点接触的纳米探针与所述附加触点接触，进行所述附加触点预设范围内半导体单元的电学特性测试。
本发明的有益效果是：对于不能同时与栅极触点位于测试机台上的漏极触点和源极触点所对应的半导体单元，在其附近添加一个与栅极导通的附加触点，使此附加触点与此半导体单元对应的漏极触点和源极触点可同时位于测试机台上，用此附加触点替代栅极触点，从而实现使用纳米探针测试仪测试此半导体单元的电学特性。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述步骤1的具体实现为采用机械研磨的方式去除所述待测试半导体阵列器件上方的覆盖层，使钨栓层裸露出来。
采用上述进一步方案的有益效果是，机械研磨能够有效避免对待测试半导体阵列器件的损坏。
进一步，所述步骤2的具体实现为在FI B(聚焦离子束)系统下定位待刻蚀处，并采用所述FIB系统提供的离子束对所述待刻蚀处进行刻蚀，形成盲孔以裸露出所述栅极导电层。
采用上述进一步方案的有益效果是，有效利用F I B系统的观察和刻蚀功能；在离子束流较小的情况下，此FIB系统作为扫描离子显微镜，从而精确定位待刻蚀处；在离子束流较大的情况下，对待刻蚀处进行刻蚀，形成盲孔，刻蚀精准；且在同一系统下完成两项操作，简化操作。
进一步，所述预设距离为测试机台长度的两倍。
采用上述进一步方案的有益效果是，每个附加触点作为其两侧一倍测试机台长度范围内的半导体单元采用纳米探针仪测试时的替代栅极触点，有效减少附加触点的个数，简化操作。
进一步，所述导电介质为金属介质。
采用上述进一步方案的有益效果是，金属介质导电性好，且易于填充。
进一步，所述金属介质为铂。
采用上述进一步方案的有益效果是，铂化学性质稳定，不易氧化。
附图说明
图1为现有技术测试俯视示意图；
图2为本发明一种半导体阵列器件测试方法的方法流程图；
图3为本发明一种半导体阵列器件测试方法的研磨剖视图；
图4为本发明一种半导体阵列器件测试方法的刻蚀剖视图；
图5为本发明一种半导体阵列器件测试方法的填充剖视图；
图6为本发明一种半导体阵列器件测试方法的测试俯视图；
图7为本发明一种半导体阵列器件测试方法的测试剖视图。
附图中，各标号所代表的部件列表如下：
1、测试机台，2、栅极触点，3、漏极触点，4、源极触点，5、氧化层，6、栅极导电层，7、盲孔，8、附加触点，9、纳米探针。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，受测试机台1的面积限制，纳米探针仪只能测试靠近栅极触点2一定范围内的半导体单元的电学特性；对于超出此范围外的半导体单元，因为其漏极触点3和源极触点4不能与栅极触点2同时位于测试机台1上，故其电学特性无法采用纳米探针仪测试。
如图2所示，本发明一种半导体阵列器件测试方法，包括如下步骤：
步骤1，如图3所示，处理待测试半导体阵列器件，裸露出钨栓层；所述步骤1的具体实现为采用机械研磨的方式去除所述待测试半导体阵列器件上方的覆盖层，使钨栓层裸露出来。
步骤2，如图4所示，在所述待测试半导体阵列器件的栅极导电层6上方，间隔预设距离进行刻蚀，去除此处氧化层5，直至裸露出所述栅极导电层6；所述步骤2的具体实现为在FIB(聚焦离子束)系统下定位待刻蚀处，并采用所述F IB系统提供的离子束对所述待刻蚀处进行刻蚀，去除此处氧化层5，形成盲孔7以裸露出所述栅极导电层6。其中，所述预设距离为测试机台1长度的两倍。
步骤3，如图5所示，在刻蚀处填充导电介质，形成附加触点8；其中，所述导电介质为金属介质，本实施中采用铂。
步骤4，如图6和图7所示，将应与栅极触点2接触的纳米探针9与所述附加触点8接触，进行所述附加触点8预设范围内半导体单元的电学特性测试。其中，所述预设范围根据测试机台1的面积确定，保证附加触点8与测试半导体单元对应的漏极触点3和源极触点4可同时位于测试机台1上。对于不能同时与栅极触点2位于测试机台1上的漏极触点3和源极触点4所对应的半导体单元，用此附加触点8替代栅极触点2，实现使用纳米探针测试仪测试此半导体单元的电学特性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种半导体阵列器件测试方法，其特征在于，包括如下步骤：
步骤1，处理待测试半导体阵列器件，裸露出钨栓层；
步骤2，在所述待测试半导体阵列器件的栅极导电层上方，间隔预设距离进行刻蚀，直至裸露出所述栅极导电层；
步骤3，在刻蚀处填充导电介质,形成附加触点；
步骤4，将应与栅极触点接触的纳米探针与所述附加触点接触，进行所述附加触点预设范围内半导体单元的电学特性测试；
所述预设距离为测试机台长度的两倍。
2.根据权利要求1所述一种半导体阵列器件测试方法，其特征在于，所述步骤1的具体实现为采用机械研磨的方式去除所述待测试半导体阵列器件上方的覆盖层，使钨栓层裸露出来。
3.根据权利要求1所述一种半导体阵列器件测试方法，其特征在于，所述步骤2的具体实现为在FIB系统下定位待刻蚀处，并采用所述FIB系统提供的离子束对所述待刻蚀处进行刻蚀，形成盲孔以裸露出所述栅极导电层。
4.根据权利要求1所述一种半导体阵列器件测试方法，其特征在于，所述导电介质为金属介质。
5.根据权利要求4所述一种半导体阵列器件测试方法，其特征在于，所述金属介质为铂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611019809.4A CN106646179B (zh) | 2016-11-18 | 2016-11-18 | 一种半导体阵列器件测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611019809.4A CN106646179B (zh) | 2016-11-18 | 2016-11-18 | 一种半导体阵列器件测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106646179A CN106646179A (zh) | 2017-05-10 |
| CN106646179B true CN106646179B (zh) | 2019-11-29 |
Family
ID=58807605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611019809.4A Active CN106646179B (zh) | 2016-11-18 | 2016-11-18 | 一种半导体阵列器件测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106646179B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI799041B (zh) * | 2021-10-08 | 2023-04-11 | 南亞科技股份有限公司 | 在具有熔絲元件之半導體晶圓上的基準測試裝置及其操作方法 |
| US11876024B2 (en) | 2021-10-08 | 2024-01-16 | Nanya Technology Corporation | Method for operating a benchmark device on a semiconductor wafer with fuse element |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102788946A (zh) * | 2012-07-20 | 2012-11-21 | 京东方科技集团股份有限公司 | 晶体管特性测试结构及采用该结构的测试方法 |
| CN103872016A (zh) * | 2012-12-07 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构、其测试方法及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7750651B2 (en) * | 2008-03-07 | 2010-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer level test probe card |
| KR101075492B1 (ko) * | 2009-03-23 | 2011-10-21 | 주식회사 하이닉스반도체 | 수직트랜지스터를 구비한 반도체장치 및 그 제조 방법 |
| KR101194890B1 (ko) * | 2011-02-22 | 2012-10-25 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
| CN103107163B (zh) * | 2011-11-11 | 2015-04-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其形成方法、测试方法 |
| CN103576066B (zh) * | 2012-07-26 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件热载流子寿命的测量方法 |
| US9281686B2 (en) * | 2012-11-06 | 2016-03-08 | General Electric Technology Gmbh | State estimation for cooperative electrical grids |
-
2016
- 2016-11-18 CN CN201611019809.4A patent/CN106646179B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102788946A (zh) * | 2012-07-20 | 2012-11-21 | 京东方科技集团股份有限公司 | 晶体管特性测试结构及采用该结构的测试方法 |
| CN103872016A (zh) * | 2012-12-07 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构、其测试方法及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106646179A (zh) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5016892B2 (ja) | 検査装置及び検査方法 | |
| CN102466778B (zh) | 用于功率金属氧化物晶体管芯片的缺陷失效定位方法 | |
| CN103839771A (zh) | 半导体器件失效分析样品制作方法以及分析方法 | |
| CN105304614A (zh) | 一种测试结构及测试方法 | |
| CN106646179B (zh) | 一种半导体阵列器件测试方法 | |
| WO2020003458A1 (ja) | 半導体検査装置 | |
| CN106298565B (zh) | 半导体测试结构的制备方法以及测试方法 | |
| CN104091808A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN105609023B (zh) | 一种测试元件组、阵列基板、检测设备及检测方法 | |
| CN106206344B (zh) | 一种确定连通存储元件中的接触塞的缺陷的方法 | |
| CN102339815A (zh) | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 | |
| CN104535885A (zh) | 字线漏电点的定位方法 | |
| CN106373905A (zh) | 一种栅氧化层漏电点的定位方法 | |
| CN104483615A (zh) | 沟槽栅mos器件缺陷验证方法 | |
| CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
| CN108010556A (zh) | 一种用于精确定位大尺寸器件的小缺陷失效地址的方法 | |
| CN115707981A (zh) | 器件电学性能的测试方法 | |
| CN108831843B (zh) | 漏电测试方法 | |
| CN107991598A (zh) | 一种用于三维存储器沟道导通性的测量方法 | |
| KR100787745B1 (ko) | 반도체 제조용 ｐｃｍ 테스트 패턴 | |
| Lorut et al. | EBIC on TEM lamellae for improved failure localization and root cause understanding | |
| CN105699410B (zh) | 一种goi失效点无损定位方法及goi失效分析方法 | |
| JP6971082B2 (ja) | 半導体装置の検査方法、半導体装置の製造方法、及び検査装置 | |
| CN203895447U (zh) | 用于除错的金属连线测试结构 | |
| US7250313B2 (en) | Method of detecting un-annealed ion implants |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |