CN106612115A - 在电子设备中执行相移控制以实现时钟恢复的方法及装置 - Google Patents

在电子设备中执行相移控制以实现时钟恢复的方法及装置 Download PDF

Info

Publication number
CN106612115A
CN106612115A CN201610614707.0A CN201610614707A CN106612115A CN 106612115 A CN106612115 A CN 106612115A CN 201610614707 A CN201610614707 A CN 201610614707A CN 106612115 A CN106612115 A CN 106612115A
Authority
CN
China
Prior art keywords
signal
clock
group
level
agitator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610614707.0A
Other languages
English (en)
Inventor
骆彦彬
陈柏均
吴克中
黄逸杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/968,926 external-priority patent/US9473129B2/en
Priority claimed from US15/194,509 external-priority patent/US9608798B2/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106612115A publication Critical patent/CN106612115A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了在电子设备中执行相移控制以实现时钟恢复的方法及装置，其中，所述方法可包括：产生振荡器的输出信号，其中，根据一组数字控制信号选择性地将一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移；根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以对所述接收器输入信号进行再现，且根据来自所述数字总线的反馈信号产生所述一组数字控制信号，基于此，本发明的装置和相应的方法可获得更低的功率消耗，更小面积，以及更好的时钟恢复。

Description

在电子设备中执行相移控制以实现时钟恢复的方法及装置
本申请要求申请日为2016年02月22日、申请号为62/298,440的美国临时申请的优先权，该美国临时申请的内容以引用的方式包含在本申请中。此外，本申请要求申请日为2015年10月27日、申请号为62/246,788的美国临时申请的优先权，该美国临时申请的内容以引用的方式包含在本申请中。此外，本申请为申请日为2015年12月15日、申请号为14/968,926的美国非临时申请的部分延续案，并要求该美国非临时申请的优先权，该美国非临时申请的内容以引用的方式包含在本申请中。申请号为14/968,926的美国非临时申请为申请日为2014年6月2日，申请号为14/294,130，专利号为9,246,480的美国专利的延续案，且享有该美国专利的优先权。上述所有相关申请均以引用的方式包含在本申请中。
【技术领域】
本发明涉及时钟恢复领域，尤其涉及在电子设备中执行相移控制以实现时钟恢复的方法及装置。
【背景技术】
由于可减少采样器(sampler)的时间预算(timing budget)或降低噪声规格需求，子速率(sub-rate)串并转换器(Serializer/Deserializer，SerDes)(例如，半速率，四分之一速率，八分之一速率等)或交叉(interleave)模拟数字转换器(Analog-to-DigitalConvertor，ADC)架构在超高速(ultra-high)串并转换器或模拟数字转换器应用中已经变为主流。然而随着技术的发展，将产生一些副作用。例如，当前技术可能存在高功率消耗、大面积、低时钟恢复(timing recovery)等缺陷。因此，需要一种新的方法及相应的架构来获得低功率消耗、小面积和更好的时钟恢复。
【发明内容】
本发明公开了在电子设备中执行相移控制以实现时钟恢复的方法及装置，可获得更低的功率消耗、更小面积以及更好的时钟恢复。
本发明提供的在电子设备中执行相移控制以实现时钟恢复的方法，可包括：
产生振荡器的输出信号，其中，根据一组数字控制信号选择性地将一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，其中，所述相移与所述一组数字控制信号相对应，且所述一组数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号；
根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以从所述接收器输入信号再现数据，其中，所述再现的数据由所述接收器的数据总线再现，且根据来自所述数字总线的反馈信号产生所述一组数字控制信号。
本发明提供的在电子设备中执行相移控制以实现时钟恢复的装置，所述装置包括所述电子设备的至少一部分，所述装置可包括：
振荡器，用于产生输出信号；
至少一个混频电路，与所述振荡器电连接，用于对所述振荡器的所述输出信号执行相移控制，其中，所述至少一个混频电路包括时钟接收端用于接收一组时钟信号，且所述至少一个混频电路根据一组数字控制信号选择性地将所述一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，其中，所述相移与所述一组数字控制信号相对应，且所述一组数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号；
时钟产生器，用于产生所述一组时钟信号；
采样电路，设置在所述电子设备的接收器中，用于根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以从所述接收器输入信号再现数据，其中，所述再现的数据由所述接收器的数据总线再现，且根据来自所述数字总线的反馈信号产生所述一组数字控制信号。
由上可知，本发明所提供的在电子设备中执行相移控制以实现时钟恢复的装置和方法，产生振荡器的输出信号，其中，根据一组数字控制信号选择性地将一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，以及，根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以对所述接收器输入信号进行再现。基于此，本发明的装置和相应的方法可获得更低的功率消耗，更小面积，以及更好的时钟恢复。
【附图说明】
图1为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10的示意图。
图2为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10′的示意图。
图3根据本发明的一个实施例提供图1-2中任一个所示的数字控制相移振荡器16的一种电流模式控制方案。
图4根据本发明的一个实施例示出了图3所示的注入电路INJ+和INJ-中的任一个的子电路。
图5为本发明的另一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置20的示意图。
图6根据本发明的一个实施例示出图5中所示的电压控制相移振荡器26的一种控制方案。
【具体实施方式】
在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语，故应解释成“包含但不限定于”。“大体上”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其它装置或连接手段间接地电性连接至该第二装置。以下所述为实施本发明的较佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视后附的权利要求所界定者为准。
图1为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10的示意图。其中，装置10可包括所述电子设备的至少一部分(例如，一部分或全部)。作为举例，所述装置可包括上述电子设备的一部分，更具体而言，所述装置可包括所述电子设备中的至少一个硬件电路，例如至少一个集成电路(integrated circuit，IC)以及这些集成电路的关联电路。在另一个例子中，所述装置可为所述整个电子设备。在另一个例子中，所述装置可包括包括有前述电子设备的系统(例如，包括所述电子设备的无线通信系统)。所述电子设备包括但不限于，多功能移动电话(multifunctional mobile phone)，平板电脑(tablet)，以及手提电脑(laptop computer)。
如图1所示，装置10可包括可通过一种或多种采样架构实施的采样电路12(例如，可为“模拟数字转换器(2路交叉(2-way interleave)/4路交叉(4-way interleave)/8路交叉(8-way interleave))或边缘/数据采样器(全速率(Full-rate)/半速率(Half-rate)/四分之一速率(Quarter-rate)/八分之一速率(Oct-rate))”)。在一个实施例中，采样电路12可包括具有2路交叉、4路交叉、8路交叉中任一个的ADC。在另一个实施例中，采样电路12可包括具有全速率、半速率、四分之一速率、八分之一速率中任一个的边缘/数据采样器。此外，装置10可包括模拟前端电路11，解串器(deserializer)13、相位检测器14、数字低通滤波器(Lower Pass Filter，LPF)15，至少一个数字控制相移振荡器(一个或多个数字控制相移振荡器(Digital Control Phase Shift Oscillator，DCPSO))，这些数字控制相移振荡器可统称为数字控制相移振荡器16，且还可包括时钟产生器(clock generator)18。此外，图1所示的架构中的组件(例如，模拟前端电路11、采样电路12、解串器13、相位检测器14、数字低通滤波器15、数字控制相移振荡器16、时钟产生器18)可设置在所述电子设备的接收器(Receiver)(可简记为“RX”)中。所述接收器可接收接收器输入信号(也即，RX输入信号)以获取所述接收器输入信号携带的数据。作为举例，所述电子设备的处理电路可通过所述接收器的至少一个数据端(例如，一个或多个数据端)，例如所述接收器的数据总线，耦接于所述接收器，并用于对来自所述数字总线的数据执行后续处理。在一些实施例中，装置10可仅包括图1所示的架构的一部分，例如，模拟前端电路11和解串器13为可选部件。
根据图1所示的实施例，数字控制相移振荡器16可包括振荡器和至少一个电连接于所述振荡器的混频电路(例如，一个或多个混频电路)。作为举例，所述振荡器可为包括多个级(stages)的环形振荡器，该多个级可视为所述振荡器的振荡电路。所述振荡器可产生一个或多个输出信号，且数字控制相移振荡器16可对一个或多个输出信号中的任意输出信号进行移相。最终，数据控制相移振荡器16可输出具有N个相位(为便于理解，可标记为“N-相位”)的输出信号中的一个或多个，其中符号“N”可表示一个正整数。在本实施例中，前述的至少一个混频电路(例如，一个或者多个混频电路)可包括一组时钟接收端用于接收对应一组相位的一组时钟信号，例如，具有X个相位(为便于理解，可标记为“X-相位”)的时钟信号，其中，符号“X”可表示一个正整数。作为举例，时钟产生器18可产生所述一组时钟信号，例如那些具有X个相位的时钟信号，并将所述一组时钟信号输出至数字控制相移振荡器16。此外，前述的至少一个混频电路可对所述振荡器的输出信号执行相移。作为举例，前述的至少一个混频电路可根据来自数字低通滤波器15的一组数字控制信号选择性地将时钟产生器18的一组时钟信号合并至数字控制相移振荡器16的一个振荡器以控制所述振荡器的输出信号的相移，其中，所述相移对应于所述一组数字控制信号，且所述数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号。
基于图1所示的架构，采样电路12可根据数字控制相移振荡器16的输出信号(也即，前述的数字控制相移振荡器16内的所述振荡器的输出信号)可对接收器输入信号执行时钟恢复和采样，以从所述接收器输入信号中再现(reproduce)所述数据，其中，图1所示的回路(例如，由采样电路12、解串器13、相位检测器14、数字低通滤波器15以及数字控制相移振荡器16所形成的回路)可视为一个时钟恢复回路，且所述再现的数据可自所述接收器的前述的至少一个数据端再现，例如，本实施例的数据总线的数据端。此外，所述一组数字控制信号可根据来自所述数据总线的反馈信号产生。作为举例，数字低通滤波器15可对所述反馈信号的衍生物执行低通滤波以产生所述一组数字控制信号。更特别的，相位检测器14可对来自所述接收器的数据总线的所述反馈信号进行相位检测并产生相位检测结果，其中，所述反馈信号的衍生物可包括所述相位检测结果。
图2为本发明的一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置10′的示意图。其中，本实施例的装置10′可包括图1所示的架构中的部分组件。与图1所示的架构相比，本实施例省略了前端电路11和解串器13。此外，在本实施例中，采样电路12可直接接收所述接收器输入信号，且所述数据总线可为串行而非并行。此外，相位检测器14可直接与采样电路12电连接。作为举例，所述电子设备的处理电路可通过所述接收器的前述的至少一个数据端，例如本实施例的所述数据总线的所述数据端，耦接于所述接收器，用于对来自所述数字总线的数据执行后续处理。
基于图2所示的架构，采样电路12可根据数字控制相移振荡器16的输出信号(也即，前述的数字控制相移振荡器16内的所述振荡器的输出信号)对接收器的输入信号执行时钟恢复并进行采样，以从所述接收器的输入信号中再现(reproduce)所述数据，其中，图2所示的回路(例如，由采样电路12、相位检测器14、数字低通滤波器15以及数字控制相移振荡器16所形成的回路)可视为一个时钟恢复回路，且所述再现的数据可自所述接收器的前述的至少一个数据端再现，例如，本实施例的数据总线的数据端。此外，所述一组数字控制信号可根据来自所述数据总线的反馈信号产生。作为举例，数字低通滤波器15可对所述反馈信号的衍生物执行低通滤波以产生所述一组数字控制信号。更特别的，相位检测器14可对来自所述接收器的数据总线的所述反馈信号进行相位检测以产生相位检测结果，其中，所述反馈信号的衍生物可保所述相位检测结果。
根据一些实施例，例如图1-2所示的实施例中的任一种，数字控制相移振荡器16可根据申请号为14/968,926的美国非临时专利申请的技术启示而实现(例如，申请号为14/968,926的美国非临时专利申请的一个或多个实施例所述的用于在电子设备中执行相移控制的装置，例如，所述申请号为14/968,926的美国非临时专利申请的图1所示的装置100，图3-4中任一个所示的架构，图5-6中任一个所示的数字控制相移振荡器，图7所示的装置100SE，图8所示的装置100DF，图9所示的装置100SE′，图10所示的装置100DF′)。请参阅所述申请号为14/968,926的美国非临时专利申请以获取一些实施细节。
通过使用数字控制相移振荡器16，本发明的装置(例如，装置10或装置10′)和相应的方法(例如，用于控制装置10或装置10′操作的方法)可确保所述电子设备的整体性能。与现有技术相比，本发明的装置和相应的方法可获得更低的功率消耗，更小面积，以及更好的时钟恢复。最终，现有技术的问题将不再存在。
图3根据本发明的一个实施例提供图1-2中任一个所示的数字控制相移振荡器16的一种电流模式控制方案，其中，级310-1、310-2、…、310-NS可以看作是对图1-2中任一个所示的数字控制相移振荡器16中所示的多个级的举例。在本实施例中，数字控制相移振荡器16中所述多个级中的每个级(如图3所示的级310-1、310-2、…、310-Ns中的任一级)可以包括电流模式放大器。根据一些实施例，数字控制相移振荡器16中所述多个级中的每个级可以包括电压模式放大器。根据一些实施例，所述多个级中的每个级可包括单端放大器或差分放大器。
根据本实施例，前述的至少一个混频电路，例如图3所示的注入电路INJ+和INJ-可包括一组可调电流源(如图3上方所示的电流源1和电流源2，和图3下方所示的电流源3和电流源4)，且可以进一步包括一组开关单元(如图3中分别紧挨着这些可调电流源的开关单元)。作为举例，所述一组开关单元耦接于所述一组可调电流源和本实施例的振荡器电路之间，更特别的，耦接于所述一组可调电流源和级310-1、310-2、…、310-Ns中的至少一个级(如一个或多个级)之间，其中，用于获取所述一组时钟信号的所述一组时钟接收端可为分别为这些开关单元的开关控制端。此外，时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx))，这可作为所述一组时钟信号的举例。
根据本实施例，装置10可使用分别对应所述一组时钟信号(例如，时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))，时钟信号ck(π*(1/Nx)))的一组可调电流源(例如，图3中电流源1对应时钟信号ck(π+π*(0/Nx))，电流源2对应时钟信号ck(π+π*(1/Nx))，电流源3对应时钟信号ck(π*(0/Nx))，以及电流源4对应时钟信号ck(π*(1/Nx)))，并根据所述一组数字权重控制信号来选择性地将所述一组时钟信号混频至所述振荡器电路。作为举例，本实施例的数字权重控制信号可携带一组数字权重，例如，数字权重{{(1-W),W},{(1-W),W}}，因此，分别对应所述一组时钟信号(例如，时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))，时钟信号ck(π*(1/Nx)))的一组可调电流源可产生电流((1-W)*I)、(W*I)、((1-W)*I)和(W*I)(例如，图3中电流源1可产生电流((1-W)*I)，电流源2可产生电流(W*I)，电流源3可产生电流((1-W)*I)，电流源4可产生电流(W*I))。此外，所述一组可调电流源由所述一组数字权重控制信号所控制，且所述一组可调电流源中的每一个选择性地根据所述一组数字权重控制信号中与之相应的数字权重控制信号(例如，所述数字权重控制信号中携带数字权重{{(1-W),W},{(1-W),W}}的数字权重控制信号)将所述一组时钟信号中的相应的一个时钟信号(例如，一组时钟信号时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))中相应的时钟信号)混频至所述混频器电路。
值得说明的是，在图3所示的实施例中，数字控制相移振荡器16中所述多个级中的每个级(如图3所示的级310-1、310-2、…、310-Ns中的任一级)可以包括差分放大器，其中，图3所示的该组差分输出信号S_OUT+和S_OUT-的至少一部分(如一部分或全部)如S_OUT+和/或S_OUT-均可以作为图1-2中任一个所示的输出信号的举例。为简洁起见，本实施例与其他实施例的相似之处不再赘述。
根据一些实施例，数字控制相移振荡器16中所述多个级中的每个级(如图3所示的级310-1、310-2、…、310-Ns中的任一级)可以包括单端放大器。为简洁起见，这些实施例与其他实施例的相似之处不再赘述。
通常，级310-1、310-2、…、310-Ns中的级数量Ns与前述的N个相位中的相位数量N可不相关。作为举例，在一些实施例中，级310-1、310-2、…、310-Ns中的级数量Ns与N个相位中的相位数量N可不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，级310-1、310-2、…、310-Ns中的级数量Ns与N个相位中的相位数量N可相同。
此外，有关于前述的一些时钟信号的相位(例如，时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx)))的相位参数Nx可与前述X个相位中的相位数量X相关。作为举例，在一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与X个相位中的相位数量X相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与X个相位中的相位数量X不相同。
此外，有关于前述的一些时钟信号的相位(例如，时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx)))的相位参数Nx可与前述的N个相位中的相位数量N不相关。作为举例，在一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与N个相位中的相位数量N不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，有关于这些时钟信号的相位的相位参数Nx可与N个相位中的相位数量N相同。
图4根据本发明的一个实施例示出了图3所示的注入电路INJ+和INJ-中的任一个的子电路。图4所示的子电路可用于实施所述注入电路INJ+的两个分支(例如，所述注入电路INJ+左边的分支和右边的分支)中的任意一个分支，以及可用于实施所述注入电路INJ-的两个分支(例如，所述注入电路INJ-左边的分支和右边的分支)中的任意一个分支。作为举例，图4所示的架构的四个副本，例如，第一子电路，第二子电路，第三子电路以及第四子电路，可分别用于实施所述注入电路INJ+的两个分支中的左边的分支，所述注入电路INJ+的两个分支中的右边的分支，所述注入电路INJ-的两个分支中的左边的分支，所述注入电路INJ-的两个分支中的右边的分支。
关于所述第一子电路，第一子电路的端VB可接收相位为(π+π*(0/Nx))的时钟信号ck(π+π*(0/Nx))，而第一子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field EffectTransistors，MOSFETs))可根据时钟信号ck(π+π*(0/Nx))执行切换操作。此外，第一子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ+的两个分支中的左边的分支的数字权重控制信号，且用于该左边分支的数字权重(1-W)可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(1)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(1)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该左边分支的数字权重(1-W)不等于0。最终，数字NR-ON(1)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该左边分支的数字权重(1-W)和用于注入电路INJ+的两个分支中的另一个的分支(右边的分支)的数字权重W均不等于0。最终，数字NR-ON(1)可为区间范围[0,NR]中的一个正整数。
关于所述第二子电路，第二子电路的端VB可接收相位为(π+π*(1/Nx))的时钟信号ck(π+π*(1/Nx))，而第二子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field EffectTransistors，MOSFETs))可根据时钟信号ck(π+π*(1/Nx))执行切换操作。此外，第二子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ+的两个分支中的右边的分支的数字权重控制信号，且用于该右边分支的数字权重W可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(2)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(2)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该右边分支的数字权重W不等于0。最终，数字NR-ON(2)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该右边分支的数字权重W和用于注入电路INJ+的两个分支中的另一个的分支(左边的分支)的数字权重(1-W)均不等于0。最终，数字NR-ON(2)可为区间范围[0,NR]中的一个正整数。
关于所述第三子电路，第三子电路的端VB可接收相位为(π*(0/Nx))的时钟信号ck(π*(0/Nx))，而第三子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistors，MOSFETs))可根据时钟信号ck(π*(0/Nx))执行切换操作。此外，第三子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ-的两个分支中的左边的分支的数字权重控制信号，且用于该左边分支的数字权重(1-W)可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(3)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(3)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该左边分支的数字权重(1-W)不等于0。最终，数字NR-ON(3)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该左边分支的数字权重(1-W)和用于注入电路INJ-的两个分支中的另一个的分支(右边的分支)的数字权重W均不等于0。最终，数字NR-ON(3)可为区间范围[0,NR]中的一个正整数。
关于所述第四子电路，第四子电路的端VB可接收相位为(π*(1/Nx))的时钟信号ck(π*(1/Nx))，而第三子电路的(NR+1)个开关{MB(0),MB(1),…,MB(NR)}(例如，(NR+1)个金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistors，MOSFETs))可根据时钟信号ck(π*(1/Nx))执行切换操作。此外，第四子电路的端{B[0],B[1],…,B[NR]}可接收对应于所述注入电路INJ-的两个分支中的右边的分支的数字权重控制信号，且用于该右边分支的数字权重W可等于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}(例如，(NR+1)个MOSFET)中导通的开关的数量NR-ON(4)和所有的开关的总的数量(NR+1)的比值，其中，符号“NR-ON(4)”可表示区间范围[0,NR+1]中的一个整数。作为举例，假设用于该右边分支的数字权重W不等于0。最终，数字NR-ON(4)可为区间范围[0,NR+1]中的一个正整数。在一个实施例中，假设用于该右边分支的数字权重W和用于注入电路INJ-的两个分支中的另一个的分支(左边的分支)的数字权重(1-W)均不等于0。最终，数字NR-ON(4)可为区间范围[0,NR]中的一个正整数。
根据本实施例，前述的第一子电路、第二子电路、第三子电路以及第四子电路中的每一个均可视为电流接收器(current sink)。通过使用所述第一子电路、所述第二子电路、所述第三子电路以及所述第四子电路，图3所示的注入电路INJ+和INJ-可根据所述一组数字权重控制信号，例如，携带数字权重{{(1-W),W},{(1-W),W}}的数字权重控制信号，选择性地将所述一组时钟信号，例如时钟信号ck(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))，时钟信号ck(π*(1/Nx))，混频至所述振荡器电路。为简洁起见，本实施例与其他实施例的相似之处不再赘述。
通常，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与前述的相位数量N可不相关。作为举例，在一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与N个相位中的相位数量N可不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与N个相位中的相位数量N可相同。
此外，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与前述的有关于一些时钟信号的相位的相位参数Nx(例如，图3所示的时钟信号ck(π+π*(0/Nx))的相位为(π+π*(0/Nx))，时钟信号ck(π+π*(1/Nx))的相位为(π+π*(1/Nx))，时钟信号ck(π*(0/Nx))的相位为(π*(0/Nx))，时钟信号ck(π*(1/Nx))的相位为(π*(1/Nx)))可不相关。作为举例，在一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与有关于上述的一些时钟信号的相位的相位参数Nx可不相同。这仅仅是阐述的需要，并不表示对本发明范围的限定。在其他一些实施例中，对应于所述(NR+1)个开关{MS(0),MS(1),…,MS(NR)}的子路径的数量Ns与有关于上述的一些时钟信号的相位的相位参数Nx可相同。
根据一些实施例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号合并至所述多个级中的一个特定级来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移。作为举例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号中的至少一部分(例如，一部分或全部)注入至所述特定级来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移，其中，前述的所述一组时钟信号的至少一部分的信号数量与所述一组数字控制信号携带的一组数字权重值相对应。为简洁起见，这些实施例与其他实施例的相似之处不再赘述。
根据一些实施例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号合并至所述多个级中的一个特定级以及根据另一组数字控制信号选择性地将另一组时钟控制信号合并至所述多个级中的另一个级，来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移。作为举例，可根据所述一组数字控制信号选择性地将所述一组时钟控制信号中的至少一部分(例如，一部分或全部)注入至所述特定级以及根据所述另一组数字控制信号选择性地将所述另一组时钟控制信号中的至少一部分(例如，一部分或全部)注入至所述另一个级，来控制数字控制相移振荡器16中的振荡器(更特别的，为所述振荡器电路)的输出信号的相移，其中，前述的所述一组时钟信号的至少一部分的信号数量与所述一组数字控制信号携带的一组数字权重值相对应，前述的所述另一组时钟信号的至少一部分的信号数量与所述另一组数字控制信号携带的一组数字权重值相对应。作为举例，所述另一组时钟信号与所述一组时钟信号相同。为简洁起见，这些实施例与其他实施例的相似之处不再赘述。
图5为本发明的另一个实施例的用于在电子设备中执行相移控制以实现时钟恢复的装置20的示意图。其中，本实施例的装置20可包括图1所示的架构中的部分组件。与图1所示的架构相比，装置20可包括一个内嵌有模拟相位旋转器的混合低通滤波器电路25用于替代前述的数字低通滤波器15，还可包括一个电压控制相移振荡器26用于替代前述的数字控制相移振荡器16。此外，由于混合低通滤波器电路25装备有模拟相位旋转器，因此前述的一组数字控制信号可被替换为来自混合低通滤波器电路25的一组模拟控制信号，其中，相移与所述一组模拟控制信号相对应，且所述一组模拟控制信号携带有一组模拟权重用于替换前述的一组数字权重，并用于选择性混频所述一组时钟信号。作为举例，类似于数字控制相移振荡器16，电压控制相移振荡器26也可包括一组时钟接收端和多个级，以及还包括具有模拟控制端的一个或多个混频电路(例如，一个或多个具有模拟控制端的注入电路)。前述的具有模拟控制端的一个或多个混频电路可用于根据所述一组模拟控制信号选择性地将所述一组时钟信号混频至所述多个级中的一个级或多个级。此外，图5所示的回路(例如，由采样电路12、解串器13、相位检测器14、混合低通滤波器电路25以及电压控制相移振荡器26所形成的回路)可视为时钟恢复回路。为简洁起见，本实施例与其他实施例的相似之处不再赘述。
图6根据本发明的一个实施例示出图5中所示的电压控制相移振荡器26的一种控制方案。作为举例，图3所示的注入电路INJ+和INJ-可替换为图6所示的架构中处于下半部分的模拟注入电路INJ，用于实现图5所示的电压控制相移振荡器26。根据本实施例，时钟信号CK0具有相位0°，时钟信号CK180具有相位180°，时钟信号CK(x)具有相位x°，时钟信号CK(x+180)具有相位(x+180)°可作为所述一组时钟信号的举例，且用于接收时钟信号CK0，CK180，CK(x)，以及CK(x+180)的时钟端可作为电压控制相移振荡器26的一组时钟接收端的举例。此外，电压控制端VC和VCB可作为前述的电压控制相移振荡器26的一个或多个混频电路的模拟控制端的举例。如图6所示，模拟注入电路的不同分支可共享与这些分支电连接的电流源IWI的电流IWI。为简洁起见，本实施例与其他实施例的相似之处不再赘述。
本发明所述描述的装置和技术的各部分可独立使用，或合并使用，或以本发明前面并未描述的其他方式使用，因此，本发明不限于前面所描述的或附图所示出的组件的应用或排布。例如，一个实施例中描述的部件也可与其他实施例描述的部件以任何方式进行组合。
权利要求书中用以修饰元件的“第一”、“第二”，“第三”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (19)

1.一种在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，包括：
产生振荡器的输出信号，其中，根据一组数字控制信号选择性地将一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，其中，所述相移与所述一组数字控制信号相对应，且所述一组数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号；
根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以从所述接收器输入信号再现数据，其中，所述再现的数据由所述接收器的数据总线再现，且根据来自所述数字总线的反馈信号产生所述一组数字控制信号。
2.如权利要求1所述的在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，还包括：
使用数字低通滤波器对所述反馈信号的衍生物执行数字低通滤波处理来产生所述一组数字控制信号。
3.如权利要求2所述的在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，还包括：
使用相位检测器对来自所述接收器的所述数据总线的所述反馈信号执行相位检测并产生相位检测结果，其中，所述反馈信号的所述衍生物包括所述相位检测结果。
4.如权利要求1所述的在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，所述振荡器包括多个级；
且根据所述一组数字控制信号选择性地将所述一组时钟信号合并至所述多个级中的一个特定级来控制所述振荡器的所述输出信号的所述相移。
5.如权利要求4所述的在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，根据所述一组数字控制信号选择性地将所述一组时钟信号中至少一部分注入所述特定级来控制所述振荡器的所述输出信号的所述相移，其中，所述一组时钟信号的所述至少一部分的信号数量与所述一组数字控制信号所携带的一组数字权重相对应。
6.如权利要求4所述的在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，根据所述一组数字控制信号选择性地将所述一组时钟信号合并所述多个级中的所述特定级，并根据另一组数字控制信号选择性地将另一组时钟信号合并至所述多个级中的另一级，来控制所述振荡器的所述输出信号的所述相移。
7.如权利要求6所述的在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，根据所述一组数字控制信号选择性地将所述一组时钟信号中至少一部分注入所述多个级中的所述特定级，并根据另一组数字控制信号选择性地将另一组时钟信号中至少一部分注入所述多个级中的所述另一级，来控制所述振荡器的所述输出信号的所述相移，其中，所述一组时钟信号的所述至少一部分的信号数量与所述一组数字控制信号所携带的一组数字权重相对应，所述另一组时钟信号的所述至少一部分的信号数量与所述另一组数字控制信号所携带的一组数字权重相对应。
8.如权利要求6所述的在电子设备中执行相移控制以实现时钟恢复的方法，其特征在于，所述另一组时钟信号与所述一组时钟信号相同。
9.一种在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述装置包括所述电子设备的至少一部分，所述装置包括：
振荡器，用于产生输出信号；
至少一个混频电路，与所述振荡器电连接，用于对所述振荡器的所述输出信号执行相移控制，其中，所述至少一个混频电路包括时钟接收端用于接收一组时钟信号，且所述至少一个混频电路根据一组数字控制信号选择性地将所述一组时钟信号合并至所述振荡器来控制所述振荡器的所述输出信号的相移，其中，所述相移与所述一组数字控制信号相对应，且所述一组数字控制信号携带一组数字权重用于选择性地混频所述一组时钟信号；
时钟产生器，用于产生所述一组时钟信号；
采样电路，设置在所述电子设备的接收器中，用于根据所述振荡器的所述输出信号对所述电子设备的接收器的接收器输入信号执行时钟恢复和采样以从所述接收器输入信号再现数据，其中，所述再现的数据由所述接收器的数据总线再现，且根据来自所述数字总线的反馈信号产生所述一组数字控制信号。
10.如权利要求9所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，还包括：
数字低通滤波器，用于对所述反馈信号的衍生物执行数字低通滤波处理来产生所述一组数字控制信号。
11.如权利要求10所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，还包括：
相位检测器，用于对来自所述接收器的所述数据总线的所述反馈信号执行相位检测并产生相位检测结果，其中，所述反馈信号的所述衍生物包括所述相位检测结果。
12.如权利要求9所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述振荡器包括多个级；
且所述至少一个混频电路用于根据所述一组数字控制信号选择性地将所述一组时钟信号合并至所述多个级中的一个特定级来控制所述振荡器的所述输出信号的所述相移。
13.如权利要求12所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述至少一个混频电路用于根据所述一组数字控制信号选择性地将所述一组时钟信号中至少一部分注入所述特定级来控制所述振荡器的所述输出信号的所述相移，其中，所述一组时钟信号的所述至少一部分的信号数量与所述一组数字控制信号所携带的一组数字权重相对应。
14.如权利要求12所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述至少一个混频电路还包括另一组时钟接收端用于接收另一组时钟信号；
其中，所述至少一个混频电路用于根据所述一组数字控制信号选择性地将所述一组时钟信号合并所述多个级中的所述特定级，并根据另一组数字控制信号选择性地将另一组时钟信号合并至所述多个级中的另一级，来控制所述振荡器的所述输出信号的所述相移。
15.如权利要求14所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述至少一个混频电路用于根据所述一组数字控制信号选择性地将所述一组时钟信号中至少一部分注入所述多个级中的所述特定级，并根据另一组数字控制信号选择性地将另一组时钟信号中至少一部分注入所述多个级中的所述另一级，来控制所述振荡器的所述输出信号的所述相移，其中，所述一组时钟信号的所述至少一部分的信号数量与所述一组数字控制信号所携带的一组数字权重相对应，所述另一组时钟信号的所述至少一部分的信号数量与所述另一组数字控制信号所携带的一组数字权重相对应。
16.如权利要求14所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述另一组时钟信号与所述一组时钟信号相同。
17.如权利要求12所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述多个级中的每一级包括差分放大器或单端放大器。
18.如权利要求12所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述多个级中的每一级包括电压模式放大器。
19.如权利要求12所述的在电子设备中执行相移控制以实现时钟恢复的装置，其特征在于，所述多个级中的每一级包括电流模式放大器。
CN201610614707.0A 2015-10-27 2016-07-29 在电子设备中执行相移控制以实现时钟恢复的方法及装置 Withdrawn CN106612115A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201562246788P 2015-10-27 2015-10-27
US62/246,788 2015-10-27
US14/968,926 US9473129B2 (en) 2014-06-02 2015-12-15 Method for performing phase shift control in an electronic device, and associated apparatus
US14/968,926 2015-12-15
US201662298440P 2016-02-22 2016-02-22
US62/298,440 2016-02-22
US15/194,509 US9608798B2 (en) 2014-06-02 2016-06-27 Method for performing phase shift control for timing recovery in an electronic device, and associated apparatus
US15/194,509 2016-06-27

Publications (1)

Publication Number Publication Date
CN106612115A true CN106612115A (zh) 2017-05-03

Family

ID=56979313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610614707.0A Withdrawn CN106612115A (zh) 2015-10-27 2016-07-29 在电子设备中执行相移控制以实现时钟恢复的方法及装置

Country Status (2)

Country Link
EP (1) EP3163754A1 (zh)
CN (1) CN106612115A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016331A1 (fr) * 1998-09-11 2000-03-23 Matsushita Electric Industrial Co., Ltd. Dispositif d'extraction de rythme
US20040158420A1 (en) * 2003-02-11 2004-08-12 Dennis Kim Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
CN1728557A (zh) * 2004-07-30 2006-02-01 因芬尼昂技术股份公司 用于产生时钟信号的方法和装置
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
US20150188554A1 (en) * 2013-12-31 2015-07-02 Futurewei Technologies, Inc. Phase Interpolation and Rotation Apparatus and Method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246480B2 (en) * 2014-06-02 2016-01-26 Mediatek Inc. Method for performing phase shift control in an electronic device, and associated apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016331A1 (fr) * 1998-09-11 2000-03-23 Matsushita Electric Industrial Co., Ltd. Dispositif d'extraction de rythme
US20040158420A1 (en) * 2003-02-11 2004-08-12 Dennis Kim Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
CN1728557A (zh) * 2004-07-30 2006-02-01 因芬尼昂技术股份公司 用于产生时钟信号的方法和装置
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
US20150188554A1 (en) * 2013-12-31 2015-07-02 Futurewei Technologies, Inc. Phase Interpolation and Rotation Apparatus and Method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MASUM HOSSAIN等: "7.4 Gb/s 6.8 mW Source Synchronous Receiver in 65 nm CMOS", 《 IEEE JOURNAL OF SOLID-STATE CIRCUITS 》 *

Also Published As

Publication number Publication date
EP3163754A1 (en) 2017-05-03

Similar Documents

Publication Publication Date Title
CN104734697B (zh) 使用异步数字采样的时钟校准
US7885359B2 (en) Sampling demodulator for amplitude shift keying (ASK) radio receiver
US9473129B2 (en) Method for performing phase shift control in an electronic device, and associated apparatus
US10686582B1 (en) Clock phase compensation apparatus and method
JPH0856240A (ja) 全二重データ通信のための高速直列リンク
KR20070046786A (ko) 집적 아날로그 비디오 수신기
US8837571B1 (en) Apparatus and methods for on-die instrumentation
US20130038365A1 (en) Sampling Phase Lock Loop (PLL) With Low Power Clock Buffer
US20210119581A1 (en) Mixer and method for generating an output signal from an input signal
JPH08213901A (ja) 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置
US9608798B2 (en) Method for performing phase shift control for timing recovery in an electronic device, and associated apparatus
US6922071B2 (en) Setting multiple chip parameters using one IC terminal
CN107565956A (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
WO2020068240A1 (en) Dual power i/o receiver
US7663442B2 (en) Data receiver including a transconductance amplifier
CN106936388A (zh) 通过谐波电平降低来提高占空比的无源混频器
CN106612115A (zh) 在电子设备中执行相移控制以实现时钟恢复的方法及装置
US6693476B1 (en) Differential latch and applications thereof
CN202995576U (zh) 多通道模拟输出卡
Min et al. A 1.62/2.7 Gbps clock and data recovery with pattern based frequency detector for DisplayPort
CN100337400C (zh) 用于通信集成电路的多频率低功率振荡器
KR100617957B1 (ko) 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로
JP2000312149A (ja) 位相比較器及びその省電力動作制御方法及び半導体集積回路
CN107797961A (zh) 去噪电路
CN107835013A (zh) 一种用于脉冲码型发生器的定时电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20170503

WW01 Invention patent application withdrawn after publication